Detector de desequilíbrio à terra — banco 136–144 Vcc

ESQUEMA CONCEITUAL • Não é IMD completo • Não conectar à subestação sem dimensionamento e validação

LADO DO BANCO — referência local = NEGATIVO

Circuito flutuante: sem ligação condutiva ao GND do controle.

LADO DO CONTROLE — alimentação 5 V

Saída analógica referida a GND_CTRL.

BARREIRA ISOLADA

1. Divisores equilibrados



Cada 996 kΩ = 4 × 249 kΩ em série.

Resistores 0,1%; tensão/transientes a validar.

Alimentação de medição

5V_ISO / NEGATIVO — 100 nF por CI

+5V_CTRL → DC/DC ISOLADO → 5V_ISO

U1 — MCP6002: dois seguidores

VE → U1A → VE_BUF

VB → U1B → VB_BUF

Leitura dos optos

Coletores: pull-up 10k a +5V_CTRL.

Emissores: GND_CTRL; P_N / N_N ativos baixos.

Referências proporcionais

VB_BUF — 10k — V75 — 20k — V25

V25 — 10k — NEGATIVO

V75 = 0,75 × VB_BUF

V25 = 0,25 × VB_BUF

Inversão / seleção

Estados ativos baixos →

endereços do 74HC4051.

U2 — LM393: comparadores

POSITIVA: (+) V75; (−) VE_BUF

NEGATIVA: (+) VE_BUF; (−) V25

Saídas ativas BAIXAS (open collector).

Comparadores alimentados por 5V_ISO.

Referência + divisores ajustáveis

NORMAL: 1,75 V • POSITIVA: 2,75 V

NEGATIVA: 3,75 V

74HC4051 → buffer

Operacional rail-to-rail

→ ADC14 do controle

OPTO_P — transmissão de estado isolada

5V_ISO → 1k → LED → saída LM393 ⋯ Fototransistor → P_N

OPTO_N — transmissão de estado isolada

5V_ISO → 1k → LED → saída LM393 ⋯ Fototransistor → N_N

A barreira só é atravessada por luz e pelo DC/DC isolado.

A definir antes do esquema final

Supervisão 5V_ISO / autoteste.

A 144 V: VB ≈ 1,431 V. Equilibrado: VE ≈ 0,716 V. Positivo aterrado: VE ≈ VB. Negativo aterrado: VE ≈ 0 V. Limiares 25% / 75% são proposta ajustável, NÃO exigência normativa.

LIMITAÇÕES: fugas simétricas podem parecer normais; os próprios divisores criam caminhos limitados para PE. Proteção contra transientes, isolamento, carga da saída e influência nos relés ainda não dimensionados. Falta de 5V_ISO pode parecer normal: supervisão de alimentação ainda pendente.

Valores calculados para estudo de bancada. ADC presumido: 12 bits, referência 5 V. Desenho funcional, não esquema liberado para fabricação.