

Sommaire

Projet HDL sous Vivado 2020.1

Vue d'ensemble schéma TP moteur pas à pas sur Vivado

Module VHDL gestion des horloges + code VHDL

Module VHDL machine d'état moteur pas à pas + code VHDL

Module VHDL UART liaison série (RX) + code VHDL

Modules VHDL pour multiplexer et afficher la fréquence du moteur + codes VHDL

Module VHDL encodeur numérique + machine d'état + code VHDL


Module VHDL gestion des données d'entrées + code VHDL

Fichier de contrainte *.*xdc


Script Python pour programmer la vitesse du moteur et le sens de rotation

- 1. https://www.framboise314.fr/installer-python-et-pyserial-sur-windows/
- 2. script rampe de fréquence linéaire et en cos

Vue d'ensemble schéma TP moteur pas à pas sur Vivado 2020.1




Module VHDL gestion des horloges



Code VHDL gestion des horloges

```
--Divise par 10000 FOUT = 1000Hz synchro affichage et synchro state machine—
-- Déclaration des bibliothèques utilisées
                                                                                                       PROCESS(clk,ce,reset)
library IEEE:
                                                                                                       BEGIN
use IEEE.STD LOGIC 1164.ALL; -- inclus signaux améliorés du type std ulogic--
                                                                                                       if reset='1' then
use IEEE.STD LOGIC UNSIGNED.all; -- calcul numérique non signé sur le type std logic vector-
                                                                                                         count1 <= 0;
                                                                                                                           count2 <= 0:
entity clock manager CmodA7 is
                                                                                                       ELSIF rising edge(clk) then
                                                                                                         if ce ='1' then
  Port (clk:in STD LOGIC; --12MHz
                                                                                                          IF count1 <= M1-1 THEN --Divise par 10000 FOUT = 1000Hz synchro affichage
       clk div1: out STD LOGIC; --1000Hz
                                                                                                                                                                                       Le
                                                                                                          count1 \le count1 + 1;
                                                                 Déclaration des
       clk div2: out STD LOGIC; --255Hz
                                                                                                                                                                                       process
                                                                                                          ELSE
                                                                 Entrées-sorties
                                                                                                                                                                                       Division
       ce: in STD LOGIC;
                                                                                                          count1 <= 0;
                                                                                                                                                                                       d'horlog
                                                                                                          END IF:
       reset : in STD LOGIC):
                                                                                                          IF count2 <= M2-1 THEN --Divise par 255 FOUT = 255Hz synchro state machine
                                                                                                          Count2 \le count2 + 1;
end clock manager CmodA7;
                                                                                                          ELSE
                                                                                                          Count2 <= 0;
architecture Behavioral of clock manager CmodA7 is
                                                                                                          END IF;
--pour compter jusqu'a (100000 -1) il faut 17 bits (2^17= 131072)
                                                                                                        end if;
                                                                                                       END IF;
signal count1: INTEGER range 0 to 100000 := 0;
                                                                                                       END PROCESS:
SIGNAL clock int1: STD LOGIC :='0';
                                                                                                       --à la moitié du comptage on change la valeur de clock_1Hz_int (rapport cyclique = 1/2)
signal count2: INTEGER range 0 to 392157:= 0;
                                                                                 Déclaration des
                                                                                                       clock int1 <= '1' WHEN count1 <= M1/2 ELSE '0';
                                                                                                                                                                Affectation des
                                                                                                       clk div1 <= clock_int1;
SIGNAL clock int2: STD LOGIC :='0';
                                                                                 signaux
                                                                                                       clock_int2 <= '1' WHEN count2 <= M2/2 ELSE '0';
                                                                                                                                                                Signaux déclarés sur les sorties
CONSTANT M1: INTEGER := 100000; -- resultat de la division pour 1000Hz
                                                                                                       clk div2<= clock int2;
CONSTANT M2: INTEGER := 392157; -- resultat de la division pour 255Hz
                                                                                                       end Behavioral;
Begin
```




Fabrice Wiotte LPL

De l'encodeur ou de la liaison série


```
architecture Behavioral of state machine stepper motor is
   -- Déclaration des bibliothèques utilisées
                                                                                                   TYPE etat IS (attente, position1, position2, position3, position4, position5, position6.
   library IEEE;
                                                                                                   position7, position8);
   use IEEE.STD LOGIC 1164.all; -- inclus signaux améliorés du type std ulogic--
                                                                                                   SIGNAL state machine: etat;
   use IEEE.STD LOGIC ARITH.all;
                                                                                                   SIGNAL count4: INTEGER range 0 to 255 := 0; --8 bits compteur--
   use IEEE.STD LOGIC UNSIGNED.all;
                                                                                                   SIGNAL clock int4: STD LOGIC :='0';
   use ieee.numeric std.all; -- fournit le calcul numérique tableaux signés non signés
                                                                                                   signal M: INTEGER range 0 to 255;
    de type std logic pour les signaux-
                                                                                                    begin
   entity state machine stepper motor is
                                                                                                   --Divise par M en fonction de change frequency motor--
                                                                                                   PROCESS(clk,M,reset,change frequency motor)
      Port (
                                                                                                    BEGIN
         clk: in STD LOGIC; --255Hz--
                                                                                                   if reset='1' then
         bouton UP: in STD LOGIC;
                                                                                                           clock int4 <='0';
         bouton DOWN: in STD LOGIC;
                                                                                                                      count4 <=0:
         change frequency motor: in STD LOGIC VECTOR (7 downto 0);
                                                                                                   elsif rising edge(clk) then
         Commandes demi pas: out STD LOGIC VECTOR (3 downto 0);
                                                                                                     M <= 255/conv integer(change frequency motor);
         vers change frequency motor: out STD LOGIC VECTOR (7 downto 0);
                                                                                      Process
                                                                                                                      IF count4 <= M-1 THEN
         reset : in STD LOGIC;
                                                                                      Diviseur
         visu UP: out STD LOGIC;
                                                                                                             count4 \le count4 + 1;
                                                                                      d'horloge
                                                                                                                      FLSE
         visu DOWN: out STD LOGIC);
                                                                                                             count4 <=0;
                                                                                                           END IF:
   end state machine stepper motor;
                                                                                                    --à la moitié du comptage on change la valeur de clock 1Hz int (rapport cyclique = 1/2)-
Déclaration des
                                                                                                                      IF count4 <= M/2 THEN
Entrées-sorties
                                                                                                             clock int4 <= '0';
                                                                                                           ELSE
                                                                                                             clock int4 <= '1';
                                                                                                           END IF:
                                                                                                    end if:
                                                                                                    end process:
                                                                                               La fréquence du moteur = f (change frequency motor)
                                                                                  Fabrice Wiotte LPL
```

--state machine moteur pas a pas-process(clock int4,Reset,bouton UP,bouton DOWN) begin if reset='1' then Phase(s) state machine <= attente; Commandes demi pas <="0000"; elsif rising_edge(clock_int4) then -- sur front montant de clock_int4-case state_machine is when attente => Commandes demi pas <="0000"; --0-if bouton UP = '1' and bouton DOWN='0' then state_machine <= position1;</pre> Phase 2 elsif bouton UP = '0' and bouton DOWN='1' then state machine <= position8; else Phase 3 state machine <= attente; end if: Phase 4 --UP & DOWN-when position1 => Commandes_demi_pas <="0001"; --1--</pre> if bouton_UP = '1' and bouton_DOWN='0' then state_machine <= position2;</pre> Valeur décimale elsif bouton UP = '0' and bouton DOWN='1' then state machine <= position8; --9-else state machine <= attente; end if:


--state machine moteur pas a pas--



--state machine moteur pas a pas--




--state machine moteur pas a pas--



Module VHDL UART liaison série

Un UART est une interface qui envoie généralement un octet à la fois sur un seul fil. Il ne transmet pas le long d'une horloge avec les données, c'est pourquoi il est appelé *asynchrone* par opposition à synchrone. Les UART peuvent fonctionner en semi-duplex (deux émetteurs partageant une ligne) ou en duplex intégral (deux émetteurs chacun avec leur propre ligne). Les UART ont plusieurs paramètres qui peuvent être définis par l'utilisateur. Ceux-ci sont :

Débit en bauds (9600, 19200, 115200, autres) Nombre de bits de données (7, 8) Bit de parité (activé, désactivé) Bits d'arrêt (0, 1, 2) Contrôle de flux (aucun, activé, matériel)



Machine d'état pour récupérer les données séries d'un PC/d'une Raspberry Pi/d'un uC en fonction du Baud Rate

```
--Code UART liaison Série asynchrone code complet—
-- This file contains the UART Receiver and UART Transmitter.
--This receiver is able to receive 8 bits of serial data, one start bit, one stop bit, and no parity bit. --
When receive is complete data_send will be driven high for one clock cycle.
-- CLKS_PER_BIT = (Frequency of Clk) / (Frequency of UART) 100 MHz Clock, 9600 baud UART--
(12000000) / (9600) = 1250
```

```
Library ieee;
                 use ieee.std logic 1164.ALL;
                                                                                                           signal r RX Data R : std logic := '0';
                 use ieee.numeric std.all;
                                                                                                                                                                                 Déclaration
                                                                                                           signal r RX Data : std logic := '0';
                                                                                                                                                                                 des
                                                                                                           signal Clk Count: integer range 0 to CLKS PER BIT-1:= 0;
                 entity UART RX is
                                                                                                                                                                                 Signaux sous
                                                                                                           signal r Bit Index: integer range 0 to 7 := 0; -- 8 Bits Total
                  generic (
                                                                                                                                                                                 architecture
                   CLKS PER BIT: integer := 1250 -- pour 12MHz d'horloge et 9600 bps
                                                                                                           signal r RX Byte : std logic vector(7 downto 0) := (others => '0');
                                                                                                           signal r data send : std logic := '0';
                         );
                   port (
Déclaration des
                                 : in std logic;
                                                                                                          Begin
Entrées-sorties
                       RX Serial : in std logic;
                       data send : out std logic;
                                                                                                           -- Purpose: Double-register the incoming data.
                       RX Byte : out std logic vector(7 downto 0)
                                                                                                           -- This allows it to be used in the UART RX Clock Domain.
                                                                                                           -- (It removes problems caused by metastabiliy)
                 end UART RX;
                                                                                                           process (clk)
                                                                                                           begin
                 architecture Behavioral of UART RX is
                                                                                                            if rising edge(clk) then
                                                                                                            r RX Data R <= RX Serial;
                 type etat is (attente, Start Bit, RX Data Bits, Stop Bit, s Cleanup);
                                                                                                             r RX Data <= r RX Data R;
                                                                                                           end if;
                                                                                                           end process;
                 signal state machine: etat;
```

```
--Code UART liaison Série asynchrone code complet—
-- This file contains the UART Receiver and UART Transmitter.
--This receiver is able to receive 8 bits of serial data, one start bit, one stop bit, and no parity bit. --
When receive is complete data_send will be driven high for one clock cycle.
-- CLKS_PER_BIT = (Frequency of Clk) / (Frequency of UART) 100 MHz Clock, 9600 baud UART--
(12000000) / (9600) = 1250

-- Purpose: Control RX state machine
process(clk)
begin
if rising_edge(clk) then


when Start_Bit =>
if Clk_Count = (CLKS_PER_BIT-1)/2 then
if r_RX_Data = '0' then
```

```
if Clk Count = (CLKS PER BIT-1)/2 then
   Clk Count <= 0; -- reset counter since we found the middle
   state machine <= RX Data Bits;
  else
   state_machine <= attente;
  end if;
 else
  Clk Count <= Clk Count + 1;
 state machine <= Start Bit;
 end if;
-- Wait CLKS PER BIT-1 clock cycles to sample serial data
when RX Data Bits =>
if Clk Count < CLKS PER BIT-1 then
 Clk Count <= Clk Count + 1;
  state machine <= RX Data Bits;
 else
  Clk Count <= 0;
```

r RX Byte(r Bit Index) <= r RX Data;

```
--Code UART liaison Série asynchrone code complet—
                                 -- This file contains the UART Receiver and UART Transmitter.
             --This receiver is able to receive 8 bits of serial data, one start bit, one stop bit, and no parity bit. --
                          When receive is complete data send will be driven high for one clock cycle.
                -- CLKS PER BIT = (Frequency of Clk) / (Frequency of UART) 100 MHz Clock, 9600 baud UART--
                                                    (12000000) / (9600) = 1250
-- Check if we have sent out all bits
                                                                                           -- Stay here 1 clock
     if r Bit Index < 7 then
                                                                                               when s Cleanup =>
      r Bit Index <= r Bit Index + 1;
                                                                                                state machine <= attente;
      state machine <= RX Data Bits;
                                                                                                r data send <= '0';
      else
       r Bit Index <= 0;
      state machine <= Stop Bit;
                                                                                               when others =>
      end if;
                                                                                                state machine <= attente;
     end if;
                                                                                              end case:
                                                                                              end if;
    -- Receive Stop bit. Stop bit = 1
                                                                                              end process;
    when Stop Bit =>
                                                                                             data send <= r data send;
    -- Wait CLKS_PER_BIT-1 clock cycles for Stop bit to finish
                                                                                             RX_Byte <= r_RX_Byte;
    if Clk Count < CLKS PER BIT-1 then
     Clk Count <= Clk Count + 1;
                                                                                           end Behavioral:
     state machine <= Stop Bit;
     else
     r data send <= '1';
     Clk Count <= 0;
     state machine <= s Cleanup;
     end if;
```

Fabrice Wiotte LPL




On n'utilisera que 4 afficheurs pour ce TP

```
--Code Mux 4 to 1---
                                                                                                               architecture Behavioral of MUX is
                                                                                                               begin
             -- Déclaration des bibliothèques utilisées
                                                                                                               process(sel,A,B,C,D)
             library IEEE;
             use IEEE.STD LOGIC 1164.ALL; -- inclus signaux améliorés du type std ulogic—
                                                                                                               begin
                                                                                                               case sel is
                                                                                                                                  when "00" => Sortie Mux \leq A;
             entity MUX is
                                                                                                                                   when "01" => Sortie_Mux <= $; Process
              Port (
                                                                                                                                   when "10" => Sortie_Mux <= C; combinatoire
                     A: in STD LOGIC VECTOR (3 downto 0);
                                                                                                                                  -- when "11" => Sortie Mux <= D;
                     B: in STD_LOGIC_VECTOR (3 downto 0);
Déclaration des
                                                                                                                                   when others => Sortie Mux <= D;
                     C: in STD LOGIC VECTOR (3 downto 0);
Entrées-sorties
                                                                                                               end case:
                    D: in STD_LOGIC_VECTOR (3 downto 0);
                                                                                                               end process;
                     SEL: in STD LOGIC VECTOR (1 downto 0);
                                                                                                               end Behavioral;
                     sortie_mux : out STD_LOGIC_VECTOR (3 downto 0));
              end MUX;
```

--Code decode 2 to 4 —

```
architecture Behavioral of DECODE_2_to_4 is begin

process(Sel)
begin
case sel is
when "00" => afficheur_0 <='0'; afficheur_1 <='1'; afficheur_2 <='1'; afficheur_3 <='1'; when "01" => afficheur_0 <='1'; afficheur_1 <='0'; afficheur_2 <='1'; afficheur_3 <='1'; when "10" => afficheur_0 <='1'; afficheur_1 <='1'; afficheur_2 <='0'; afficheur_3 <='1'; when others => afficheur_0 <='1'; afficheur_1 <='1'; afficheur_2 <='1'; afficheur_3 <='0'; end case; end process; end Behavioral;
```



--Code compteur 2 bits—

```
architecture Behavioral of compteur 3bits is
                                                                                                          signal compte : std logic vector(1 downto 0); -- on declare un signal de comptage--
                -- Déclaration des bibliothèques utilisées
                                                                                                          begin
               library IEEE;
               use ieee.std logic 1164.all; -- inclus signaux améliorés du type std ulogic--
               use ieee.std logic arith.all; -- fournit le calcul numérique--use
                                                                                                          --compteur 2 bits on compte au max jusqu'à 2^2 max--
                ieee.std logic unsigned.all; -- calcul numérique non signé sur le type
                                                                                                          process(CLK,reset)
                                                                                                          BEGIN
                std logic vector-
                                                                                                          if reset ='1' then
                                                                                                            compte <="00";
                entity compteur_2bits is
Déclaration
                                                                                                          elsif rising edge(CLK) then
                                                                                                            if enable ='1' then
                 Port (clk:in STD LOGIC;
Entrées-sorties
                                                                                                                                                        Compteur simple
                                                                                                              compte <= compte + 1;
                     reset: in STD LOGIC;
                                                                                                            end if;
                     enable: in STD LOGIC;
                     sortie compteur : out STD LOGIC VECTOR (1 downto 0)); -2 bits si on
                                                                                                          end if;
                                                                                                          END PROCESS;
                affiche sur 4 digits--
                end compteur 3bits;
                                                                                                          Sortie compteur <= compte;
                                                                                                          end Behavioral:
                                                                                                                                       On affecte le signal compte dans sortie compteur
```

E/S

Codes VHDL pour multiplexer et afficher la fréquence du moteur sur LED 7 segments

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.STD LOGIC ARITH.all;
use IEEE.STD LOGIC UNSIGNED.all;
use ieee.numeric std.all;
entity affichage frequence is
  Port (frequency in motor: in STD LOGIC VECTOR (7 downto 0):
     affichage frequence_digit0: out STD_LOGIC_VECTOR (3 downto 0);
     affichage frequence digit1: out STD LOGIC VECTOR (3 downto 0);
     affichage frequence digit2: out STD LOGIC VECTOR (3 downto 0);
     affichage frequence digit3: out STD LOGIC VECTOR (3 downto 0));
end affichage frequence;
architecture Behavioral of affichage frequence is
signal Q: STD LOGIC VECTOR (7 downto 0);
begin
Q <= frequency in motor;
process(Q)
 -- variable temporaire
variable temp: STD LOGIC VECTOR (7 downto 0);
variable bcd: STD LOGIC VECTOR (15 downto 0);
begin
```

--code affichage fréquence --

```
-- 2 4 3
                        -- 0010 0100 0011
                                                <-----ORIGINAL
                             --000 0000 0000 11110011
         --Le double dabble est un algorithme utilisé pour convertir des nombres d'un système--
         --binaire vers un système décimal. Pour des raisons pratiques, le résultat est--
         --généralement stocké sous la forme de décimal codé en binaire (BCD)--
         --En partant du registre initial, l'algorithme effectue n itérations (soit 8 dans l'exemple)
         --a chaque itération, le registre est décalé d'un bit vers la gauche. Avant d'effectuer cette
         opération,
         --la partie au format BCD est analysée, décimale par décimale. Si une décimale en BCD (4 bits)
         --est plus grande que 4 alors on lui ajoute 3. Cet incrément permet de s'assurer qu'une valeur
         de 5,
         --après incrémentation et décalage, devient 16 et se propage correctement à la décimale
         suivante.
                    --- 0000 0000 0000 11110011 Initialisation
                    --- 0000 0000 0001 11100110
                                                    Décalage
                    --- 0000 0000 0011 11001100
                                                    Décalage
                    --- 0000 0000 0111 10011000
                                                    Décalage
                    --- 0000 0000 1010 10011000
                                                    Ajouter 3 à la première décimale BCD, puisque sa
         valeur était 7
         --- 0000 0001 0101 00110000 Décalage
                    --- 0000 0001 1000 00110000
                                                    Ajouter 3 à la première décimale BCD, puisque sa
         valeur était 5
                    --- 0000 0011 0000 01100000
                                                    Décalage
                    --- 0000 0110 0000 11000000
                                                    Décalage
                    --- 0000 1001 0000 11000000
                                                    Ajouter 3 à la seconde décimale BCD, puisque sa
         valeur était 6
                    --- 0001 0010 0001 10000000
                                                    Décalage
                    -- 0010 0100 0011 00000000
                                                    Décalage
Fabrice Wiotte LPL
                                    --2---4---3--
```

--code affichage fréquence --

```
--mettre à zéro la variable bcd
                                                                                                  -- thousands can't be >4 for a 12-bit input number
                                                                                                  -- so don't need to do anything to upper 4 bits of bcd
 bcd := (others => '0');
                                                                                                  -- shift bcd left by 1 bit, copy MSB of temp into LSB of bcd
                       temp(7 downto 0) := Q;
                                                                                                  bcd := bcd(14 downto 0) \& temp(7);
                                                           for i in 0 to 7 loop
                                                                                                  -- shift temp left by 1 bit
                                                                                                  temp := temp(6 downto 0) & '0';
                                      if bcd(3 downto 0) > 4 then
                                                                                                 end loop;
    bcd(3 downto 0) := bcd(3 downto 0) + 3;
   end if;
  if bcd(7 downto 4) > 4 then
                                                                                                    affichage_frequence_digit0 <= STD_LOGIC_VECTOR (bcd(3 downto 0));</pre>
    bcd(7 downto 4) := bcd(7 downto 4) + 3;
                                                                                                    affichage frequence digit1 <= STD LOGIC VECTOR (bcd(7 downto 4));
   end if;
                                                                                                    affichage frequence digit2 <= STD LOGIC VECTOR (bcd(11 downto 8));
                                                                                                    affichage_frequence_digit3 <= STD_LOGIC_VECTOR (bcd(15 downto 12));
   if bcd(11 downto 8) > 4 then
    bcd(11 downto 8) := bcd(11 downto 8) + 3;
                                                                                               end process;
   end if;
                                                                                               end Behavioral;
   if bcd(11 downto 8) > 4 then
    bcd(11 downto 8) := bcd(11 downto 8) + 3;
   end if;
```

Fabrice Wiotte LPL

-- set outputs

--le compteur BCD permet d'afficher la valeur du pas 0 to 4096 sur 4 digits—

--Code compteur BCD complet—

```
architecture Behavioral of CompteurBCD is
-- Déclaration des bibliothèques utilisées
library IEEE:
use ieee.std logic 1164.all; -- inclus signaux améliorés du type std ulogic--
                                                                                             SIGNAL count3: INTEGER range 0 to 255 := 0; --8 bits compteur
use ieee.std logic arith.all; -- fournit le calcul numérique--use
                                                                                             SIGNAL clock int3: STD LOGIC;
ieee.std logic unsigned.all;
                                                                                             signal M: INTEGER range 0 to 255;
--le compteur BCD permet d'afficher la valeur du pas sur 4 digits—
                                                                                             signal COUNTER U: INTEGER range 0 to 9;
                                                                                             signal COUNTER D: INTEGER range 0 to 9;
entity CompteurBCD is
                                                                                             signal COUNTER H: INTEGER range 0 to 9;
  Port (
      CLK: in STD LOGIC; --255Hz
                                                                                             signal COUNTER T: INTEGER range 0 to 9;
      change frequency motor: in STD LOGIC VECTOR (7 downto 0);
                                                                                             signal IS 4096: STD LOGIC;
                                                                                             signal IS_0000: STD_LOGIC;
      bouton UP: in STD LOGIC;
      bouton DOWN: in STD LOGIC;
      Enable: in STD LOGIC;
                                                                                             Begin
      Reset: in STD LOGIC;
      Full: out STD LOGIC;
      Empty: out STD LOGIC;
      BCD U: out STD LOGIC VECTOR (3 downto 0);
      BCD D: out STD LOGIC VECTOR (3 downto 0);
      BCD H: out STD LOGIC VECTOR (3 downto 0);
      BCD T: out STD LOGIC VECTOR (3 downto 0)
end CompteurBCD;
```

--le compteur BCD permet d'afficher la valeur du pas 0 to 4096 sur 4 digits—

--Code compteur BCD complet—

```
--le compteur BCD permet d'afficher la valeur du pas 0 to 4096 sur 4 digits—
--Divise par M en fonction de change frequency motor on modifie la Vitesse du compteur-
PROCESS(clk,reset,Enable,M,change frequency motor)
BEGIN
                                                                                                         process(clock int3, Enable, reset, bouton UP, bouton DOWN)
if reset ='1' then
                                                                                                         begin
 count3 <= 0;
                                                                                                         if Reset='1' then --on initialize le compteur au démarrage--
elsif rising edge(clk) then
                                                                                                            COUNTER U <= 0;
if enable ='1' then
                                                                                                            COUNTER D <= 0;
 M <= 255/conv_integer(change_frequency_motor);</pre>
                                                                                                            COUNTER H <= 0;
                   IF count3 <= M-1 THEN
                                                                                                            COUNTER_T <= 0;
count3 \le count3 + 1;
                                                                                                         elsif rising edge(clock int3) then
 ELSE
                                                              Process division d'horloge
   count3 <= 0;
                                                                                                            if Enable = '1' then
 END IF;
                                                                                                                            if bouton_UP ='1' then
--à la moitié du comptage on change la valeur de clock 1Hz int (rapport cyclique = 1/2)--
                                                                                                                              if IS 4096 = '1' then
  IF count3 <= M/2 THEN
                                                                                                                                 COUNTER U <= 0;
   clock int3 <= '0';
                                                                                                                           COUNTER D <= 0;
 ELSE
                                                                                                                           COUNTER_H <= 0;
   clock int3 <= '1';
                                                                                                                                 COUNTER T <= 0;
 END IF:
                                                                                                                 elsif IS 4096 = '0' then
end if;
end if;
END PROCESS;
```

--le compteur BCD permet d'afficher la valeur du pas 0 to 4096 sur 4 digits—

```
process(clock int3, Enable, reset, bouton UP, bouton DOWN)
                                                                                              if COUNTER U = 9 then
                                                                                                       COUNTER U <= 0;
begin
                                                                                                      if COUNTER D = 9 then
if Reset='1' then --on initialize le compteur au démarrage--
                                                                                                        COUNTER D <= 0;
   COUNTER U <= 0;
  COUNTER_D <= 0;
                                                                                                      if COUNTER H = 9 then
                                                                                                         COUNTER H <= 0;
  COUNTER H <= 0;
  COUNTER T <= 0;
                                                                                                      if COUNTER T = 9 then
elsif rising edge(clock int3) then
                                                                                                        COUNTER T <= 0;
                                                                                                     else
                                                                                                     COUNTER T <= COUNTER T + 1;
  if Enable = '1' then
                  if bouton_UP ='1' then
                                                                                                     end if;
                    if IS 4096 = '1' then
                                                                                                     else
                      COUNTER U <= 0;
                                                                                                     COUNTER H <= COUNTER H + 1;
                 COUNTER D <= 0;
                                                                                                     end if;
                                                                                              else
                 COUNTER H <= 0;
                                                                                                     COUNTER_D <= COUNTER_D + 1;
                      COUNTER T <= 0;
       elsif IS 4096 = '0' then
                                                                                                     end if;
                                                                                                     else
                                                                                                     COUNTER U <= COUNTER U + 1;
                                                                                                     end if;
                                                                                                    end if;
                                                                                               end if;
```


--le compteur BCD permet d'afficher la valeur du pas 0 to 4096 sur 4 digits—

```
if bouton_DOWN ='1' then
                                                                                    end if;
                                                                                    end if;
    if IS 0000 ='0' then
                                                                                    end if:
        if COUNTER U = 0 then
                                                                                    end process;
         COUNTER U <= 9;
        if COUNTER D = 0 then
                                                                                   BCD U <= CONV STD LOGIC VECTOR(COUNTER U,4);
         COUNTER D <= 9;
                                                                                   BCD D <= CONV STD LOGIC VECTOR(COUNTER D,4);
        if COUNTER H = 0 then
                                                                                   BCD_H <= CONV_STD_LOGIC_VECTOR(COUNTER_H,4);
         COUNTER H <= 9;
                                                                                   BCD T <= CONV STD LOGIC VECTOR(COUNTER T,4);
        if COUNTER T = 0 then
         COUNTER T <= 9;
                                                                                   -- on defini les limites du compteur ici 4096 pas--
        else
                                                                                   IS 4096 <= '1' when (COUNTER U = 6 and COUNTER D = 9 and COUNTER H = 0 and
        COUNTER T <= COUNTER T - 1;
                                                                                   COUNTER T = 4) else '0';
        end if;
                                                                                   IS 0000 <= '1' when (COUNTER U = 0 and COUNTER D = 0 and COUNTER H = 0 and
        else
                                                                                   COUNTER T = 0) else '0';
        COUNTER H <= COUNTER H - 1;
                                                                                   Full <= IS 4096;
        end if;
                                                                                   Empty <= IS 0000;
        else
        COUNTER D <= COUNTER D - 1;
                                                                                   end Behavioral;
        end if;
        else
        COUNTER U < ∓ COUNTER U - 1;
        end if;
      end if;
```


Codage décimal	Codage binaire naturel	Codage Gray ou binaire réfléchi
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100

Module VHDL encodeur numérique

Basé sur Le code de Gray, également appelé binaire réfléchi, permet de ne faire changer qu'un seul bit à la fois quand un nombre est incrémenté ou décrémenté d'une unité.



Fabrice Wiotte LPL




Fabrice Wiotte LPL

Code VHDL encodeur numérique

```
-- Déclaration des bibliothèques utilisées
library IEEE;
use IEEE.STD LOGIC 1164.all; -- inclus signaux améliorés du type std ulogic--
use IEEE.STD LOGIC ARITH.all; -- fournit le calcul numérique--
use IEEE.STD LOGIC UNSIGNED.all; -- calcul numérique non signé sur le type std logic vector—
entity codeur_numerique is
               Port (
              CLK: in STD LOGIC; --255Hz--
                     Reset: in STD LOGIC;
                     rotary_A: in STD_LOGIC;
                     rotary B: in STD LOGIC;
                     compte out codeur: out STD LOGIC VECTOR(7 downto 0));
end codeur numerique;
architecture Behavioral of codeur numerique is
type etat codeur is($1,$2,$3,$4,$5,$6,$7); -- déclaration de la machine d'état et du nombre d'état--
signal etat : etat codeur;
signal compteur: INTEGER range 0 to 255;
-- déclaration d'un compteur 8 bits qui servira à modifier la fréquence
--de fonctionnement du moteur--
```

Chronogramme pour $CW \rightarrow \text{or } CCW \leftarrow$



S1 S2 S3 S4 S1 or S7 S6 S5

Machine d'état répondant au fonctionnement due l'encodeur

Fabrice Wiotte LPL

begin


-- process machine d'état encodeur numérique--

--Code codeur numérique-

Code VHDL encodeur numérique

```
--Code codeur numérique-
process(CLK,reset,rotary A,rotary B) -- liste de sensibilité toujours des entrées ou des
signaux déclarés--
begin
if reset ='1' then
                    compte out codeur <="00000000"; -- on s'assure que le compteur
de sortie soit à zéro à l'initialisation --
                    compteur <= 0; -- compteur interne à zéro à l'initialisation--
                    etat <= S1; -- on va à l'état S1 --
elsif CLK'event and CLK ='1' then -- sur front montant d'horloge--
case etat is -- machine d'état on décrit tous les cas possibles—
when S1=> if rotary A ='1' and rotary B = '1' then -- si pas d'action on reste en S1--
                      etat <= S1;
             elsif rotary A ='0' and rotary B = '1' then -- si rotation CW --
                 etat <= S2;
             elsif rotary A ='1' and rotary B = '0' then -- si rotation CCW --
                 etat <= S5;
             end if;
 when S2=> if rotary A ='0' and rotary B = '0' then
                       etat <= S3;
             end if;
when S3=> if rotary A ='1' and rotary B = '0' then
                       etat <= $4;
                                                       Machine d'état répondant au fonctionnement due l'encodeur
              end if;
```

Chronogramme pour $CW \rightarrow or CCW \leftarrow$




S1 S2 S3 S4 S1 or S7 S6 S5

Code VHDL encodeur numérique

--Code codeur numérique-

```
when S4=> if rotary A ='1' and rotary B = '1' then
             compteur <= compteur + 1;</pre>
             etat <= S1;
             end if;
when S5=> if rotary_A ='0' and rotary_B = '0' then
             etat <= S6;
            end if;
when S6=> if rotary A ='0' and rotary B = '1' then
                    etat <= $7;
            end if;
when S7=> if rotary_A ='1' and rotary_B = '1' then
            compteur <= compteur - 1;</pre>
            etat <= S1;
            end if;
end case:
        compte out codeur <= CONV STD LOGIC VECTOR(compteur,8);</pre>
-- on convertit des entiers en std logic vectors, bus logic.
end if;
end process;
end Behavioral;
```


Chronogramme pour $CW \rightarrow or CCW \leftarrow$



51 52 53 54 51 or 57 56 55

Machine d'état répondant au fonctionnement due l'encodeur

Module VHDL gestion des données d'entrées : UART-sérial ou Codeur numérique



Code VHDL gestion des données d'entrées : UART-sérial ou Codeur numérique

```
library IEEE:
use IEEE.STD LOGIC 1164.all;
--use IEEE.STD LOGIC ARITH.all;
use IEEE.STD LOGIC UNSIGNED.all;
use ieee.numeric std.all;
entity USB codeur and RAM is
 Port (
      reset: in std logic;
      codeur in: in STD LOGIC VECTOR (7 downto 0);
      enable: in std logic;
      RX DV: in STD LOGIC;
      Rx data Uart: in STD LOGIC VECTOR (7 downto 0);
      select codeur or uart : in STD LOGIC;
      start motor UP: out STD LOGIC;
      start motor down: out STD LOGIC;
      reglage frequency motor: out STD LOGIC VECTOR (7 downto 0)
end USB codeur and RAM;
architecture Behavioral of USB codeur and RAM is
-- define the new type for the 2x8 octets RAM
type RAM ARRAY is array (0 to 1) of std logic vector (7 downto 0);
signal RAM_ADDR: STD_LOGIC_VECTOR (1 downto 0); -- Address to write/read RAM
```

--Code Communication USB or codeur and RAM UART—

```
-- initial values in the RAM
signal RAM: RAM ARRAY :=( x"0",x"0 ");
                                               Déclaration d'une
Begin
                                              zone de mémoire
process(RX DV,enable,reset)
                                               Pour les deux
begin
if reset ='1' then
                                               premiers octets
            RAM ADDR <= "00";
                                               envovés
            RAM(0) <= X''0'';
             RAM(1) \le X''0'';
elsif rising edge(RX DV) then
if enable ='1' then
   IF RAM ADDR <= 2 THEN
     RAM ADDR <= RAM_ADDR + 1;
   else
                                                Process
      RAM ADDR <=0;
                                                D'incrémentation en
      RAM((RAM ADDR)) <= Rx data Uart;
                                                mémoire
end if;
end if:
end process;
reglage frequency motor <= RAM(0) when select codeur or uart ='1' else codeur in;
start motor UP <= '1' when RAM(1)= X"01" else '0';
start motor DOWN <= '1' when RAM(1)= X"02" else '0';
end Behavioral:
```

Fichier de contrainte pour la Cmod A7-35T

```
set property PACKAGE PIN L17 [get ports sys clock]
set_property PACKAGE PIN M3 [get ports {seg[0]}]
set property PACKAGE PIN L3 [get ports {seg[1]}]
set property PACKAGE PIN A16 [get ports {seg[2]}]
set_property PACKAGE PIN K3 [get ports {seg[3]}]
set property PACKAGE PIN C15 [get ports {seg[4]}]
set_property PACKAGE PIN H1 [get ports {seg[5]}]
set property PACKAGE PIN A15 [get ports {seg[6]}]
set_property IOSTANDARD LVCMOS33 [get ports {seg[0]}]
set property IOSTANDARD LVCMOS33 [get_ports {seg[1]}]
set property IOSTANDARD LVCMOS33 [get_ports {seg[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[3]}]
set property IOSTANDARD LVCMOS33 [get_ports {seg[4]}]
set_property IOSTANDARD LVCMOS33 [get ports {seg[5]}]
set property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
set property PACKAGE PIN W6 [get ports afficheur 0]
set property PACKAGE PIN U3 [get ports afficheur 1]
set property PACKAGE PIN U7 [get ports afficheur 2]
set_property PACKAGE PIN W7 [get ports afficheur 3]
set_property PACKAGE PIN U8 [get ports afficheur 4]
set property PACKAGE PIN V8 [get ports afficheur 5]
set_property IOSTANDARD LVCMOS33 [get ports afficheur 0]
set property IOSTANDARD LVCMOS33 [get ports afficheur 1]
set_property IOSTANDARD LVCMOS33 [get ports afficheur 2]
set property IOSTANDARD LVCMOS33 [get ports afficheur 3]
set property IOSTANDARD LVCMOS33 [get ports afficheur 4]
set property IOSTANDARD LVCMOS33 [get ports afficheur 5]
set property IOSTANDARD LVCMOS33 [get_ports BNT0]
set_property IOSTANDARD LVCMOS33 [get ports BNT1]
```

```
set property IOSTANDARD LVCMOS33 [get_ports Empty]
set property IOSTANDARD LVCMOS33 [get ports Full]
set property IOSTANDARD LVCMOS33 [get ports rotary A]
set_property IOSTANDARD LVCMOS33 [get_ports rotary B]
set property IOSTANDARD LVCMOS33 [get ports RX Serial]
set property IOSTANDARD LVCMOS33 [get ports visu DOWN]
set property IOSTANDARD LVCMOS33 [get ports visu UP]
set property PACKAGE PIN A18 [get ports BNT0]
set_property PACKAGE PIN B18 [get_ports BNT1]
set property PACKAGE PIN J17 [get ports RX Serial]
set property PACKAGE PIN A17 [get ports visu DOWN]
set property PACKAGE PIN C16 [get ports visu UP]
set_property PACKAGE PIN B17 [get ports Empty]
set property PACKAGE PIN B16 [get ports Full]
set property PACKAGE PIN L1 [get ports rotary A]
set_property PACKAGE PIN L2 [get ports rotary B]
set property PACKAGE PIN U4 [get ports {Commandes demi pas[1]}]
set_property PACKAGE PIN V3 [get ports {Commandes demi pas[2]}]
set property PACKAGE PIN V4 [get ports {Commandes demi pas[0]}]
set property PACKAGE PIN W5 [get ports {Commandes demi pas[3]}]
set property IOSTANDARD LVCMOS33 [get ports sys clock]
set property IOSTANDARD LVCMOS33 [get ports {Commandes demi pas[2]}]
set property IOSTANDARD LVCMOS33 [get ports {Commandes demi pas[1]}]
set property IOSTANDARD LVCMOS33 [get ports {Commandes demi pas[0]}]
set property IOSTANDARD LVCMOS33 [get ports {Commandes demi pas[3]}]
```

Script Python côté PC pour contrôler le moteur pas à pas vitesse et sens de rotation rampe de fréquence

```
# script python pour contrôler le moteur pas à pas via la liaision USB série
# Fabrice Wiotte 07/07/2022
# -*- coding: utf-8 -*-
# On importe Tkinter
import serial
import time
ser =serial.Serial(
port ='COM11',
baudrate = 9600,
parity = serial.PARITY NONE,
stopbits = serial.STOPBITS ONE,
bytesize = serial.EIGHTBITS,
#timeout = 100
def compteur1(): # rampe up
 i = 1
  while i <= 255:
    time.sleep(0.02)
    values = bytearray([i, 2]) # write two byte value frequency and sense of rotation
    ser.write(values)
    print(i)
    i = i + 1
    if i == 255:
      compteur2()
```

```
def compteur2(): # rampe down
  i = 255
  while i \ge 0:
    time.sleep(0.05)
    values = bytearray([i, 1]) # write two byte value frequency and sense of rotation
    ser.write(values)
    print(i)
    i = i - 1
    if i == 0:
       compteur1()
try:
  while True:
  compteur1()
except KeyboardInterrupt: # ctrl+c
   ser.close()
   print("Fin du programme")
```

Script Python côté PC pour contrôler le moteur pas à pas vitesse et sens de rotation rampe de fréquence en cos

