
Démonstration avec le logiciel VIVADO 2020.1








Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration








Si les boards ne sont pas présentes sous Vivado : https://github.com/Digilent/vivado-boards Copier /coller le ou les les dossiers dont on a besoin dans C:\Xilinx\Vivado\2020.1\data\boards lci c'est la board Cmod-a7-35T.






Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration







Présentation de Vivado 2020.1 : démonstration






```
library IEEE; -- Déclaration des bibliothèques utilisées
                                use IEEE.STD LOGIC 1164.ALL; -- inclus signaux améliorés du type std ulogic --
                                 --ce code VHDL est un code de test pouru la CmodA7 35t--
                                entity Led clignotante is
                                    Port ( clk : in STD LOGIC; --12MHz
      entité
                                           BTN0 : in STD LOGIC;
                                           LED1 : out STD LOGIC;
                                           LED2 : out STD LOGIC);
                                end Led clignotante;
                                architecture Behavioral of Led clignotante is
                                signal countl: INTEGER range 0 to 120000000 := 0; -- compteur pour signal LED0 = 1Hz
                                SIGNAL clock intl: STD LOGIC :='0';
                                CONSTANT M1: INTEGER := 12000000; --1Hz
                           15
                                PROCESS --compteur pour division de fréquence
                           17
                           18
                                 WAIT UNTIL CLK'EVENT and CLK = '1';
                           19 🖯
                                      IF count1 <= M1-1 THEN
                           20
                                      count1 <= count1 + 1;
                                      ELSE
                                      count1 <= 0;
architecture
                                      END IF:
                                       -- à la moitié du comptage on change la valeur de clock 1Hz int (rapport cyclique = 1/2)
                                      IF count1 <= M1/2 THEN
                                      clock intl <= '1';
                                       clock intl <= '0';
                           29 🖨
                                       end if;
                                 -- on affecte le signal issu du diviseur d'horloge dans la sortie LEDO la LED clignote à 1Hz
                                LED1 <= clock_intl;
                                -- la LEDO passa à 1 en focntion de BTNO
                                LED2<='1' when BTN0 ='1' else '0';
                                end Behavioral;
```

Code VHDL complété








Présentation de Vivado 2020.1 : démonstration







Présentation de Vivado 2020.1 : démonstration

Ajout du fichier de contrainte






Récupérer le fichier de contrainte de la carte sur : https://github.com/Digilent/digilent-xdc/



Présentation de Vivado 2020.1 : démonstration








Présentation de Vivado 2020.1 : démonstration








Ajout d'un fichier testbench pour la simulation fonctionnelle








Présentation de Vivado 2020.1 : démonstration








Il faut éditer le fichier et déclarer le composants Led clignotante et générer des stimulis








Simulation fonctionnelle du code VHDL Led_clignotante

Run Behavioral Simulation




Run Post-Implementation Timing Simulation










RTL analysis Schematic








Run Implementation and generate Bitstream








Implementation Schematic








Open Implementation







Open Hardware Manager and program Device






Vidéo démo VHDL simple

https://github.com/fabzz60/Cmod-A7-Horloge-Demo-/blob/main/%5Bfreemake.com%20LOGO%5D%20Led clignotante cmodA7.avi

Démo Horloge numérique et chronomètre

https://github.com/fabzz60/Cmod-A7-Horloge-Demo-

https://github.com/fabzz60/Cmod-A7-Stopwatch-Demo-10s







Fin de la démonstration

Merci de votre attention!



