

<u>TÉCNICA DIGITAL (66.01 – 86.01)</u>

CURSO SEMIPRESENCIAL INTENSIVO (TURNO 5)

Ejercicios

OBJETIVOS:

Que al alumno aplique los conocimientos aprendidos posteriores a la fecha de examen parcial, logrando una óptima preparación para Rendir el coloquio integrador de la asignatura.

A completar por el Alumno		
Padrón	Nombre completo	Apellido Completo


Nota	Comentario


<u> ACLARACIÓN:</u>

- · Se debe Imprimir este enunciado y presentar todos los ejercicios en forma prolija y manuscrita.
- Las respuestas a las preguntas, BREVES y EXPLICATIVAS apuntando directamente al CONCEPTO.



- 1) Definir el concepto de Familia Lógica.
- **2)** Definir el concepto de FAN IN y FAN OUT; indicar como se calculan.
- <u>3)</u> Definir el concepto de Margen de Ruido Estático y Dinámico. Indicar como se calcula el margen de ruido estático. **GRAFIQUE.**
- 4) Analizar que parámetros de una Familia Lógica se afectan a medida que se alcanza el límite del FAN OUT.
- 5) Especifique los parámetros característicos de una Familia Lógica IDEAL.
- 6) ¿Cómo funciona una Familia Schmitt Trigger? Indique una posible aplicación.
- <u>7</u>) Se desea utilizar una compuerta Open Collector del integrado **DM74LS03** cuya salida se desea conectar a dos entradas de compuerta del integrado **DM74LS04**. Especifique los componentes necesarios para lograr el buen funcionamiento del circuito lógico resultante.
- **8)** Defina el concepto de Sistema Secuencial.
- 9) En un sistema secuencial sincrónico; ¿Cuál es la función de la entrada de sincronismo?
- 10) ¿Cuáles son las ventajas de un FF JK frente a un FF RS?
- 11) Explique cómo funciona la Sincronización del tipo Maestro Esclavo y Edge Trigger.
- **12)** Se cuenta con FF JK Asincrónico; ¿Qué inconveniente puede presentar cuando sus entradas permanecen en '1'?
- <u>13)</u> Obtener un Flip Flop JK a partir de un RS a partir del método de las transiciones y por método de la ecuación característica.
- <u>14)</u> Utilizando FF JK de Flanco Descendente y la menor cantidad de componentes posibles, diseñar un circuito secuencial asincrónico que permita a partir de una entrada de 256 KHZ obtener una frecuencia de salida de 32 KHZ. Graficar el diagrama de tiempos considerando retardos.
- **15)** Para Ambos Circuitos, Obtener el diagrama de estados completo del siguiente circuito contador sincrónico, Módulo y código y a qué clasificación corresponden.





- <u>16)</u> Utilizando FF JK conectados como registro de desplazamiento, implementar un contador en anillo que cuente con un '1'. Asegurar que se inicie en 1000 (Q1, Q2, Q3, Q4). Realizar el diagrama de estados completo.
- <u>17)</u> Diseñar un Contador BCD Sincrónico con una entrada de control que permita Incrementar o decrementar la cuenta (UP/DOWN).