



UNIVERSIDAD DE BUENOS AIRES
FACULTAD DE INGENIERÍA
Año 2025 - 2º cuatrimestre

TALLER DE DISEÑO DE CIRCUITOS ELECTRÓNICOS (TA138)

PRIMER CHECKPOINT - SISTEMA DE ALIMENTACIÓN PARA APLICACIONES INDUSTRIALES Y AUTOMOTRICES

ESTUDIANTES: Grupo 4

Monti, Martina	110574
<code>mmonti@fi.uba.ar</code>	
Martin, Andrés	110122
<code>ammartin@fi.uba.ar</code>	
Loñ, Julieta	110663
<code>jlon@fi.uba.ar</code>	
Del Rio, Francisco	110761
<code>fadelrio@fi.uba.ar</code>	

Índice

1. Introducción	2
2. Regulador de Tensión	2
2.1. Diagrama de bloques	2
2.2. Elección del transistor de paso	2
2.3. Primer diseño	4
2.4. Diseño con par diferencial	5
2.4.1. Polarización del par diferencial con fuente de corriente	7
3. Limite de corriente	8
3.1. Limite de corriente por foldback	9
4. Diseño final y esquemático del PCB	10
4.1. Eficiencia	11
5. Conclusiones	11
6. Apéndice	12

1. Introducción

En este trabajo se aplicarán los conceptos aprendidos en las clases teóricas. Se observará el comportamiento de distintas fuentes de alimentación lineales. En ellas, apoyados de teoría y pruebas empíricas se lograrán amplias mejoras para el diseño de la fuente. Se partirá de una fuente muy básica, dependiente de la temperatura de los componentes y variaciones de la V_{IN} hasta una fuente capaz de limitar la potencia en casos extremos para no deteriorar los componentes de la fuente.

2. Regulador de Tensión

Se busca obtener una tensión de salida estable de 5 V, que presente poca variación ante grandes variaciones de la tensión de entrada, es decir buena regulación de línea. También se espera que la tensión se mantenga a medida que varía la corriente de salida dentro de cierto rango, es decir que presente una buena regulación de carga. A lo largo de esta sección se explicará el recorrido tomado para obtener estas especificaciones, tanto como qué se considera como “bueno” en ambos casos.

2.1. Diagrama de bloques

La mejor forma de estabilizar un parámetro de la salida es a través de un muestreo de éste parámetro y su comparación con una referencia, es decir, un sistema realimentado. Para nuestro caso, lo adecuado es muestrear tensión a la salida y sumar tensión a la entrada, de esta forma se acerca nuestro sistema a un amplificador ideal de tensión.




Figura 1: Diagrama de bloques de el sistema realimentado

Como se puede ver en el diagrama de bloques, la entrada al amplificador realimentado es $V_{ref} - V_{of}$, lo que implica realimentación negativa. Realimentando negativamente se consigue estabilizar el parámetro de interés a la salida, ya que si la ganancia de lazo $T = af$ es lo suficientemente grande, se tiene:

$$V_o = \frac{a}{1 + af} V_{ref} \xrightarrow{af \gg 1} \frac{V_{ref}}{f}$$

De esta forma, con un circuito diseñado para obtener la ganancia de lazo necesaria, la tensión de salida dependerá solamente de la referencia y de la realimentación, que en nuestro caso será un simple divisor resistivo.

2.2. Elección del transistor de paso

Se necesita una corriente elevada a la salida, como no todos los transistores pueden controlar altas corrientes, y más adelante, un par diferencial no puede satisfacer por si mismo. La manera de resolver esto fue agregando un buffer de corriente en la forma de un Quasi-Darlington. A diferencia del Darlington

el Quasi-Darlington permite que la caída de tensión sobre el transistor de paso sea mas chica, lo cual ayuda a tener un Low-Dropout.

El transistor de paso es el encargado de dispar la mayor parte de la potencia del circuito por lo tanto al momento de elegirlo se buscaron transistores que puedan disipar la potencia necesaria, y que puedan soportar la corriente y tensión en sus bornes requerida. La corriente máxima que pasa por el transistor sera 1,5 A y la tensión de entrada puede variar entre 9,5 V y 24 V, usando esa información calculamos la potencia máxima como $P_{max} = I_{max}(V_{in_{max}} - 5 \text{ V}) = 28,5 \text{ W}$

El valor de la ganancia de corriente también fue relevante en la elección, es necesario que esta no disminuya demasiado a altas corrientes. Este fue uno de los requisitos mas restrictivos ya que varias de las opciones disponibles cuando operan a 1,5 A presentan una ganancia de corriente cercana a 10.

Finalmente, la mayor limitación estuvo dada por la disponibilidad de los componentes en las casas de electrónica cercanas. Y en caso de que este disponible, el precio también se tuvo en cuenta. Se considero que el transistor elegido debía ser accesible de manera que se puedan comprar en cantidad y reemplazarlo en caso de ser necesario.

En base a todo lo mencionado se eligió el transistor **MJE2955T** que cumple con todas las características mencionadas. Las necesidades de corriente, tensión y potencia son cubiertas por un gran margen. La variación de la ganancia de corriente se puede ver en el gráfico 2, en la corriente de operación presenta un valor cercano a 70.




Figura 2: Caption

El transistor de drive usado sera el **BC547**

2.3. Primer diseño




Figura 3: Primer diseño de regulador lineal de tensión

Como primer diseño, se utilizó el circuito presentado en la figura 3 el cual tiene ciertas limitaciones en comparación con el diseño final. En el gráfico de la Figura 5, de regulación de línea se ve que hay una gran variación de la tensión de salida con respecto a variaciones de la tensión de entrada, obteniendo una variación de $23,6 \frac{mV}{V}$ y en el gráfico de la Figura 4, de regulación de carga se puede apreciar la variación que tiene la tensión de salida frente a modificaciones del valor de la R_{carga} , obteniendo un valor de regulación de carga de $358 m\Omega$. Lo que se busca es lograr que la tensión de salida quede lo más estable posible en 5V independientemente del valor que tome la R_{carga} y de las variaciones que puede presentar V_{in} por lo que el ΔV_{sal} con respecto a estas variables se quiere reducir lo mayor posible, y este modelo no cumple con este requerimiento.

Otro problema que presenta este modelo es que las variaciones de V_{be} forman parte de la tensión de referencia, lo cual provoca que frente a variaciones en por ejemplo la temperatura, la V_{ref} cambie su valor, cambiando así también el valor de la tensión de salida puesto que $V_{salida} = \frac{a}{1+T} * V_{ref}$

Realizando la simulación de la ganancia de lazo se observa un valor de 30 veces. Esta simulación se realizó añadiendo un inductor entre R_{f2} y R_l (en el nodo de R_{f2}), un capacitor entre R_{f2} y el inductor, y una fuente de tensión alterna que conecta a este capacitor con tierra. Teniendo en cuenta la ecuación de la Subsección 2.1, la ganancia de lazo resulta, en cierta medida, comparable con 1, lo que explica el pobre desempeño en regulación de carga y línea. Esta ganancia es mejorable y esto se apreciará mejor en la comparación de la ganancia de lazo del par diferencial.




Figura 4: Regulación de carga del diseño




Figura 5: Regulación de línea del diseño

2.4. Diseño con par diferencial

Con el motivo de mejorar la regulación del circuito, disminuyendo las variaciones de V_{sal} con respecto a la R_{carga} y a V_{in} , se modificó el circuito de entrada con par diferencial permitiendo así tener un mejor rechazo en modo común y una mayor ganancia de lazo del sistema.

Además, al usar un amplificador diferencial se consigue independizar la referencia de valores intrínsecos de los transistores, como la tensión base-emisor, que presentan altas variaciones con temperatura y otros parámetros.




Figura 6: Diseño con amplificador diferencial

Como se puede ver en los bloques del circuito, la tensión de entrada al amplificador diferencial es $V_{Ref} - V_{oR}$, entonces la referencia de la realimentación depende solamente de la tensión V_{ref} , que más adelante se especificará cómo esta se puede obtener asegurando poca variación ante parámetros tanto externos como internos al circuito.

Si se compara la regulación de carga del primer diseño con el del par diferencial, se ve que el valor con este último circuito es más de 100 veces menor que el valor que se obtuvo con el primero diseño lo cual indica que nuestra V_{out} tiene menores variaciones en función de la carga.




Figura 7: Regulación de carga del diseño con par diferencial

También está el gráfico de regulación de línea en el cual, comparando con el primer diseño, su valor corresponde a 23,6 mV y en el diseño actual a 2,86 mV. Esta disminución de su valor indica que la V_{out} del diseño final presenta alrededor de 10 veces menos variaciones en función de la V_{in} respecto al primer diseño.




Figura 8: Regulación de línea del diseño con par diferencial

Además se calculó la ganancia de lazo, cortando el lazo en la base de Q2, dado que la resistencia de entrada al par diferencial es de aproximadamente 25 K Ω , entonces su efecto junto a la red de realimentación en la carga es despreciable. Se obtuvo un valor aproximado de T de 1000 veces. Luego se simuló esta misma y se obtuvo un valor de 708 veces, lo que implica un error de cálculos de aproximadamente un 30 %. Tal error puede atribuirse a la nula disponibilidad de valores de parámetros intrínsecos de los transistores, como son la tensión de early o la ganancia de corriente, la cual presenta gran dispersión.

Aún con el error de cálculos, los valores obtenidos son lo suficientemente mayores a 1 como para que la ganancia del sistema realimentado se pueda considerar $\frac{V_{ref}}{f}$ lo que, como se puede ver en los gráficos de regulación de línea y carga de las figuras 7 y 8 resulta en un parámetro mucho más estable a la salida ante variaciones de tensión de entrada y corriente de salida.

2.4.1. Polarización del par diferencial con fuente de corriente

Para mejorar el rechazo de modo común y dejar una corriente fija para la polarización del circuito, se coloca una fuente de corriente polarizada con la misma tensión de referencia de la base de Q1, en el emisor del par. En el análisis para modo diferencial, ese punto es una tierra virtual por lo que no modifica la ganancia en ese modo pero, en modo común, al agregar la fuente de corriente, que presenta un alto valor de resistencia en los emisores del par, deriva en que la ganancia del modo común disminuya y por lo tanto que la RRMC aumente.

3. Limite de corriente

Al momento de hacer una fuente de alimentación hay que considerar todos los casos. Si no se coloca ningún limitador el circuito se podría dañar frente a diferentes situaciones; ya sea demasiada potencia requerida, cortocircuito, entre otros.




Figura 9: Circuito con regulador de corriente

En este circuito se observa que se utiliza un transistor BC547C un resistor de $0,42\Omega$ para crear un lazo de realimentación en el circuito. El transistor esta conectado de manera tal que cuando aparezca una caída de $0,63\text{ V}$ en la resistencia previamente nombrada, se activa Q7. Notar que que $0,63\text{ V}$ con una resistencia de $0,42\Omega$ equivale a una corriente de $1,5\text{ A}$, exactamente la corriente que queremos limitar. De esta forma, cumpliendo la Ley de corrientes de Kirchoff Q3 deja de recibir toda la corriente de la etapa anterior y un porcentaje de esa corriente lo toma Q7. Esto genera que el driver (Q3) del darlington no amplifique como antes y la corriente total que recibe la carga se mantiene en $1,5\text{ A}$.

3.1. Limite de corriente por foldback

Al llegar a la situación dónde circula la corriente máxima, el circuito de la sección anterior limita la corriente pero el transistor de paso está siendo constantemente exigido, ya que entre su colector y emisor circulan 1,5 A y cae toda la tensión de entrada, por lo que la potencia disipada en éste transistor es máxima, y la no haber carga, no hay potencia aprovechada a la salida. Para evitar esto se utiliza otro limitador de corriente llamado Foldback. Este permite que, frente a la V_{salmin} , el limitador de corriente hará que la corriente que circule por el transistor Q6 no sea 1,5 A y sea $I_{cc} = 400$ mA. Este método funciona agregando al limitador original de la sección 3 un divisor resistivo el cual genera que el circuito se comporte (únicamente en la sección de foldback) según la siguiente ecuación:

$$I_{SAL} = \frac{(R_1 + R_2) * V_{BE} + R_1 * V_{SAL}}{R_S * R_2} \quad (1)$$

Se observa que hay una relación lineal entre I_S Y V_s , la cuál corresponde a la forma característica del limitador de corriente por foldback




Figura 10: Circuito con regulador de corriente foldback

En el apéndice se puede ver el detalle de los cálculos utilizados para obtener los valores de las resistencias presentes en el bloque de foldback.

Luego, se simuló el circuito con la implementación del foldback, variando la carga a tensión de entrada constante, y se obtuvo la siguiente curva de corriente de salida contra tensión de salida:




Figura 11: Curva de foldback

Se puede apreciar como, al disminuir $R_{carga} = \frac{V_o}{I_o}$, la corriente llega hasta un máximo de aproximadamente 1,5 A y luego, al acercarse R_{carga} a cero, la corriente disminuye hasta aproximadamente 400 mA, disminuyendo la potencia disipada en el transistor de paso al cortocircuitar la salida.

4. Diseño final y esquemático del PCB




Figura 12: Esquemático del circuito en KiCad

El valor de la resistencia que acompaña a la referencia fue elegido en base a la corriente necesaria para alimentar el circuito. Hacia la base del transistor Q1 la corriente es del orden del μA por lo tanto es despreciable y solo es necesario considerar la de la referencia. En la datasheet del TL431D para la configuración usada, se indica que la corriente puede variar entre 0,5 mA y 100 mA por lo tanto elige una resistencia de 1 K Ω que es un valor estándar y permite una corriente dentro de la permitida.

Por otro lado, las resistencias en la carga activa del par permiten corregir desapareamientos entre las ramas, su valor deberá ser modificado luego de medir dichas diferencias de manera que se compensen. No debe ser un valor elevado ya que si tienen una caída muy grande, el par se podría meter en zona de corte.

4.1. Eficiencia

Manteniendo la tensión de entrada constante en 9,5 V, se calculó la eficiencia para distintas corrientes de salida y se obtuvo el siguiente gráfico:




Figura 13: Eficiencia contra corriente de salida

Como se puede ver, el gráfico tiene una forma similar al de la Figura 11, esto se debe a que cuando el comportamiento del circuito está dado por el foldback, la potencia disipada en la carga tiende a cero, hasta finalmente ser cero cuando la carga es un cortocircuito. Luego, la eficiencia para la zona de funcionamiento normal del regulador es levemente mayor al 50 %, lo cual resulta esperable, ya que en esa zona la eficiencia viene principalmente dada por la tensión de entrada al regulador, si la tensión de entrada se encontrara más cerca del límite superior la eficiencia sería mucho menor. Otra zona de interés es lo que ocurre a bajas corrientes de salida, ya que al disminuir la corriente de salida, esta se vuelve comparable con las corrientes de polarización del par diferencial y la referencia de tensión, que si bien son corrientes bajas y por lo tanto potencias disipadas bajas, comparadas con la potencia casi nula sobre la carga, hacen que la eficiencia tienda a cero.

5. Conclusiones

Los resultados obtenidos en este trabajo cumplen con lo esperado. Se logró obtener una regulación de línea y de carga con bajos valores, y la implementación de la regulación por foldback fue exitosa permitiendo limitar la corriente entre I_{max} y I_{cc} .

Como cierre de este trabajo, nos llevamos el aprendizaje de buscar no solo que un circuito funcione sino que también sea eficiente. La oportunidad de aplicar temas vistos en materias anteriores en un circuito funcional permitió profundizar en nuestros aprendizajes, prácticas y criterio.

Se experimentó con el diseño y utilizando la teoría vista junto con simulaciones, se llegó a un circuito eficiente y que cumple con los requisitos pedidos.

6. Apéndice

Para calcular el valor de las resistencias del circuito de foldback inicialmente se plantea la malla que contiene el V_{be7} .

$$V_{be7} = V_{R_s} - V_{R_4} = R_s I_s - (V_o + R_s I_o) \frac{R_4}{R_4 + R_5} \quad (2)$$

Si se despeja I_o

$$I_o = \frac{V_{be}}{R_s} \left(1 + \frac{R_4}{R_5}\right) + \frac{V_o R_4}{R_s R_5} \quad (3)$$

Cuando $V_o = 0$, se obtiene I_{cc}

$$I_{cc} = \frac{V_{beON}}{R_s} \left(1 + \frac{R_4}{R_5}\right) \quad (4)$$

Considerando que se quiere operar a una corriente máxima de $I_o = 1,5A$ por lo que la cuenta se limita teniendo en cuenta esa I_{max}

$$I_{max} = \frac{V_{beON}}{R_s} \left(1 + \frac{R_4}{R_5}\right) + \frac{V_o R_4}{R_s R_5} \quad (5)$$

Luego, se dividen 5 y 4 para obtener una relación entre R_4 y R_5 .

$$\frac{I_{max}}{I_{cc}} = 1 + \frac{V_o}{V_{BEON}} \frac{\frac{R_4}{R_5}}{1 + \frac{R_4}{R_5}} \quad (6)$$

$$\frac{I_{max}}{I_{cc}} = 1 + \frac{V_o}{V_{BEON}} \frac{1}{1 + \frac{R_5}{R_4}} \quad (7)$$

$$\frac{R_5}{R_4} = \frac{V_o}{\left(\frac{I_{max}}{I_{cc}} - 1\right) V_{BEON}} - 1 \quad (8)$$

Luego se despeja R_s de 4 y se reemplaza usando 8 para obtener su valor

$$R_s = \frac{V_{BEON}}{I_{cc}} \left(1 + \frac{R_4}{R_5}\right) \quad (9)$$