

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ
ΤΜΗΜΑ ΜΗΧ Η/Υ & ΠΛΗΡΟΦΟΡΙΚΗΣ
ΤΟΜΕΑΣ ΥΛΙΚΟΥ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΥΠΟΛΟΓΙΣΤΩΝ
Εργαστήριο Ηλεκτρονικών & Λογικού Σχεδιασμού

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ
ΛΟΓΙΚΟΥ ΣΧΕΔΙΑΣΜΟΥ

Γ.Φ. ΑΛΕΞΙΟΥ - Ε.Ζ. ΨΑΡΑΚΗΣ

Πάτρα 2018

Ακαδ. Έτος : 2020-21

Εαρινό Εξάμηνο : 2020-21

Ονοματεπώνυμο: ΚΙΟΥΡΤ-ΜΕΧΜΕΤΑΛΗ ΑΧΜΕΤ

Α.Μ. : 1084672

Ονομ/νυμο Συνεργάτη:_____

Α.Μ. : _____

Ονομ/νυμο Συνεργάτη:_____

Α.Μ. : _____

Τμήμα : _____

Άσκηση: __ ΑΣΚΗΣΗ 7 __

Αναλυτική Βαθμολογία Πρακτικού Μέρους:

	Βαθμός Αριθ.	Αξιολογητή Ολογραφ.	Υπογραφή Αξιολογητή
<i>Άσκηση 1</i>			
<i>Άσκηση 3</i>			
<i>Άσκηση 5</i>			
<i>Άσκηση 6</i>			
<i>Άσκηση 7</i>			
<i>Μ.Ο.</i>			

ΑΣΚΗΣΗ 7

ΗΜΕΡΟΜΗΝΙΑ:

ΘΕΜΑ: ΚΥΚΛΩΜΑΤΑ ΜΕΤΡΗΤΩΝ - COUNTERS

(Μ. Mano, Γ' Έκδοση, Κεφ. 6, σελ. 316 – 337)

Μέρος Α – ΜΕΤΡΗΤΕΣ

Οι ΜΕΤΡΗΤΕΣ είναι ακολουθιακά κυκλώματα τα οποία συνήθως χρησιμοποιούνται σαν βασικοί λίθοι στην σχεδίαση και υλοποίηση πολυπλοκότερων λογικών κυκλωμάτων. Βασικές λειτουργίες στις οποίες χρησιμοποιούνται είναι η μέτρηση και διαίρεση συχνότητας, η μέτρηση του χρόνου, οι αριθμητικές πράξεις, κ.λ.π.

Τα κυκλώματα των ΜΕΤΡΗΤΩΝ υλοποιούνται με χρήση JK, RS, T ή D Flip- Flops και μπορούν να διαιρεθούν σε δύο βασικές κατηγορίες.

Στους ασύγχρονους (λέγονται και σειριακοί ή ripple ΜΕΤΡΗΤΕΣ).

Στους σύγχρονους (λέγονται και παράλληλοι ΜΕΤΡΗΤΕΣ).

Στους σύγχρονους ΜΕΤΡΗΤΕΣ, οι έξοδοι όλων των flip-flops αλλάζουν κατάσταση ταυτόχρονα, σε αντίθεση με τους ασύγχρονους όπου η είσοδος κάθε FF σκανδαλίζεται από την αλλαγή κατάστασης της εξόδου του προηγούμενου FF.


Ανεξάρτητα από την κατηγορία που ανήκει, ένας ΜΕΤΡΗΤΗΣ είναι ένα ακολουθιακό κύκλωμα το οποίο επαναλαμβάνει μία ακολουθία N προκαθορισμένων, από τον σχεδιαστή, καταστάσεων όπου N το modulo του ΜΕΤΡΗΤΗ.

ΠΡΟΣΟΧΗ : Πριν ξεκινήσετε την υλοποίηση της άσκησης κατεβάστε ΟΠΩΣΔΗΠΟΤΕ από το eclass του εργαστηρίου (από την κατηγορία “Έγγραφα/Logisim-Evolution”) το .zip αρχείο με την ανανεωμένη βιβλιοθήκη για το Logisim (CEID_LogicDesign_LogisimEV_library_v1.2). Για το πως εισάγουμε βιβλιοθήκη στο Logisim-Ev, συμβουλευτείτε την παρουσίαση για τον simulator που βρίσκεται στα “Έγγραφα/Logisim-Evolution” του eclass του εργαστηρίου.

ΜΑΖΙ με την αναφορά ΠΡΕΠΕΙ ΟΠΩΣΔΗΠΟΤΕ να παραδώσετε και το αρχείο .circ του simulator σε ένα .zip αρχείο (.pdf + .circ)

ΔΙΑΔΙΚΑΣΙΑ- Μέρος Α

A1α. Αφού εξηγήσετε τη λειτουργία του βασικού κυκλώματος που απεικονίζεται στο Σχ. 1, να υλοποιήσετε στον simulator, με τη βοήθεια του κύκλωμα του Σχ.1, έναν **σύγχρονο δυαδικό μετρητή των 4-bits**, να βεβαιωθείτε, με την χρήση παλμογράφου, για την σωστή λειτουργία του κυκλώματός σας και να δώσετε τα απαιτούμενα screenshots.




Σχήμα 1

Παρατηρήσεις:

- **ΜΗΝ** χρησιμοποιείτε σκέτα στοιχεία λογικών πυλών. Η όποια χρήση πυλών πρέπει να γίνεται με το αντίστοιχο ολοκληρωμένο από την Βιβλιοθήκη TTL/CEID.

Για τη σχεδίαση του κυκλώματος να χρησιμοποιείτε **MONO**:

- Από την βιβλιοθήκη **TTL**: Ένα ολοκληρωμένο 7408.
 - Από την βιβλιοθήκη **CEID LogicDesign LogisimEV(v1.2)**: Δύο ολοκληρωμένα 74LS112 (L_74112) και τον 7-segment Decoder (SevenSegDec),
 - Από την βιβλιοθήκη **Input/Output-Extra**: Τον παλμογράφο (Digital oscilloscope)
 - Από την βιβλιοθήκη **Input/Output**: Το 7-Segment Display
- Ρυθμίστε τον παλμογράφο να απεικονίζει **5 σήματα συνολικά**: το clock (με συχνότητα 1Hz) και τις εξόδους των flip-flop Q0-Q3 για **20 καταστάσεις**.
- Οι είσοδοι του 7-segment Decoder (SevenSegDec) Q0A-Q3D οδηγούνται από τις εξόδους, Q, των αντίστοιχων JK flip-flop, ενώ οι εξοδοί του, a, b, ..., f, g, συνδέονται απευθείας στις αντίστοιχες εισόδους a, b, ..., f, g του 7-Segment Display. Σε κάθε παλμό του ρολογιού θα πρέπει να εμφανίζεται το αντίστοιχο ψηφίο (βλ. παράρτημα για τα ψηφία).




- **ΠΡΟΣΟΧΗ:** Τα JK flip-flop του 74112 είναι αρνητικής ακμής πυροδότησης και οι είσοδοι CLEAR(ή Reset, R, nCLR) και PRESET(ή Set, S, nPRE) είναι **Active Low!**
- **ΠΡΟΣΟΧΗ:** Για να ξεκινήσει το Flip-Flop να λειτουργεί σωστά πρέπει πρώτα να θέσετε την είσοδο CLEAR(ή Reset, R, nCLR) στο “0” (**CLEAR=0, εκκαθάριση**) και έπειτα να τη θέσετε στο λογικό “1”. Η είσοδος PRESET(Set, S, nPRE) πρέπει να συνδεθεί εξαρχής στο λογικό “1”
- Επιβεβαιώστε πριν την έναρξη της εξομοίωσης ότι η συχνότητα λειτουργίας (tick frequency) του CLOCK είναι ίση με 1Hz. (Συμβουλευτείτε την παρουσίαση για τον simulator που βρίσκεται στα “Έγγραφα” του eclass του εργαστηρίου)

ΑΠΑΝΤΗΣΗ

Σύντομη επεξήγηση της λειτουργίας του κυκλώματος του Σχ.1

Το σχήμα 1 είναι ένα παράδειγμα ενός αρχής σύγχρονου δυαδικού counter με αποτέλεσμα της σύνδεσης στους εισόδους των Q_1 και Q_{n-1} τα πρώτα Q των Flip-Flop με λόγο να μεταβάλλεται ο αριθμός από την έξοδο που στην συνέχεια συνδέουμε στην έξοδο του συγκεκριμένου gate το JK του τρίτου flip flop. Επίσης συνδέουμε την έξοδο στην είσοδο του άλλου flip flop που και στην άλλη είσοδο έχουμε την Q του τρίτου flip flop με αποτέλεσμα να έχουμε την σύνδεση του τέταρτου JK στην έξοδο του δεύτερου flip flop. Που τελικά βγάζουμε το συμπέρασμα με την σύνδεση του επομένου Q και JK στα pin έχουμε το επόμενο αριθμό στον Segment Display.

Screenshot του counter των 4-bit με παλμογράφο (για 20 καταστάσεις)



A1β. Τροποποιήστε το κύκλωμα του ερωτήματος A1, ώστε να συμπεριληφθεί και μία είσοδος **Enable** η οποία όταν έχει την λογική τιμή “1” θα ενεργοποιείται η μέτρηση, ενώ όταν έχει τη λογική τιμή “0” η μέτρηση θα «παγώνει» στη συγκεκριμένη τιμή.

Παρατηρήσεις:


- Θα πρέπει να επέμβετε **μόνο** στην είσοδο του 1^{ου} και 2^{ου} JK flip flop.
- Δεν χρειάζεται να χρησιμοποιήσετε κανένα επιπλέον κύκλωμα/στοιχείο.
- Όταν Enable=’1’ το κύκλωμα λειτουργεί όπως αυτό του A1
Όταν Enable=’0’ ο μετρητής μένει (παγώνει) στην ίδια τιμή.

ΑΠΑΝΤΗΣΗ


Σύντομη δικαιολόγηση της επιλογής σχεδίασης και της λειτουργίας του κυκλώματος

Έχουμε κάποιες διαφορές από το προηγούμενο κύκλωμα που συνδέουμε όλα τα CLK του flip flop στην έξοδο ένα άλλου gate AND. Στην συνέχεια συνδέουμε ένα pin Enable στην είσοδο του τρίτου gate. Ενώ στην άλλη είσοδο του gate συνδέουμε το pin CLOCK. Που βάζουμε και το πρώτο JK του flip flop στην ισχύ. Με τελικό αποτέλεσμα όταν έχουμε το Enable στην τιμή 0 να παγώνει ο αριθμός αλλά και ο παλμογράφος. Ενώ στην 1 να συνεχίζει κανονικά.

Screenshot του κυκλώματος με παλμογράφο (για 20 καταστάσεις)



A2. Με την βοήθεια του βασικού ακολουθιακού κυκλώματος του Σχ. 2 να σχεδιαστεί και να υλοποιηθεί στον simulator ένας **ασύγχρονος up/down δυαδικός μετρητής των 4-bit**. Η φορά της μέτρησης θα υπαγορεύεται από μία είσοδο *UpDown*. Συγκεκριμένα, όταν *UpDown* = “1” η μέτρηση πρέπει να γίνεται «προς τα πάνω» (0x0,0x1,0x2,...0xE,0xF, 0x0...,κ.ο.κ.), ενώ όταν *UpDown* = “0” η φορά της μέτρησης θα γίνεται «προς τα κάτω» (0x2,0x1,0x0,0xF, 0xE... κ.ο.κ.).




Σχήμα 1. Μετατροπή τελευταίας βαθμίδας καταχωρητή ολίσθησης

Παρατηρήσεις:

- ΜΗΝ χρησιμοποιείτε διακριτά στοιχεία λογικών πυλών. *Η όποια χρήση πυλών πρέπει να γίνεται με το αντίστοιχο ολοκληρωμένο από την Βιβλιοθήκη TTL/CEID.*

Για τη σχεδίαση του κυκλώματος να χρησιμοποιείτε **MONO**:

- Από την βιβλιοθήκη **TTL**: Ένα ολοκληρωμένο 74266.
 - Από την βιβλιοθήκη **CEID LogicDesign LogisimEV(v1.2)**: Δύο ολοκληρωμένα 74LS112 (L_74112) και τον 7-segment Decoder (SevenSegDec),
 - Από την βιβλιοθήκη **Input/Output-Extra**: Τον παλμογράφο (Digital oscilloscope)
 - Από την βιβλιοθήκη **Input/Output**: Ένα 7-Segment Display
- Ρυθμίστε τον παλμογράφο να απεικονίζει **5 σήματα συνολικά**: το clock (με συχνότητα 1Hz) και τις εξόδους των flip-flop Q0-Q3 **για 20 καταστάσεις**.
- Οι είσοδοι του 7-segment Decoder (SevenSegDec) Q0A-Q3D οδηγούνται από τις εξόδους των αντίστοιχων JK flip-flop, ενώ οι έξοδοί του *a, b, ..., f, g* συνδέονται απευθείας στις αντίστοιχες εισόδους *a, b, ..., f, g* του 7-Segment Display. Σε κάθε παλμό του ρολογιού θα πρέπει να εμφανίζεται το αντίστοιχο ψηφίο.hv



- **ΠΡΟΣΟΧΗ:** Τα JK flip-flop του 74112 είναι αρνητικής ακμής πυροδότησης και οι είσοδοι CLEAR(ή Reset, R, nCLR) και PRESET(ή Set, S, nPRE) είναι **Active Low**!
- **ΠΡΟΣΟΧΗ:** Για να ξεκινήσει το Flip-Flop να λειτουργεί σωστά πρέπει πρώτα να θέσετε την είσοδο CLEAR(ή Reset, R, nCLR) στο “0” (**CLEAR=0, εκκαθάριση**) και έπειτα να τη θέσετε στο λογικό “1”. Η είσοδος PRESET(Set, S, nPRE) πρέπει να συνδεθεί εξαρχής στο λογικό “1”
- Επιβεβαιώστε πριν την έναρξη της εξομοίωσης ότι η συχνότητα λειτουργίας (tick frequency) του CLOCK είναι ίση με 1Hz. (Συμβουλευτείτε την παρουσίαση για τον simulator που βρίσκεται στα “Εγγγραφα” του eclass του εργαστηρίου)


ΑΠΑΝΤΗΣΗ

Σύντομη επεξήγηση της λειτουργίας του κυκλώματος

Για να κατασκευάσουμε ένα κύκλωμα με την Up-Down, αρχικά χρειάζεται να συνδέσουμε το pin “UpDown” σε κάθε είσοδος XNOR ώστε να μεταβάλλεται η πράξη ανάλογα με το αν θέλουμε να μετράμε προς τα πάνω ή κάτω. Στην συνέχεια που είναι και συνηθισμένο συνδέουμε τα πρώτα 3 Q στους άλλους πρώτους 3 XNOR ώστε να έχουμε το σωστό αποτέλεσμα στους εξόδους που σε αυτά συνδέουμε τα τελευταία 3 CLK των flip flop. Τέλος, το πρώτο Clock του flip flop συνδέεται στο pin CLK που το αποτέλεσμα μεταβάλλεται στο παλμογράφο.

Μην ξεχάσουμε ότι χρειάζεται το “JK” να είναι σε τιμή “1” για να έχουμε την σωστή λειτουργία στο κύκλωμα.

Screenshot του κυκλώματος με παλμογράφο (για 20 καταστάσεις)



Μέρος Β – ΜΕΤΡΗΤΕΣ MOD-N

MODULO N Μετρητής


Ένας MODULO N μετρητής είναι ένας μετρητής (σύγχρονος ή ασύγχρονος), ο οποίος έχει N διαφορετικές καταστάσεις. Ο παραπάνω ορισμός του modulo N μετρητή, είναι πολύ γενικός χωρίς κανένα περιορισμό στο N. Στην πράξη ένας modulo N μετρητής συνήθως κατασκευάζεται συνδέοντας σειριακά m ΜΕΤΡΗΤΕΣ modulo $N_i, i=1, \dots, m$ με τρόπο ώστε:

$$N = N_1 * N_2 * N_3 * \dots * N_m.$$

Π.χ. Ένας modulo 105 μετρητής μπορεί να υλοποιηθεί με σειριακή σύνδεση τριών μετρητών modulo 3, 5 και 7 αντίστοιχα, μια και $3 * 5 * 7 = 105$.

Προγραμματιζόμενοι μετρητές (programmable counters).

Προγραμματιζόμενος counter, είναι κάθε counter του οποίου το modulo μπορεί να τροποποιηθεί με την βοήθεια κάποιων γραμμών ελέγχου και κάποιων γραμμών δεδομένων.



Σχήμα 3

ΔΙΑΔΙΚΑΣΙΑ- Μέρος Β


B1 Εξηγήστε την λειτουργία του βασικού κυκλώματος του Σχ. 3 και βασιζόμενοι σε αυτό να σχεδιάσετε και να υλοποιήσετε στον simulator έναν προγραμματιζόμενο **σύγχρονο** counter των 4-bits, ο οποίος θα μπορεί να τοποθετείται σε οποιανδήποτε επιθυμητή τιμή, N , μεταξύ 1 και 15 με την βοήθεια τεσσάρων (4) γραμμών δεδομένων **και να απαριθμεί από την τιμή N έως και το 15 (0xF)**. Η φόρτωση της τιμής $N(N_3N_2N_1N_0)$ και η εκκίνηση του counter θα γίνονται με την βοήθεια δύο (2) γραμμών ελέγχου, **Load** και **Enable**, αντίστοιχα.

Παρατηρήσεις:

- Αν η είσοδος $Enable=1$ τότε το κύκλωμα θα πρέπει να απαριθμεί από n μέχρι και το 15 (0xF), δηλαδή : $N \rightarrow N+1 \rightarrow \dots \rightarrow 15(0xF) \rightarrow N \rightarrow N+1 \dots$ κ.ο.κ . Αλλιώς θα πρέπει να παγώνει τη μέτρηση (κατά αντιστοιχία με το κύκλωμα του Ερωτ. Α1β).
- Το κύκλωμα θα πρέπει να «φορτώνει» την τιμή N στις εξής δύο περιπτώσεις α) Αν $Load=1$ ή κατά την μετάβαση από την τιμή 15 (0xF) (όπου πρέπει να λαμβάνει την τιμή ' N ' αντί της τιμής '0'). Για την φόρτωση του αριθμού $N(N_3N_2N_1N_0)$ να **τροποποιήσετε κατάλληλα το κύκλωμα του Σχ.3.**
- **ΜΗΝ** χρησιμοποιείτε σκέτα στοιχεία λογικών πυλών. Η όποια χρήση πυλών πρέπει να γίνεται με το αντίστοιχο ολοκληρωμένο από την Βιβλιοθήκη TTL/CEID.

Για την υλοποίηση του κυκλώματος χρησιμοποιήστε:

- Από την βιβλιοθήκη **TTL**: Όποια ολοκληρωμένα (λογικών πυλών) θέλετε
- Από την βιβλιοθήκη **CEID LogicDesign LogisimEV(v1.2)**: Δύο ολοκληρωμένα 74LS112 (L_74112) και τον 7-segment Decoder (SevenSegDec)
- Από την βιβλιοθήκη **Input/Output**: Ένα 7-Segment Display
- Οι είσοδοι του 7-segment Decoder (SevenSegDec) Q0A-Q3D οδηγούνται από τις εξόδους των αντίστοιχων JK flip-flop, ενώ οι έξοδοί του $a, b, \dots, f, g$ συνδέονται απευθείας στις αντίστοιχες εισόδους $a, b, \dots, f, g$ του 7-Segment Display. Σε κάθε παλμό του ρολογιού θα πρέπει να εμφανίζεται το αντίστοιχο ψηφίο.



- **ΠΡΟΣΟΧΗ:** Τα JK flip-flop του 74112 είναι αρνητικής ακμής πυροδότησης και οι είσοδοι CLEAR(ή Reset, R, nCLR) και PRESET(ή Set, S, nPRE) είναι **Active Low!**
- **ΠΡΟΣΟΧΗ:** Για να ξεκινήσει το Flip-Flop να λειτουργεί σωστά πρέπει πρώτα να θέσετε την είσοδο CLEAR(ή Reset, R, nCLR) στο “0” (**CLEAR=0, εκκαθάριση**) και έπειτα να τη θέσετε στο λογικό “1”. Η είσοδος PRESET(Set, S, nPRE) πρέπει να συνδεθεί εξαρχής στο λογικό “1”
- Επιβεβαιώστε πριν την έναρξη της εξομοίωσης ότι η συχνότητα λειτουργίας (tick frequency) του CLOCK είναι ίση με 1Hz. (Συμβουλευτείτε την παρουσίαση για τον simulator που βρίσκεται στα “Έγγραφα” του eclass του εργαστηρίου)

ΑΠΑΝΤΗΣΗ

Σύντομη επεξήγηση της λειτουργίας του κυκλώματος του Σχ.3


L	Ni	Set	Clear	Επεξήγηση
0	0	0	0	1
0	1	0	0	1
1	0	0	1	0
1	1	1	0	1

Σύντομη δικαιολόγηση της επιλογής σχεδίασης και της λειτουργίας του απαριθμητή

Αρχικά για να μπορούμε να κατασκευάσουμε το απαριθμητή που ζητάει η άσκηση πρώτα χρειάζεται να κατανοήσουμε το **Σχήμα 3** διότι το κύκλωμα (ο απαριθμητής) βασίζεται σε αυτό το σχήμα. Για να ξεκινήσουμε πρώτα χρειάζεται να καθарίσουμε ότι το clock του κάθε flip flop συνδέεται μονά στο pin και αποκλείεται η σύνδεση σε άλλο σημείο. Διότι το Clock έχει άβατο στους σύγχρονους μετρητές. Το Load συνδέεται σε μία gate XOR που επεξεργάζεται με τις συνδέσεις που κάνουμε στα άλλα gates με αποτέλεσμα να έχουμε επεξεργασία και του F=15. Επίσης η σύνδεση των πυλών γίνεται σε chip που έχουμε και το LOAD με αποτέλεσμα το τελικό αποτέλεσμα να μεταβάλλεται στο SET2 του πρώτου flip flop. Που επίσης μπορούμε να παρατηρήσουμε ότι και το clear παίζει ρόλο για να μεταβάλουμε το αποτέλεσμα. Και οι άλλες πράξεις βασίζονται στην συγκεκριμένη αναφορά.


Τέλος, η σύνδεση διαδίδεται από τα Q που είναι συνδεδεμένα και σε άλλα chips ώστε να έχουμε το σωστό τελικό.

Screenshot του κυκλώματος του απαριθμητή για $n=10$ (0xA)




ΠΑΡΑΡΤΗΜΑ


Διαγράμματα Ολοκληρωμένων




7400 Quad 2-Input NAND Gate




7402 Quad 2-Input NOR Gate




7404 Hex Inverter




7408 Quad 2-Input AND Gate




7410 Triple 3-Input NAND Gate




7411 Triple 3-Input AND Gate




7420 Dual 4-Input NAND Gate




7421 Dual 4-Input AND Gate




7432 Quad 2-Input OR Gate



7486 Quad 2-Input XOR Gate





7427 Triple 3-Input NOR Gate




74266 Quad 2-Input XNOR Gate


7-segment Display




abcdef



bcfg




abcdefg




deg




bc



acdfg




abcdfg




bcdeg




abdeg




acdefg




abcdefg




adefg




abcdg




abcf



cdefg



aefg

DUAL JK FLIP_FLOP with CLEAR/PRESET**74112****Function Table**

Inputs					Outputs	
PR	CLR	CLK	J	K	Q	$\overline{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H (Note 1)	H (Note 1)
H	H	↓	L	L	Q_0	$\overline{Q}_0$
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	Toggle	
H	H	H	X	X	Q_0	$\overline{Q}_0$

H = HIGH Logic Level

L = LOW Logic Level

X = Either LOW or HIGH Logic Level

↓ = Negative Going Edge of Pulse

 Q_0 = The output logic level before the indicated input conditions were established.

Toggle = Each output changes to the complement of its previous level on each falling edge of the clock pulse.

Note 1: This configuration is nonstable; that is, it will not persist when preset and/or clear inputs return to their inactive (HIGH) level.