

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ
ΤΜΗΜΑ ΜΗΧ Η/Υ & ΠΛΗΡΟΦΟΡΙΚΗΣ
ΤΟΜΕΑΣ ΥΛΙΚΟΥ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΥΠΟΛΟΓΙΣΤΩΝ
Εργαστήριο Ηλεκτρονικών & Λογικού Σχεδιασμού

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ
ΛΟΓΙΚΟΥ ΣΧΕΔΙΑΣΜΟΥ

Γ.Φ. ΑΛΕΞΙΟΥ - Ε.Ζ. ΨΑΡΑΚΗΣ

Πάτρα 2018

Ακαδ. Έτος : 2020-21

Εαρινό Εξάμηνο : 2020-21

Ονοματεπώνυμο: ΚΙΟΥΡΤ- ΜΕΧΜΕΤΑΛΗ ΑΧΜΕΤ

Α.Μ. : 1084672

Τμήμα : _____

Άσκηση: __ ΑΣΚΗΣΗ 1 __

Αναλυτική Βαθμολογία Πρακτικού Μέρους:

	Βαθμός Αριθ.	Αξιολογητή Ολογραφ.	Υπογραφή Αξιολογητή
<i>Άσκηση 1</i>			
<i>Άσκηση 3</i>			
<i>Άσκηση 5</i>			
<i>Άσκηση 6</i>			
<i>Άσκηση 7</i>			
<i>M.O.</i>			


ΑΣΚΗΣΗ 1

ΘΕΜΑ: ΛΟΓΙΚΕΣ ΠΥΛΕΣ - ΣΥΝΑΡΤΗΣΕΙΣ BOOLE

(Morris Mano, Κεφ. 1- 4).

ΘΕΩΡΙΑ:

Γενικά χαρακτηριστικά ολοκληρωμένων κυκλωμάτων (**Integrated Circuits –ICs**).



Σχήμα 1

1. Όταν η εγκοπή (*) στο σχήμα 1) είναι αριστερά, η αρίθμηση για τους ακροδέκτες του chip γίνεται κατά τη φορά του βέλους (αντίθετα από τη φορά του ρολογιού).
2. Στα περισσότερα chips ο πάνω αριστερός ακροδέκτης είναι η τροφοδοσία (V_{CC}) και ο κάτω δεξιός είναι η γείωση (GND).
3. Οι είσοδοι - έξοδοι των πυλών έχουν την τοπολογία του σχήματος 1, εκτός από τη NOR (LS7402) που είναι ανάποδα (δείτε το ΠΑΡΑΤΗΜΑ).

ΔΙΑΔΙΚΑΣΙΑ

1. Γράψτε παρακάτω και επαληθεύστε στον simulator, τους πίνακες αλήθειας των πυλών: NOT, AND, OR, NAND, NOR, XOR τοποθετώντας και ενδεικτικές φωτογραφίες (screenshots) από τα αντίστοιχα κυκλώματα.

ΠΙΝΑΚΕΣ ΑΛΗΘΕΙΑΣ:

AND Gate

A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

OR Gate

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

NOR Gate

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

NAND Gate

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

XOR Gate


A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

NOT Gate


A	F
0	1
1	0

KYKΛΩΜΑΤΑ (screenshots):


AND Gate




OR Gate




NAND Gate




NOR Gate



XOR Gate



NOT Gate



2. Απλοποιείτε και υλοποιείτε στον simulator, τοποθετώντας και ενδεικτικές φωτογραφίες (screenshot), κάθε μία από τις παρακάτω συναρτήσεις :

1^η Συνάρτηση

F (A, B, C, D) = Σ (1, 4, 5, 9, 10), που έχει τους ελαχιστόρους αδιάφορου τιμής:

d (A, B, C, D) = Σ (0, 2, 6, 8)

με τον ελάχιστο αριθμό πύλες NOR. Χρησιμοποιείτε **ΜΟΝΟ** τα ICs **74LS02, 74LS27**

ΑΠΛΟΠΟΙΗΜΕΝΗ ΣΥΝΑΡΤΗΣΗ BOOLE:

x	1		x
1	1		x
x	1		1

$$F = B' D' + A' C' + B' C'$$

Κάνουμε το Θεώρημα De Morgan

$$F = (B + D)' + (A + C)' + (B + C)'$$

Για να ξεφύγουμε τους τόνους

$$F = \{(B + D)' + (A + C)' + (B + C)'\}'$$


Για να λειτουργήσει ως αντιστροφείας

$$F = [\{(B + D) + (A + C) + (B + C)\}]'$$

Οι περιπτώσεις που ανάβει το LED

A	B	C	D
0	0	1	0
1	0	0	0
1	0	1	0
0	0	0	1
0	1	0	0
0	1	0	1
1	0	0	1

KYKΛΩΜΑ (screenshot):



2^η Συνάρτηση

$$F(A, B, C, D) = (A + B)(A' + D')(A' + B')$$

με όχι παραπάνω από τρεις πύλες NAND. Χρησιμοποιείστε **ΜΟΝΟ** τα ICs **74LS00, 74LS10** και **74LS04**

ΑΠΛΟΠΟΙΗΜΕΝΗ ΣΥΝΑΡΤΗΣΗ BOOLE:

Κάνουμε την επιμεριστική ιδιότητα $(A + B)(A' + D')$

$$F(A, B, C, D) = (A + B)(A' + D')(A' + B')$$

Ξανά πολλαπλασιάζουμε τις παρενθέσεις μεταξύ τους

$$F = (AD' + A'B + BD')(A' + B')$$

Απλοποιούμε την $A'B D'$ χρησιμοποιώντας τον κανόνα $1 + D' = 1$

$$F = AB'D' + A'B + A'B D'$$

Απλοποιούμε την $A'B D'$ χρησιμοποιώντας τον κανόνα $1 + D' = 1$


$$F = AB'D' + A'B(1 + D')$$

Κάνουμε De Morgan στην συνάρτηση μας.

$$F = AB'D' + A'B$$

$$F = [(A B' D')' (A' B)']'$$

KYKΛΩΜΑ (screenshot):



Μόνο στις περιπτώσεις αυτές το LED θα ανάψει:


A	B	C	D
1	0	0	0
1	0	1	0
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1

3.Γιατί στις υλοποιήσεις συνδυαστικών κυκλωμάτων υπάρχει η συνήθεια να γίνεται η υλοποίηση με ένα μόνο είδος πύλης;

ΑΠΑΝΤΗΣΗ

Ο λόγος που υπάρχει η συνήθεια της χρήσης λιγότερων πυλών, είναι για την μείωση του αριθμού των θυρών ή για τη χρήση των υπολειπόμενων πυλών που είναι ίδιο είδος με άλλες συγκεκριμένες πύλες. Επίσης πρέπει να τονίσουμε ότι η υλοποίηση με ένα μόνο είδος πύλη μας εξασφαλίζει τους χαμηλούς χρόνους μετάδοσης ή αλλιώς την υψηλή ταχύτητα του κυκλώματος. Επιπλέον, η σχεδίαση ενός κυκλώματος μόνο με ένα είδος πύλης μας βοηθά και στην οικονομία του χρόνου για την σχεδίαση του κυκλώματος αλλά και περιορίζει την πολυεπίπεδη λογική που θα χρειαζόταν σε άλλα κυκλώματα με περισσότερες πύλες.

4. Αναλύστε και υλοποιήστε το κύκλωμα του σχήματος 2. Τι κάνει το κύκλωμα αυτό ;



Σχήμα 2

ΑΠΑΝΤΗΣΗ:

$$F(A,B,C,D) = (A' B + A B') \oplus [(C' + D)(D' + C)]$$


Σύμφωνα με τον κανόνα $(A' B) + (A B')$ και υλοποίηση του τόνου στις αγκύλες.

$$F(A,B,C,D) = A \oplus B \oplus (C D' + C' D)$$

Σύμφωνα με τον κανόνα $(C D' + C' D) = C \oplus D$

$$F(A,B,C,D) = A \oplus B \oplus C \oplus D$$

Μετά την απλοποίηση του κυκλώματος Το κύκλωμα που υλοποιήσαμε είναι ένα κύκλωμα με 3 πύλες του XOR με 2 εισόδους που οι δύο πύλες αυτές συνδέονται με την άλλη πύλη XOR για να γίνει η ένωση των 2 XOR. Επίσης, μετά την απλοποίηση όπως είπαμε χρησιμοποιούμε μόνο πύλες XOR που όπως αναφέραμε και στην άσκηση 3 η χρήση μόνο ένα τύπου πύλης μας κάνει ταχύτερο και φθηνότερο το κύκλωμα μας.




Η περιπτώσεις που το LED ανάβει ή δεν ανάβει :

A	B	C	D	Output
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0


ΒΟΗΘΗΤΙΚΗ ΣΕΛΙΔΑ

ΠΑΡΑΡΤΗΜΑ


Διαγράμματα Ολοκληρωμένων




7400 Quad 2-Input NAND Gate




7402 Quad 2-Input NOR Gate




7404 Hex Inverter




7408 Quad 2-Input AND Gate




7410 Triple 3-Input NAND Gate




7411 Triple 3-Input AND Gate




7420 Dual 4-Input NAND Gate




7421 Dual 4-Input AND Gate



7432 Quad 2-Input OR Gate



7486 Quad 2-Input XOR Gate





7427 Triple 3-Input NOR Gate

DUAL D-TYPE POSITIVE EDGE TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

FUNCTION TABLE

INPUTS				OUTPUTS	
PRESET	CLEAR	CLOCK	D	Q	Q'
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	Q' ₀



DUAL JK FLIP_FLOP with CLEAR/PRESET**74112****Function Table**

Inputs					Outputs	
PR	CLR	CLK	J	K	Q	$\overline{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H (Note 1)	H (Note 1)
H	H	↓	L	L	Q_0	$\overline{Q}_0$
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	Toggle	
H	H	H	X	X	Q_0	$\overline{Q}_0$

H = HIGH Logic Level

L = LOW Logic Level

X = Either LOW or HIGH Logic Level

↓ = Negative Going Edge of Pulse



 Q_0 = The output logic level before the indicated input conditions were established.

Toggle = Each output changes to the complement of its previous level on each falling edge of the clock pulse.

Note 1: This configuration is nonstable; that is, it will not persist when preset and/or clear inputs return to their inactive (HIGH) level.

74153

DUAL 4-INPUT MULTIPLEXER



NOTE:
The Flatpak version
has the same pinouts
(Connection Diagram) as
the Dual In-Line Package.


PIN NAMES

S₀ Common Select Input
E Enable (Active LOW) Input
I₀, I₁ Multiplexer Inputs
Z Multiplexer Output (Note b)

LOADING (Note a)

HIGH	LOW
0.5 U.L.	0.25 U.L.
0.5 U.L.	0.25 U.L.
0.5 U.L.	0.25 U.L.
10 U.L.	5 (2.5) U.L.

LOGIC DIAGRAM



TRUTH TABLE

SELECT INPUTS		INPUTS (a or b)					OUTPUT
S ₀	S ₁	E	I ₀	I ₁	I ₂	I ₃	Z
X	X	H	X	X	X	X	L
L	L	L	L	X	X	X	L
L	L	L	H	X	X	X	H
H	L	L	X	L	X	X	L
H	L	L	X	H	X	X	H
L	H	L	X	X	L	X	L
L	H	L	X	X	H	X	H
H	H	L	X	X	X	L	L
H	H	L	X	X	X	H	H


H = HIGH Voltage Level
L = LOW Voltage Level
X = Don't Care

74194

4 - BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER

FUNCTION TABLE

INPUTS										OUTPUTS			
CLEAR	MODE		CLOCK	SERIAL		PARALLEL				Q _A	Q _B	Q _C	Q _D
	S ₁	S ₀		LEFT	RIGHT	A	B	C	D				
L	X	X	X	X	X	X	$\bar{E}_a$	X	X	L	L	L	L
H	X	X	L	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
H	H	H	↑	X	X	a	b	c	d	a	b	c	d
H	L	H	↑	X	H	X	X	X	X	H	Q _{An}	Q _{Bn}	Q _{Cn}
H	L	H	↑	X	L	X	X	X	X	L	Q _{An}	Q _{Bn}	Q _{Cn}
H	H	L	↑	H	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	H
H	H	L	↑	L	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	L
H	L	L	X	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}



4008 4-BIT FULL ADDER


PIN ASSIGNMENT

A3	1	16	V _{DD}
B2	2	15	B3
A2	3	14	C _{out}
B1	4	13	S3
A1	5	12	S2
B0	6	11	S1
A0	7	10	S0
V _{SS}	8	9	C _{in}

TRUTH TABLE (One Stage)

C _{in}	B	A	C _{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

BLOCK DIAGRAM



74LS181 – 4-bit ARITHMETIC LOGIC UNIT

TABLE 2

SELECTION				ACTIVE-HIGH DATA		
				M = H LOGIC FUNCTIONS	M = L; ARITHMETIC OPERATIONS	
S3	S2	S1	S0		$\overline{C}_n = H$ (no carry)	$\overline{C}_n = L$ (with carry)
L	L	L	L	$F = \overline{A}$	$F = A$	$F = A \text{ PLUS } 1$
L	L	L	H	$F = \overline{A + B}$	$F = A + B$	$F = (A + B) \text{ PLUS } 1$
L	L	H	L	$F = \overline{AB}$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ PLUS } 1$
L	L	H	H	$F = 0$	$F = \text{MINUS } 1 \text{ (2's COMPL)}$	$F = \text{ZERO}$
L	H	L	L	$F = \overline{AB}$	$F = A \text{ PLUS } \overline{AB}$	$F = A \text{ PLUS } \overline{AB} \text{ PLUS } 1$
L	H	L	H	$F = \overline{B}$	$F = (A + B) \text{ PLUS } \overline{AB}$	$F = (A + B) \text{ PLUS } \overline{AB} \text{ PLUS } 1$
L	H	H	L	$F = A \oplus B$	$F = A \text{ MINUS } B \text{ MINUS } 1$	$F = A \text{ MINUS } B$
L	H	H	H	$F = \overline{AB}$	$F = \overline{AB} \text{ MINUS } 1$	$F = \overline{AB}$
H	L	L	L	$F = \overline{A + B}$	$F = A \text{ PLUS } AB$	$F = A \text{ PLUS } AB \text{ PLUS } 1$
H	L	L	H	$F = \overline{A \oplus B}$	$F = A \text{ PLUS } B$	$F = A \text{ PLUS } B \text{ PLUS } 1$
H	L	H	L	$F = B$	$F = (A + \overline{B}) \text{ PLUS } AB$	$F = (A + \overline{B}) \text{ PLUS } AB \text{ PLUS } 1$
H	L	H	H	$F = AB$	$F = AB \text{ MINUS } 1$	$F = AB$
H	H	L	L	$F = 1$	$F = A \text{ PLUS } A^\dagger$	$F = A \text{ PLUS } A \text{ PLUS } 1$
H	H	L	H	$F = A + \overline{B}$	$F = (A + B) \text{ PLUS } A$	$F = (A + B) \text{ PLUS } A \text{ PLUS } 1$
H	H	H	L	$F = A + B$	$F = (A + \overline{B}) \text{ PLUS } A$	$F = (A + \overline{B}) \text{ PLUS } A \text{ PLUS } 1$
H	H	H	H	$F = A$	$F = A \text{ MINUS } 1$	$F = A$

[†] Each bit is shifted to the next more significant position.




TABLE 1

SELECTION				ACTIVE-LOW DATA		
				M = H LOGIC FUNCTIONS	M = L; ARITHMETIC OPERATIONS	
S3	S2	S1	S0		Cn = L (no carry)	Cn = H (with carry)
L	L	L	L	$F = \overline{A}$	$F = A \text{ MINUS } 1$	$F = A$
L	L	L	H	$F = \overline{AB}$	$F = AB \text{ MINUS } 1$	$F = AB$
L	L	H	L	$F = \overline{A} + B$	$F = \overline{AB} \text{ MINUS } 1$	$F = \overline{AB}$
L	L	H	H	$F = 1$	$F = \text{MINUS } 1 \text{ (2's COMP)}$	$F = \text{ZERO}$
L	H	L	L	$F = \overline{A} + \overline{B}$	$F = A \text{ PLUS } (A + \overline{B})$	$F = A \text{ PLUS } (A + \overline{B}) \text{ PLUS } 1$
L	H	L	H	$F = \overline{B}$	$F = AB \text{ PLUS } (A + \overline{B})$	$F = AB \text{ PLUS } (A + \overline{B}) \text{ PLUS } 1$
L	H	H	L	$F = A \oplus B$	$F = A \text{ MINUS } B \text{ MINUS } 1$	$F = A \text{ MINUS } B$
L	H	H	H	$F = A + \overline{B}$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ PLUS } 1$
H	L	L	L	$F = \overline{AB}$	$F = A \text{ PLUS } (A + B)$	$F = A \text{ PLUS } (A + B) \text{ PLUS } 1$
H	L	L	H	$F = A \oplus B$	$F = A \text{ PLUS } B$	$F = A \text{ PLUS } B \text{ PLUS } 1$
H	L	H	L	$F = B$	$F = \overline{AB} \text{ PLUS } (A + B)$	$F = \overline{AB} \text{ PLUS } (A + B) \text{ PLUS } 1$
H	L	H	H	$F = A + B$	$F = (A + B)$	$F = (A + B) \text{ PLUS } 1$
H	H	L	L	$F = 0$	$F = A \text{ PLUS } A^\dagger$	$F = A \text{ PLUS } A \text{ PLUS } 1$
H	H	L	H	$F = \overline{AB}$	$F = AB \text{ PLUS } A$	$F = AB \text{ PLUS } A \text{ PLUS } 1$
H	H	H	L	$F = AB$	$F = \overline{AB} \text{ PLUS } A$	$F = \overline{AB} \text{ PLUS } A \text{ PLUS } 1$
H	H	H	H	$F = A$	$F = A$	$F = A \text{ PLUS } 1$

[†]Each bit is shifted to the next more significant position.