

# Εξέταση Εργαστηρίου Εισαγωγή σε VLSI

12:15-13:45

## Τα ζητούμενα της εξέτασης

Να σχεδιάσετε σε full custom layout μια OR 3 εισόδων με γνώμονα την ελάχιστη μέση καθυστέρηση. Να χρησιμοποιήσετε την τεχνολογία κατασκευής CMOS65n. Θεωρείστε λογική 2 σταδίων και χωρητικότητα εισόδου μέχρι  $3C$ , όπου  $C$  είναι η χωρητικότητα του ελάχιστου NMOS με επαφή. Η OR σας θα πρέπει να οδηγεί φορτίο  $45C$ . Προσπαθήστε να ελαχιστοποιήσετε την επιφάνεια και τις διασυνδέσεις στο layout.

## Παραδοτέα

- 1) Screenshot του layout στο οποίο να φαίνονται τα πλάτη των transistor σε  $\lambda$ .
- 2) Screenshots που να επιδεικνύουν την ορθή λειτουργία και να δείχνουν και την καθυστέρηση της OR.
- 3) Το layout αρχείο.

Να παραδοθούν σαν ένα zip αρχείο. Προσοχή 13:50 κλείνει το eclass.