



ΠΑΝΕΠΙΣΤΗΜΙΟ
ΠΑΤΡΩΝ
UNIVERSITY OF PATRAS

ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ

ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ
ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

Εισαγωγή σε VLSI

Ακαδημαϊκό Έτος 2024-2025

ΤΕΧΝΙΚΗ ΑΝΑΦΟΡΑ

3^η Εργαστηριακή Άσκηση

Ομάδα 4

ΚΙΟΥΡΤ-ΜΕΧΜΕΤΑΛΗ ΑΧΜΕΤ

A.M.: 1084672


Contents

3^η Εργαστηριακή Άσκηση	1
Άσκηση 1	3
Α' Τρόπος	3
Β' Τρόπος	5
Πύλες Μετάδοσης (Α' Τρόπος)	6
Σύνθετη Πύλη (Β' Τρόπος)	6
Άσκηση 2	7
Άσκηση 3	13
Inverter Datasheet	16

Άσκηση 1


Α' Τρόπος

Για υλοποίηση του inverting multiplexer σε με πύλες μετάδοσης και αντιστροφέα έχουμε βασιστεί στην παρακάτω εικόνα:



Εικόνα 1.1: Schematic inverting multiplexer με χρήση πύλη μετάδοσης


Έπειτα για την υλοποίηση έχουμε την παρακάτω εικόνα που σε κόστος δεν είναι η πιο βέλτιστη λύση:




Εικόνα 1.2: Μη βέλτιστο Layout για inverting multiplexer

Στο παραπάνω κύκλωμα απαιτείται διάχυση με επαφή για το n1 και n2 που θα μπορούσαμε να μην τα περιέχουμε αφού η είσοδοι δεν επηρεάζονται με χρήση διαφορετικής λογικής για το polysilicon.


Όπως μπορούμε να παρατηρήσουμε και από την παρακάτω εικόνα. Έχουν σβηστεί τα καλώδια του n1 και n2 έχοντας πιο ταχύτερο αλλά και οικονομικό κύκλωμα. Που με αυτή την λογική έχουμε σχεδιάσει και το Layout μας.



Εικόνα 1.3: Βέλτιστο Layout για inverting multiplexer



Εικόνα 1.4: Κύκλωμα του inverting multiplexer με πύλες μετάδοσης




Εικόνα 1.5: Κυματομορφές του inverting multiplexer με transmission gates

Που παρατηρούμε ότι όταν έχουμε το $S=1$ περνάει το A ενώ $S=0$ περνάει το B.


Β' Τρόπος

Για την σχεδίαση χρειαστήκαμε την χρήση μίας σύνθετης πύλης και ενός αντιστροφέα. Η σύνθετη πύλη που έχουμε χρησιμοποιήσει είναι η AOI22 που αποτελείται από 2 AND και μία NOR. Για λιγότερο υλικό στην σχεδίαση έχουμε εφαρμόσει το μονοπάτι Euler που σαν αποτέλεσμα έχουμε την παρακάτω εικόνα.




Εικόνα 1.1: Stick Diagram για το inverting multiplexer

Στην είσοδο του αντιστροφέα συνδέεται το S και η έξοδος του inverter ως S' συνδέεται στο κύκλωμα μας όπως μπορούμε να παρατηρήσουμε και από την επόμενη εικόνα.



Εικόνα 1.2: Κύκλωμα του inverting multiplexer με AOI22 και inverter



Εικόνα 1.3: Κυματομορφές του inverting multiplexer με AOI22 και inverter

Πύλες Μετάδοσης (Α' Τρόπος)		
	Rise	Fall
A	34ps	33ps
B	35ps	42ps
S	42ps	29ps
S'	22ps	32ps

Σύνθετη Πύλη (Β' Τρόπος)		
	Rise	Fall
A	36ps	33ps
B	33ps	29ps
S	29ps	29ps
S'	21ps	22ps

Άσκηση 2

Γνωρίζουμε ότι για να υπολογιστεί το τ χρειαζόμαστε την χωρητικότητα στον κόμβο εξόδου αλλά και την αντίσταση που εμφανίζεται. Που εξαρτώνται από τις διαστάσεις του τρανζιστορ. Η αντίσταση είναι αντιστρόφως ανάλογη του πλάτους του καναλιού ενώ η χωρητικότητα ανάλογη.

Έχω παρατηρήσει ότι έχουμε 3RC σαν αποτέλεσμα τις χωρητικότητας. Που διπλασιάζουμε το NMOS ενώ για το PMOS έχουμε τετραπλασιάσει την διάσταση που με αυτό το τρόπο βρίσκουμε το 3RC.


Συνεπώς, το καθένα ασκεί αντίσταση $R/2$, ενώ η χωρητικότητα ανέρχεται στα $6C$.

Άρα $\tau = 6RC/2 = 3RC$


(Σημείωση: Στο εργαστήριο οι διαστάσεις που είχα κάνει ήταν σε 4λ για NMOS ενώ 8λ για PMOS, που καταλήξαμε ότι η καλύτερη λύση με την έννοια απόδοσης είναι 8λ για NMOS και 16λ για PMOS)

Στην συνέχεια θα κάνουμε την προσομοίωση στα κυκλώματα με **0.500ps** που (για καθυστερήσεις σε όλα τα κυκλώματα βλέπουμε σαν έξοδο το out0) βρίσκουμε το Rise, Fall και parasitic delay για όλα τα κυκλώματα.


Αρχικά έχουμε το πρώτο κύκλωμα χωρίς κάποιο φορτίο που μπορούμε να το παρατηρήσουμε και από την επόμενη εικόνα:




Εικόνα 2.1: Αντιστροφέας χωρίς φορτίο




Εικόνα 2.2: Κυματομορφές του κυκλώματος χωρίς φορτίο




Εικόνα 2.3: Κύκλωμα του αντιστροφέα με $n=1$




Εικόνα 2.4: Κυματομορφές του κυκλώματος με φορτίο $n=1$




Εικόνα 2.5: Κύκλωμα του αντιστροφέα με $n=3$



Εικόνα 2.6: Κυματομορφές του κυκλώματος με φορτίο $n=3$



Εικόνα 2.7: Κύκλωμα του αντιστροφέα με $n=6$



Εικόνα 2.8: Κυματομορφές του κυκλώματος με φορτίο $n=6$

Συνοψίζοντας με τους πίνακες για το rise, fall αλλά και parasitic delay έχουμε:

	Rise	Fall	Parasitic Delay
Χωρίς Φορτίο	3ps	3ps	3ps
$n=1$	6ps	6ps	6ps
$n=3$	13ps	12ps	12.5ps
$n=6$	21ps	20ps	20.5ps

Παρατηρούμε από το πίνακα ότι οι μετρήσεις μας έχουν γίνει σε διαστάσεις πολύ κοντά της θεωρίας με αποτέλεσμα να έχουμε ένα βέλτιστο κύκλωμα. Οι μετρήσεις που έχουμε πάρει είναι πολύ κοντά στις μετρήσεις και με τις διαστάσεις 4λ για NMOS και 8λ για PMOS. Παρόλο αυτό μπορούμε εύκολα να καταλάβουμε ότι έχουμε μία καλύτερη απόδοση με αυτές τις διαστάσεις που έχουμε υλοποιήσει την άσκηση.

Άσκηση 3

Για αυτή την άσκηση θα πρέπει να σχεδιάσουμε ένα datasheet που θα περιλαμβάνει το μέγεθος των τρανζίστορ, παρασιτική καθυστέρηση, χωρητικότητα και kload.

Προσοχή! Για να παράγουμε τα data για το datasheet έχουμε χρησιμοποιήσει βήμα 1ps.

Για να βρούμε το capacitance του κυκλώματος στο εργαλείο, πατάμε Analysis->Global Delay Evaluation, ενώ το kload μπορούμε να το βρούμε από το Analysis->Parametric Analysis. Τέλος για το cell size έχουμε το $\lambda=0,045\mu\text{m}$

Ο υπολογισμός που έχουμε βρει από το parametric analysis για το kload είναι:

Που παίρνουμε την μικρότερη και μεγαλύτερη τιμή για και το διαιρούμε όσο το μεγαλύτερο capacitance.

k=1

$\text{falldelay} = (0.155 - 0.004) / (100) = 0,00151 * (1000) = 1,51$

$\text{risedelay} = (0.155 - 0.004) / (100) = 0,00151 * (1000) = 1,51$

k=2

$\text{falldelay} = (0,081 - 0,004) / (100) = 0,00077 * (1000) = 0,77$


$\text{risedelay} = (0,085 - 0,003) / (100) = 0,00082 * (1000) = 0,82$

k=12


$\text{falldelay} = (0.021 - 0.003) / (100) = 0.018 * (1000) = 0,18$

$\text{risedelay} = (0.021 - 0.003) / (100) = 0.018 * (1000) = 0,18$


Αρχικά έχουμε τα screenshots από τα κυκλώματα και κυματομορφές:




Εικόνα 3.1.: k=1 inverter




Εικόνα 3.2.: Κυματομορφές $k=1$




Εικόνα 3.3.: $k=2$ inverter



Εικόνα 3.4.: Κυματομορφές $k=2$



Εικόνα 3.5.: $k=12$ inverter



Εικόνα 3.6.: Κυματομορφές $k=12$

Inverter Datasheet

Cell Description

Το cell INV παρέχει τη λογική αντιστροφή μιας μεμονωμένης εισόδου (in). Η έξοδος (out) αντιπροσωπεύεται από τη λογική εξίσωση: $in=out'$

Logic Symbol:



Εξίσωση:

in	Out
0	1
1	0

Cell Size:

Υλοποίηση	Ύψος(μm)	Πλάτος(μm)
inverterk1	0.090	0.360
inverterk2	0.090	0.720
inverterk12	0.090	4.320

Παρασιτική Καθυστέρηση

pin	inverterk1	inverterk2	inverterk12
in->out↑	4ps	3ps	2ps
in->out↓	4ps	4ps	3ps

Χωρητικότητα Εισόδου

pin	inverterk1	inverterk2	inverterk12
in	1.72fF	3.31fF	18.23fF

Kload (ps/fF)

pin	inverterk1	inverterk2	inverterk12
in->out↑	1,51	0,77	0,18
in->out↓	1,51	0,82	0,18