



ΠΑΝΕΠΙΣΤΗΜΙΟ
ΠΑΤΡΩΝ
UNIVERSITY OF PATRAS

ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ

ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ
ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

Εισαγωγή σε VLSI

Ακαδημαϊκό Έτος 2024-2025

ΤΕΧΝΙΚΗ ΑΝΑΦΟΡΑ

4^η Εργαστηριακή Άσκηση

Ομάδα 4

ΚΙΟΥΡΤ-ΜΕΧΜΕΤΑΛΗ ΑΧΜΕΤ


A.M.: 1084672

Contents

4 ^η Εργαστηριακή Άσκηση	1
Άσκηση 1	3
Ερώτημα 1(α):	3
Ερώτημα 1(β):	5
Άσκηση 2:	8
Ερώτημα i:	8
Ερώτημα ii:	9
Ερώτημα iii:	9
Πειραματικά οι Καθυστερήσεις	17
Άσκηση 3:	18

Άσκηση 1

Ερώτημα 1(α):



Εικόνα 1.1: Κύκλωμα 1(α) ερωτήματος

Αρχικά, θα πρέπει να υπολογίσουμε θεωρητικά τα κυκλώματα έτσι ώστε για να ξέρουμε τις διαστάσεις που θα χρησιμοποιήσουμε για πρακτικό μέρος του ερωτήματος.

Σημειώνουμε ότι έχουμε τεχνολογία 65nm που σημαίνει:

$$\lambda = 35\text{nm} = 35\text{ nm}$$

$$W_{\min} = 4 \cdot \lambda = 140\text{ nm}$$

Συνεχίζουμε τους υπολογισμούς:

$$\text{NAND Capacity} = 4C$$

$$\text{OUT Capacity} = 12C$$

$$B=1 \quad G=4/3 \cdot 1 = 4/3 \quad H=12C/4C=3$$

$$\text{Όπου υπολογίζουμε το } F=GBH = 4$$

$$\text{Για χωρητικότητα εξόδου: } f = \sqrt[2]{4} = 2$$

Που με αυτό τον τρόπο υπολογίζουμε το x που είναι το C_{in} της NOT gate.:

$$C_{inNOT} = 1 \cdot 12/2 = 6C$$

Αφού έχουμε υπολογίσει τα απαραίτητα για να μπορούμε να βρούμε και τις διαστάσεις που θα έχουμε στο πρακτικό μέρος κάνουμε τους υπολογισμούς.

Για την NAND:

$$2x + 2x = 4C \text{ όπου } x=1 \rightarrow$$

Για NMOS:

$$2x = 2 \cdot 1 = 2 \text{ άρα } 2 \cdot W_{\min} = 8\lambda$$

Για PMOS:

$$2x = 2 \cdot 1 = 2 \text{ άρα } 2 \cdot W_{\min} = 8\lambda$$

Για την NOT:

$$2x + 1x = 6C \text{ όπου } x = 2 \rightarrow$$

Για NMOS:

$$1x = 1 \cdot 2 = 2 \text{ άρα } 2 \cdot W_{\min} = 2 \cdot 4 = 8\lambda$$

Για PMOS

$$2x = 2 \cdot 2 = 4 \text{ άρα } 4 \cdot W_{\min} = 4 \cdot 4 = 16\lambda$$

Επίσης, υπολογίζουμε την **ελάχιστη καθυστέρηση** του μονοπατιού θεωρητικά όπου στην συνέχεια θα χρειαστούμε να το συγκρίνουμε και με την πρακτική λειτουργία.


Για την πειραματική επαλήθευση, κατασκευάσαμε πρώτα τον ελάχιστο αντιστροφέα μόνο του (σε cmos65n) ώστε να βρούμε το τ της τεχνολογίας. Βρήκαμε ότι είναι 2ps. Ταυτόχρονα, μετρήσαμε την χωρητικότητα της πύλης, η οποία ήταν 0.5 fF.

$$P = 1 + 2 = 3$$


$$D_{\min} = n \cdot \sqrt{F + P} = 2 \cdot \sqrt{4 + 3} = 7 \text{ όπου στην τεχνολογία το ελάχιστο έχει 2ps άρα έχουμε } 2 \cdot 7 = \mathbf{14ps}.$$

Για το Capacitance που θα προσθέτουμε στο κύκλωμα υπολογίζεται από το ηλεκτρικό φόρτο που είναι $C_{out}/3 \cdot 0.5fF \approx 12/3 \cdot 0.5fF = 2fF = 0.002pF$

Πειραματικά:



Εικόνα 1.2: Layout του κυκλώματος 1(a)




Εικόνα 1.3: Παλμούς κυκλώματος 1(α)

Rise Delay	Fall Delay
17ps	18ps

Πίνακας 1.1: Delays του κυκλώματος 1(α) πειραματικά

Ερώτημα 1(β):



Εικόνα 1.4: Κύκλωμα 1(β) ερωτήματος

Όπως κάναμε και στο πρώτο υποερώτημα θα υπολογίσουμε το συνολικό φόρτο μονοπατιού, καθυστέρηση και χωρητικότητα χ αλλά και υπολογισμοί για το πειραματική επαλήθευση.

Συνεχίζουμε τους υπολογισμούς:

NOT Capacity= 3C

OUT CAPACITY= 12C

$B=1$ $G=1 \cdot \frac{5}{3} = \frac{5}{3}$ $H=12C/4C=3$

$F=GBH=6,667$

Όπου υπολογίζουμε το $F=GBH=6,667$

Για χωρητικότητα εξόδου: $f = \sqrt[2]{6,667} = 2,582$

Που με αυτό τον τρόπο υπολογίζουμε το y που είναι το C_{in} της NOR gate.:

$$C_{inNOR} = \frac{\frac{5}{3} \times 12}{2,582} = 7,74 \approx 8$$

Αφού έχουμε υπολογίσει τα απαραίτητα για να μπορούμε να βρούμε και τις διαστάσεις που θα έχουμε στο πρακτικό μέρος κάνουμε τους υπολογισμούς.

Για την NOT:

$$2x + 1x = 3C \text{ όπου } x=1$$

Για NMOS:

$$1x = 1*1 = 1 \text{ άρα } 1*W_{min} = 1*4 = 4\lambda$$

Για PMOS

$$2x = 2*1 = 2 \text{ άρα } 2*W_{min} = 2*4 = 8\lambda$$

Για την NOR:

$$4x + 1x = 8C \text{ όπου } x = 8/5 \rightarrow$$

Για NMOS:

$$1x = 1*8/5 = 8/5 \text{ άρα } 8/5*W_{min} = 8/5*4 = 6.4 \approx 6\lambda$$

Για PMOS

$$4x = 4*8/5 = 6.4 \text{ άρα } 6.4*W_{min} = 6.4 * 4 = 25,6 \approx 26\lambda$$


Για την ελάχιστη καθυστέρηση:

$$P = 1+2=3$$


$$D_{min} = n \sqrt[n]{F + P} = 2 \sqrt[2]{6,667 + 3} = 8,164 \text{ όπου στην τεχνολογία το ελάχιστο έχει } 2ps \text{ άρα έχουμε } 2*8,164 = \mathbf{16,328ps}.$$

Για το Capacitance που θα προσθέτουμε στο κύκλωμα υπολογίζεται από το ηλεκτρικό φόρτο που είναι $= C_{out}/3 * 0.5fF \approx 12/3 * 0.5fF = 2fF = 0.002pF$

Πειραματικά:



Εικόνα 1.5: Layout του κυκλώματος 1(β)



Εικόνα 1.6: Παλμούς κυκλώματος 1(β)

Rise Delay	Fall Delay
20ps	22ps

Πίνακας 1.2: Delays του κυκλώματος 1(β) πειραματικά


Συνοπτικά παρατηρούμε ότι το κύκλωμα 1(α) είναι το καλύτερο σε σχέση με την απόκριση, που το επαληθεύσαμε θεωρητικά αλλά πειραματικά έχοντας λιγότερα ps από την 1(β).

Άσκηση 2:

Οι μετρήσεις στο πειραματικό μέρος της άσκησης έγιναν με 1.000ps βήμα.

Σύμφωνα με την άσκηση μετατρέψαμε τις σχεδιάσεις AND από το παράδειγμα σε μαθήματος σε OR έτσι ώστε να υπολογίσουμε την συμπεριφορά κάθε πύλης παρόλο που έχουν την ίδια λογική.

Όπως μπορούμε να παρατηρήσουμε και από τις εικόνες Layout έχουμε χρησιμοποιήσει Euler για κατασκευή των πυλών NAND και NOR. Όστε να έχουμε compact και γρηγορότερα κυκλώματα.



Εικόνα 2.1: Κυκλώματα για ανάλυση

Ερώτημα i:

Βασίζεται στην θεωρία από το τύπο καθυστέρησης $D = N \sqrt[3]{GH} + P$.

Οι εκφράσεις που έχουμε αναπτύξει είναι:

$$a) 2 \times \sqrt[2]{\frac{13}{3} \times H + 7}$$

$$b) 2 \times \sqrt[2]{\frac{28}{6} \times H + 5}$$

$$c) 2 \times \sqrt[2]{\frac{25}{6} \times H + 5}$$

$$d) 4 \times \sqrt[4]{\frac{35}{6} \times H + 7}$$

Ερώτημα ii:

Design	G	P	N	D _{min} (H=5)	D _{min} (H=18)
a	13/3*1	7	2	16,30	24,66
b	7/3*4/3	5	2	14,66	23,33
c	5/3*5/3	5	2	14,12	22,32
d	7/3*1*5/3*1	7	4	16,29	19,80


Πίνακας 2.1: Υπολογιστικό Φύλλο

Ερώτημα iii:

Όπως έχουμε κάνει τους υπολογισμούς στην πρώτη άσκηση συνεχίζουμε και εδώ όπου το H=18 για κάθε περίπτωση στα 4 OR που έχουμε.

minimumInverterCapacity= 0.5fF

Για την α) σχεδίαση:



Εικόνα 2.2: OR 1^{ης} περίπτωσης

Σύμφωνα με το πίνακα 2.1 αρχικά για το C_{in} έχουμε 13C σαν είσοδο. Άρα:

$$C_{in}=13C$$

$$C_{out} = H \cdot C_{in} = 18 \cdot 13 = 234$$

$$C_{outPath} = (C_{out}/3) \cdot \text{minimumInverterCapacity} = (234C/3C) \cdot 0,5 = 39fF = 0,039pF$$

$$g_{nor6} = 4,34$$

$$g_{not} = 1$$

$$B = 1$$

$$G = 4,34$$

$$F = GBH = 77,9$$

$$f = \sqrt[2]{77,9} = 8,82$$

Για την NOT:

$$C_{inNOT} = (g_{not} * C_{out})/f = (1 * 234)/8,82 = 26,53 = 27C$$

$$1x + 2x = 27C \text{ όπου } x = 9 \rightarrow$$

W_{not} NMOS:

$$1x = 1 * 9 = 9 \text{ άρα } 9 * W_{min} = 9 * 4 = 36\lambda$$

W_{not} PMOS:

$$2x = 2 * 9 = 18 \text{ άρα } 18 * W_{min} = 18 * 4 = 72\lambda$$

Για την NOR (6 εισόδων)

13C αφού είναι η αρχική είσοδο και έχει υπολογιστεί στο πίνακα.


$$1x + 12x = 13C \text{ όπου } x = 1 \rightarrow$$

W_{nor} NMOS:


$$1x = 1 * 1 = 1 \text{ άρα } 1 * W_{min} = 1 * 4 = 4\lambda$$

W_{nor} PMOS:

$$12x = 12 * 1 = 12 \text{ άρα } 12 * W_{min} = 12 * 4 = 48\lambda$$




Εικόνα 2.3: Layout για την OR α).



Εικόνα 2.4: Κυματομορφές της OR α).

Για την b) σχεδίαση:



Εικόνα 2.5: OR 2^{ης} περίπτωσης

$$C_{in}=7C$$

$$C_{out}=H \cdot C_{in}=126C$$

$$C_{outPath}=(126C/3C) \cdot 0.5 = 21fF = 0.021pF$$

$$g_{nor3}=2,34$$

$$g_{nand2}=1,34$$

$$B=1 \quad G=3,1$$

$$F=55,8$$

$$f=\sqrt[2]{55,8}=7,469$$

Για την NAND 2 εισόδων:

$$C_{inNAND}=(g_{nand2} \cdot C_{out})/f=22,43 \approx 23$$

$$2x+2x=23C \text{ όπου } x=23/4=5,75 \rightarrow$$

Για W_{and} NMOS:

$$2x = 2 * 5,75 = 11,5 \text{ άρα } 11,5 * W_{min} = 11,5 * 4 = 46\lambda$$

Για W_{and} PMOS:

$$2x = 2 * 5,75 = 11,5 \text{ άρα } 11,5 * W_{min} = 11,5 * 4 = 46\lambda$$

Για NOR 3 εισόδων


$$1x + 6x = 7C \text{ όπου } x=1 \rightarrow$$

Για W_{nor} NMOS:


$$1x = 1 * 1 = 1 \text{ άρα } 1 * W_{min} = 1 * 4 = 4\lambda$$

Για W_{nor} PMOS:

$$6x = 6 * 1 = 6 \text{ άρα } 6 * W_{min} = 6 * 4 = 24\lambda$$




Εικόνα 2.8: Layout της OR(b)



Εικόνα 2.7: Κυματομορφές της OR(b)

Για την c) σχεδίαση:



Εικόνα 2.8: OR 3^{ης} περίπτωσης

$$C_{in} = 5C$$

$$g_{nor2} = 1,66$$

$$g_{nand3} = 1,66$$

$$C_{out} = 90C$$

$$C_{outPath} = C_{out}/3C * 0,5 = 15fF = 0,015pF$$

$$B=1 \quad G=2,78 \quad F \approx 50$$

$$f = \sqrt{2} \cdot 50 = 7,07$$

$$C_{inNAND3} = (g_{nand3} \cdot C_{out})/f = 21,1315C$$

Για NAND 3 εισόδων:

$$2x + 5x = 21,1315C \text{ όπου } x = 4,2263$$

Για NMOS:

$$2x = 2 \cdot 4,2263 = 8,4526 \text{ άρα } 8,4526 \cdot W_{min} = 8,4526 \cdot 4 = 33,8 \approx 34\lambda$$

Για PMOS

$$3x=3*4,2263=12,67 \text{ άρα } 12,67*W_{\min}=50,7\approx 51\lambda$$

Για NOR 2 εισόδων:


$$1x+4x=5C \text{ όπου } x=1 \rightarrow$$

Για NMOS:


$$1x=1*1=1 \text{ άρα } 1*W_{\min}=1*4=4\lambda$$

Για PMOS:

$$4x=4*1=4 \text{ άρα } 4*W_{\min}=4*4=16\lambda$$




Εικόνα 2.9: Layout για την OR c).



Εικόνα 2.10:Κυματομορφές της OR c)

Για την d) σχεδίαση:



Εικόνα 2.11: OR 4^{ης} περίπτωσης

$C_{in}=7C$

$gnor3= 2,33$

$gnot=1$

$gnor2=1,66$

$C_{out}=56$

$C_{outPath}=(C_{out}/3) * 0.5 = 9,66fF = 0,00933pF$

$B=1 \quad G=3,88$

$F=69,84 \approx 70$

$f= \sqrt[4]{70}=2,89$

Για την NOT στα δεξιά:

$$C_{in_notRIGHT} = (g_{not} * C_{out}) / f = 19,37C$$

$$1x + 2x = 19,37C \text{ όπου } x = 6,45 \rightarrow$$

Για NMOS:

$$1x = 1 * 6,45 = 6,45 \text{ άρα } 6,45 * W_{min} = 6,45 * 4 = 25,8 \approx 26\lambda$$

Για PMOS

$$2x = 2 * 6,45 = 12,9 \text{ άρα } 12,9 * W_{min} = 12,9 * 4 = 51,6 \approx 52\lambda$$

Για την NOR στα δεξιά (2 εισόδων)

$$C_{in_norRIGHT} = (g_{nor} * C_{in_notRIGHT}) / f = 11,12C$$

$$1x + 4x = 11,12C \text{ όπου } x = 2,224 \rightarrow$$

Για NMOS:

$$1x = 1 * 2,224 = 2,224 \text{ άρα } 2,224 * W_{min} = 2,224 * 4 = 8,89 \approx 9\lambda$$

Για PMOS:

$$4x = 4 * 2,224 = 8,896 \text{ άρα } 8,896 * W_{min} = 8,896 * 4 = 35,584 \approx 36\lambda$$

Για την NOT στα αριστερά:

$$C_{in_notLEFT} = (g_{not} * C_{in_norRIGHT}) / f = 3,84C$$

$$1x + 2x = 3,84C \text{ όπου } x = 1,28 \rightarrow$$

Για NMOS:

$$1x = 1 * 1,28 = 1,28 \text{ άρα } 1,28 * W_{min} = 1,28 * 4 = 5,12 \approx 5\lambda$$

Για PMOS:

$$2x = 2 * 1,28 = 2,56 \text{ άρα } 2,56 * W_{min} = 2,56 * 4 = 10,24 \approx 10\lambda$$

Για την NOR στα αριστερά (3 εισόδων):


$$1x + 6x = 7C \text{ (με } C_{in}) \text{ όπου } x = 1 \rightarrow$$

Για NMOS:


$$1x = 1 * 1 = 1 \text{ άρα } 1 * W_{min} = 1 * 4 = 4\lambda$$

Για PMOS:

$$6x = 6 * 1 = 6 \text{ άρα } 6 * W_{min} = 6 * 4 = 24\lambda$$



Εικόνα 2.12: Layout για την OR c).



Εικόνα 2.13: Κυματομορφές της OR d).

Πειραματικά οι Καθυστερήσεις


	Rise Delay	Fall Delay
a	69ps	65ps
b	62ps	55ps
c	63ps	56ps
d	50ps	47ps

Πίνακας 2.2: Καθυστερήσεις

Παρατηρούμε ότι οι θεωρητικές καθυστερήσεις ($H=18$) του πίνακα 2.1 και οι πειραματικές καθυστερήσεις του πίνακα 2.2 έχουν περίπου την ίδια προσέγγιση ανάλογα του κυκλώματος. Με το OR(d) να είναι το γρηγορότερο και στις 2 περιπτώσεις, η OR(a) το αργότερο και OR(b) μαζί με την OR(c) να έχουν καθυστερήσεις πολύ κοντά το ένα στο άλλο.

Άσκηση 3:

Από την άσκηση δίνεται ότι το C_{pad} είναι 256 φορές μεγαλύτερο από την χωρητικότητα εισόδου του κυκλώματος, άρα $H=256$.



Εικόνα 3.1:Κύκλωμα άσκησης 3

Υπολογίζουμε:

Αρχικά, πάλι έχουμε την ίδια τεχνολογία που έχουμε δεδομένου το τ της τεχνολογίας αλλά και την χωρητικότητα για την ελάχιστη NOT gate.

$$\lambda = 35 \text{ nm} = 35 \text{ nm}$$

$$W_{\min} = 4 * \lambda = 140 \text{ nm}$$

$$\text{Minimum Inverter Gate Capacity} = 0,5 \text{ fF}$$

$$\tau = 2 \text{ ps}$$

$$C_{in} = 3 \quad H = 256 \quad B = 1 \quad G = 1$$

$$C_{outPath} = H * C_{in} = 768$$

$$F = GBH = 256 * 1 * 1 = 256$$

$$g \text{ (ελάχιστου αντιστροφέα)} = 3C$$

$$f = \sqrt[n]{F} = \sqrt[4]{256} = 4$$

$$\text{Capacity για το κύκλωμα} = C_{outPath} / 3 * 0,5 \text{ fF} = 768 / 3 * 0,5 \text{ fF} = 128 \text{ fF} = 0.128 \text{ pF}$$

Στην συνέχεια, υπολογίζουμε το C_{in} ξεκινώντας από το τέλος προς την αρχή (ανάστροφα) όπου θα ξεκινήσουμε από το C_{in4} .

Για το C_{in4}

$$C_{in4} = (g * C_{out}) / f = (1 * 3C * 256) / 4 = 64 * 3C = 192C$$

Για NOT K4:

$$1x + 2x = 192C \text{ όπου } x = \mathbf{64} \rightarrow$$

Για NMOS:

$$1x = 1 \cdot 64 = 64 \text{ άρα } 64 \cdot W_{\min} = 64 \cdot 4 = 256\lambda$$

Για PMOS

$$2x = 2 \cdot 64 = 128 \text{ άρα } 128 \cdot W_{\min} = 128 \cdot 4 = 512\lambda$$

Για το C_{in3}

$$C_{in4} = (g \cdot C_{out}) / f = (1 \cdot 192C) / 4 = 48C$$

Για NOT K3:

$$1x + 2x = 48C \text{ όπου } x = \mathbf{16} \rightarrow$$

Για NMOS:

$$1x = 1 \cdot 16 = 16 \text{ άρα } 16 \cdot W_{\min} = 16 \cdot 4 = 64\lambda$$

Για PMOS:

$$2x = 2 \cdot 16 = 32 \text{ άρα } 32 \cdot W_{\min} = 32 \cdot 4 = 128\lambda$$

Για το C_{in2}

$$C_{in4} = (g \cdot C_{out}) / f = (1 \cdot 48C) / 4 = 12C$$

Για NOT K2:

$$1x + 2x = 12C \text{ όπου } x = \mathbf{4} \rightarrow$$

Για NMOS:

$$1x = 1 \cdot 4 = 4 \text{ άρα } 4 \cdot W_{\min} = 4 \cdot 4 = 16\lambda$$

Για PMOS:

$$2x = 2 \cdot 4 = 8 \text{ άρα } 8 \cdot W_{\min} = 8 \cdot 4 = 32\lambda$$

Για το C_{in}

$$C_{in4} = (g \cdot C_{out}) / f = (1 \cdot 12C) / 4 = 3C$$

Για NOT K1:

$$1x + 2x = 3C \text{ όπου } x = \mathbf{1} \rightarrow$$

Για NMOS:

$$1x = 1 \cdot 1 = 1 \text{ άρα } 1 \cdot W_{\min} = 1 \cdot 4 = 4\lambda$$

Για PMOS:


$$2x = 2 \cdot 1 = 2 \text{ άρα } 2 \cdot W_{\min} = 2 \cdot 4 = 8\lambda$$

Για την καθυστέρηση:

$$(C_{in} + C_{in2} + C_{in3} + C_{in4}) / 3 = (192 + 48 + 12 + 3) / 3 = 85 \cdot \tau = 85 \cdot 2 = 170 \text{ ps}$$


$$D_{\min} = f + p = 4 + 170 = 174 \text{ ps}$$

Πειραματικά:



Εικόνα 3.2: Layout της Άσκησης 3

Όπως μπορούμε να παρατηρήσουμε και από την εικόνα 3.2 για τους inverter K3 και K4 έχουμε χρησιμοποιήσει την τεχνική folding που έχουμε διπλώσει 4 φορές τα συγκεκριμένα inverter έτσι ώστε να έχουμε το κύκλωμα πιο compact.



Εικόνα 3.3: Κυματομορφές Άσκησης 3

Όπως μπορούμε να παρατηρήσουμε και από Layout έχουμε σαν τελευταία έξοδο την “out” που έχουμε υπολογίσει την καθυστέρηση αναλόγως.

Σημείωση: Να σημειώσουμε ότι το “out” (κόκκινο) είναι το τελευταίο visible node επειδή στις κυματομορφές φαίνεται σαν να είναι η πρώτη.

Rise Delay	Fall Delay
59ps	58ps

Πίνακας 3.1: Delays του κυκλώματος άσκησης 3 πειραματικά