



ΠΑΝΕΠΙΣΤΗΜΙΟ  
ΠΑΤΡΩΝ  
UNIVERSITY OF PATRAS

ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ

ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ  
ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

## **Εισαγωγή σε VLSI**

Ακαδημαϊκό Έτος 2024-2025

### **ΤΕΧΝΙΚΗ ΑΝΑΦΟΡΑ**

5<sup>η</sup> Εργαστηριακή Άσκηση

Ομάδα 4

**ΚΙΟΥΡΤ-ΜΕΧΜΕΤΑΛΗ ΑΧΜΕΤ**

A.M.: 1084672

## Contents

|                                          |    |
|------------------------------------------|----|
| 5 <sup>η</sup> Εργαστηριακή Άσκηση ..... | 1  |
| 1 <sup>η</sup> Άσκηση .....              | 3  |
| 2 <sup>η</sup> Άσκηση .....              | 7  |
| 3 <sup>η</sup> Άσκηση .....              | 11 |
| 4 <sup>η</sup> Άσκηση .....              | 14 |

## 1<sup>η</sup> Άσκηση

Αρχικά θα πρέπει να σχεδιάσουμε την πύλη χωρίς απόκλιση NAND3 και Schematic για Hi-Skew NAND3, Όπου θα βασιστούμε στην συνέχεια στο σχεδιασμό μας για το layout αλλά και για την καθυστέρηση.

Θα χρησιμοποιήσουμε την τεχνολογία cmos65n.

Έχουμε  $h=2$

**Για NAND χωρίς απόκλιση:**

Έχουμε:

$$g=5/3$$

$$h=10/5=2$$

Για τη τεχνολογία που έχουμε η μικρότερη καθυστέρηση είναι στα 0.5ff.

Όπου για να υπολογίσουμε την καθυστέρηση έχουμε το τύπο:


$$C_{out}/3 * 0,5 = 10/3 * 0.5 = 1,66 \text{ pF} = 0,00166 \text{ pF}.$$

Για τις διαστάσεις:


Για NMOS θα έχουμε  $3*4 = 12\lambda$

Ενώ για το PMOS  $12\lambda*2 = 24\lambda$

Όπου μπορούμε να δούμε το Layout από κάτω:



Εικόνα 1.1: Layout NAND χωρίς απόκλιση



Εικόνα 1.2: Κυματομορφές του κυκλώματος

Που παρατηρούμε ότι για καθυστερήσεις έχουμε


| Rise | Fall |
|------|------|
| 13ps | 3ps  |

Όπου σαν μία παρασιτική καθυστέρηση 8ps.

Η καθυστέρηση  $d = gh + p = 5/3 \cdot 2 + 3 = 6.3$

**Για NAND με υψηλή απόκλιση:**

Αρχικά σχεδιάζουμε το Schematic:



Εικόνα 1.3: Schematic Skewed Gate

Που για να βρούμε το  $g_u$  του κυκλώματος έχουμε το τύπο:  $(n/2+2)/3$

Και για το  $g_d$  έχουμε το τύπο:  $(n+4)/3$

Χρησιμοποιώντας τους τύπους έχουμε:

$$g_u = 7/6$$

$$g_d = 7/3$$

$$g_{avg} = 7/4$$


Στην συνέχεια, έχουμε  $h=2$

Άρα  $g=7/4$  και  $h=7/3,5=2$


Για την καθυστέρηση:  $C_{out}/3 * 0.5 = 7/3 * 0.5 = 1.166 \text{ fF} = 0.00116 \text{ pF}$ .

Για τις διαστάσεις ξεκινάμε το υπολογισμό από το NMOS όπου είναι  $3/2$ . Άρα με την τεχνολογία που έχουμε  $3/2 * 4 = 6\lambda$

Για PMOS αφού είναι 2 έχουμε  $2 * 6\lambda = 12\lambda$ .



Εικόνα 1.4.:Layout του Skewed Gate



Εικόνα 1.5: Κυματομορφές του κυκλώματος

|      |      |
|------|------|
| Rise | Fall |
| 18ps | 3ps  |

Όπου σαν μία παρασιτική καθυστέρηση 10.5ps.

Για το συγκεκριμένο κύκλωμα για  $p_d = 5/3$  και για  $p_d = 5/0.75$

Όπου  $p_{avg} = 4,16$

Η καθυστέρηση  $d = gh + p = 7/4 * 2 + 4.16 = 7.66$

Παρατηρούμε ότι και στην παρασιτική καθυστέρηση αλλά και στην καθυστέρηση  $d$ , η high skewed έχει μεγαλύτερη καθυστέρηση. Όπως μπορούμε να το επαληθεύσουμε και πρακτικά από τις κυματομορφές. Επίσης σε high-skewed gate έχουμε μεγαλύτερη καθυστέρηση στο Rise αφού δίνει έμφαση στο PMOS με αποτέλεσμα να έχει μεγαλύτερες διαστάσεις από το NMOS. Το αντίθετο θα γινόταν για το Low-skewed gates.

## 2<sup>η</sup> Άσκηση

Για NOR χωρίς απόκλιση:

Έχουμε:

$$g=7/3$$

$$h=14/7=2$$

Για τη τεχνολογία που έχουμε η μικρότερη καθυστέρηση είναι στα 0.5ff.

Όπου για να υπολογίσουμε την καθυστέρηση έχουμε το τύπο:


$$C_{out}/3 * 0,5 = 14/3 * 0.5 = 2,33 \text{ pF} = 0,00233 \text{ pF}.$$

Για τις διαστάσεις:


Για NMOS θα έχουμε  $1*4=4\lambda$

Ενώ για το PMOS  $4\lambda*6=24\lambda$

Όπου μπορούμε να δούμε το Layout από κάτω:



Εικόνα 2.1: Layout CMOS NOR 3-εισόδων




Εικόνα 2.2: Κυματομορφές NOR-3 Εισόδων

| Rise | Fall |
|------|------|
| 18ps | 15ps |

### Για NOR3 Pseudo-NMOS

Αρχικά σχεδιάζουμε το Schematic:



Εικόνα 2.3: Schematic Pseudo-NMOS NOR3 Gate



Για Pullup και Pulldown έχουμε αντίστοιχα:

$$g_u=4/3$$

$$g_d=4/9$$

$$g_{avg}= 8/9$$

Στην συνέχεια, έχουμε  $h=2$


Άρα  $g=8/9$  και  $h=8/4=2$

Για την καθυστέρηση:  $C_{out}/3 * 0.5 = 8/3 * 0.5 = 1.33 \text{ fF} = 0.00133 \text{ pF}$ .


Για τις διαστάσεις ξεκινάμε το υπολογισμό από το NMOS όπου είναι  $4/3$ . Άρα με την τεχνολογία που έχουμε  $4/3 * 4 = 5,33 = 6\lambda$

Για PMOS αφού είναι 2 έχουμε  $6\lambda * 2/3 = 4\lambda$ .

Όπου μπορούμε να δούμε το Layout από κάτω:



Εικόνα 2.4.: Layout για το pseudo NMOS NOR3.



Εικόνα 2.5.: Κυματομορφές του Pseudo-NMOS NOR3

Όπως μπορούμε να παρατηρήσουμε από τις κυματομορφές σε περιπτώσεις που πρέπει να έχουμε μηδενικό στην έξοδο του κυκλώματος, δεν έχουμε το ξεκάθαρο 0 αλλά περίπου του 0.15 V που είναι πάρα πολύ κοντά στο 0. Αυτή η μικρή προσέγγιση δεν μας ενοχλεί στο κύκλωμα μας αφού δεν είναι πάνω από το όριο που έχουμε.

Επίσης είναι φανερό να έχουμε ένα τέτοιο αποτέλεσμα διότι υπάρχει συνθήκη διαμάχης μεταξύ των NMOS και PMOS.

|      |      |
|------|------|
| Rise | Fall |
| 9ps  | 16ps |

Αν συγκρίνουμε τις καθυστερήσεις που έχουμε, στο CMOS NOR3 οι καθυστερήσεις είναι περίπου ίδιες, ενώ τώρα στο pseudo-NMOS NOR3 έχουμε μία διαφορά λόγω των NMOS να είναι παραπάνω και λόγω τις χωρητικότητας που έχουν τα τρανζίστορ.

Για το συγκεκριμένο κύκλωμα για  $p_d = 14/3$  και για  $p_d = 14/9$

Όπου  $p_{avg} = 28/9 = 3,1$

Η καθυστέρηση  $d = gh + p = 8/9 * 2 + 3,1 = 4,87$

Όπου σε σχέση με την καθυστέρηση κάποιου CMOS NOR έχουμε αρκετή λιγότερη καθυστέρηση στο pseudo-NMOS NOR3.


### 3<sup>η</sup> Άσκηση

Σε αυτή την άσκηση της εργασίας θα πρέπει να σχεδιάσουμε αυτή την φορά μία δυναμική πύλη με πόδι NOR3 όπου θα την συγκρίνουμε με μία NOR3. Έχουμε ήδη σχεδιάσει την πύλη NOR στην 2<sup>η</sup> άσκηση, οπότε από εκεί παίρνουμε τις τιμές καθυστερήσεων για να κάνουμε την σύγκριση στην συνέχεια.

| Rise | Fall |
|------|------|
| 18ps | 15ps |

**Για την δυναμική πύλη με πόδι NOR3:**

Αρχικά σχεδιάζουμε το Schematic για το κύκλωμα μας:



Εικόνα 3.1: Schematic για δυναμική πύλη με πόδι NOR3

Για λογικό φόρτο έχουμε  $g_d: 2/3$

Για παρασιτική καθυστέρηση έχουμε  $p_d = 7/3$


Άρα ηλεκτρικό φόρτο έχουμε  $4/2 = 2$

Για την καθυστέρηση:  $C_{out}/3 * 0.5 = 4/3 * 0.5 = 0.66fF = 0,00066pF$


Για τις διαστάσεις του κυκλώματος έχουμε:

$2*4=8\lambda$  για το NMOS και  $8\lambda*1=8\lambda$  για το PMOS


Στη συνέχεια σχεδιάζουμε το Layout:



Εικόνα 3.2: Layout Footed NOR3



Εικόνα 3.3: Κυματομορφές με το  $\phi$  με μικρή καθυστέρηση



Εικόνα 3.3: Κυματομορφές με  $\phi$  μεγάλη καθυστέρηση

|      |      |
|------|------|
| Rise | Fall |
| 5ps  | 6ps  |

Στο κύκλωμα μας το  $\phi$  είναι η τιμή που ουσιαστικά μας αφήνει να περάσει το σήμα ώστε να υπολογιστεί το NOR. Σε περιπτώσεις που η  $\phi=0$  έχουμε την κατάσταση precharge ενώ σε  $\phi=1$  έχουμε evaluate, όπως μπορούμε να το κατανοήσουμε και από τις παραπάνω εικόνες.


Επίσης, μπορούμε να παρατηρήσουμε από την εξομοίωση αλλά και από τις θεωρητική παρασιτική καθυστέρηση, το δυναμικό κύκλωμα είναι αρκετά πιο γρήγορο σε σχέση με κλασσικό NOR3.

Για να υπολογίσουμε την καθυστέρηση  $d$  του footed κυκλώματος:

$$d = gh + p = \frac{2}{3} \cdot 2 + \frac{7}{3} = 3,6$$


## 4<sup>η</sup> Άσκηση

Με asynchronous RESET




Εικόνα 4.1: Flip Flop Schematic

Προσπάθησα να υλοποιήσω το παραπάνω κύκλωμα που είναι ένας Flip Flop ασύγχρονος με reset όπου οδηγεί τον αντιστροφέα.



Εικόνα 4.2: Layout του κυκλώματος



Εικόνα 4.3: Κυματομορφές για το κύκλωμα

Παρατηρούμε ότι έχουμε καθυστερήσεις 43ps και 31ps

Περιλαμβάνουμε τις διαστάσεις αναλόγως με την λογική που έχουμε χρησιμοποιήσει για τις παραπάνω ασκήσεις. Όπου τα λ είναι σε μεγέθη που έχουμε εξηγήσει παραπάνω