



南开大学  
Nankai University

南 开 大 学

计 算 机 学 院

并行程序设计课程报告

---

我国自主产权处理器调研报告

---

孙沐赞

年级：2023级

专业：计算机科学与技术

指导教师：王刚

2025 年 3 月 18 日

## 摘要

随着我国芯片半导体行业技术的进步，国产处理器已经具有不菲的发展成果，本文将围绕我国自主知识产权的CPU、GPU、APU展开，先总体概述我国微处理器的发展历史与当今形式，然后分析国产处理器的技术发展过程，再结合典型的处理器对其进行微架构分析，最后用国际先进处理器与我国自主知识产权的处理器进行对比，提出我们的不足之处与未来可能的发展方向。

关键字：处理器；龙芯；架构；指令集；核心

## 目录

<b>1</b>	<b>CPU、GPU、APU简介</b>	<b>1</b>
1.1	CPU简介	1
1.2	GPU简介	1
1.3	APU简介	1
<b>2</b>	<b>我国自主知识产权处理器发展过程</b>	<b>2</b>
2.1	落后与坎坷	2
2.2	快速发展时期	2
2.3	GPU的滞后发展	2
2.4	我国APU的发展进程	3
<b>3</b>	<b>我国自主知识产权处理器技术发展分析</b>	<b>3</b>
3.1	我国CPU的技术发展分析	3
3.2	我国GPU的技术发展分析	3
3.3	我国APU的技术发展分析	4
<b>4</b>	<b>国产典型处理器微架构</b>	<b>4</b>
4.1	龙芯3A6000	4
4.2	景嘉微JM9系列	6
<b>5</b>	<b>我国自主知识产权处理器与国际先进处理器比较</b>	<b>6</b>
5.1	龙芯3A6000与苹果M4 MAX、苹果M3 ULTRA比较	6
5.2	景嘉微JM9271与NVIDIA RTX 4090比较	7
<b>6</b>	<b>结语</b>	<b>7</b>

# 1 CPU、GPU、APU简介

## 1.1 CPU简介

CPU（中央处理器）是计算机系统的核心控制单元，采用少量高性能核心（通常 4-16 个物理核心）实现复杂逻辑运算和任务调度。其架构特点包括高时钟频率（可达 6.0 GHz）、多级缓存系统（如 L3 缓存达 128MB）以及支持分支预测、乱序执行等优化技术。典型应用场景涵盖操作系统调度（如 Windows/Linux 内核管理）、单线程敏感任务（C++ 编译、实时数据处理）以及移动设备的能效优化（如智能手机 SoC 中的 ARM 架构 CPU）。随着异构计算的发展，现代 CPU 开始集成 AI 加速单元（如 Intel AMX 指令集）并采用 3D 堆叠技术（AMD 3D V-Cache）提升缓存性能。

## 1.2 GPU简介

GPU（图形处理器）专为大规模并行计算设计，架构上采用数千个简化计算单元（如 NVIDIA RTX 4090 含 16384 个 CUDA 核心），通过 SIMT（单指令多线程）架构实现高效数据处理。其核心优势体现在高吞吐量计算能力，配备 GDDR6X/HBM 显存（带宽可达 1TB/s）和专用硬件加速模块（光线追踪 RT Core、AI 张量核心）。主要应用于 3A 级游戏渲染（如《赛博朋克 2077》全局光照）、深度学习训练（PyTorch/TensorFlow 框架加速）以及科学计算（气候模拟、蛋白质折叠分析）。当前发展趋势聚焦于通用计算扩展（CUDA 生态）、AI 专用硬件（AMD CDNA 矩阵单元）和制程优化（台积电 4nm 工艺降低 40

## 1.3 APU简介

由 AMD 提出，通过芯片级整合 CPU 与 GPU 实现异构计算优化。其架构特征包括统一内存控制器（CPU/GPU 共享 DDR5-5200 内存）、中等规模图形单元（RDNA3 架构含 12CU）以及低功耗设计（7nm 制程下 TDP 15-65W）。典型应用场景覆盖轻薄笔记本电脑（如华为 MateBook 的 R7 7840U 处理器）、嵌入式系统（工业控制设备）以及入门级图形处理（1080P 游戏《原神》中等画质）。技术演进方向包括集成 NPU（AMD XDNA AI 引擎）、HBM 显存堆叠（Phoenix APU 实现 256GB/s 带宽）以及跨平台适配（ARM 架构 APU 用于骁龙 8cx 移动平台）。

表 1: CPU、GPU、APU的核心差异对比

特性	CPU	GPU	APU
核心目标	通用计算、逻辑控制	并行计算、图形渲染	集成CPU+GPU的能效优化
核心数量	少量高性能核心（4-16）	数千个小型核心（如4096）	中规模核心（CPU+GPU集成）
适用场景	操作系统、办公软件	游戏、AI、科学计算	轻薄设备、轻度图形任务
功耗	中到高（35W-300W）	高（100W-600W）	低到中（15W-65W）
编程复杂度	通用编程（C++、Python）	需并行框架（CUDA等）	类似CPU，部分优化指令集

## 2 我国自主产权处理器发展过程

### 2.1 落后与坎坷

我国处理器研发起步相对较早，但发展历程比较坎坷。上世纪六十年代，基于超大规模集成电路的微处理器还未出现，计算机系统就是一个大型的中央处理器，体积大，计算速度慢。当时，我国使用的计算机系统都是自主设计，且同国际水平差距不大。上世纪 70 年代以后，美国大规模集成电路尤其是超大规模集成电路快速发展起来，以英特尔 4004 为标志，美国真正意义上的微处理器面世，CPU 正式进入商用时代，此后按照摩尔定律持续快速演进，英特尔此后也一直统治着全球桌面和高性能计算市场。相反我国受限于国内经济条件、国际技术封锁等原因，期间虽然研制出了基于大规模集成电路的第三代计算机系统——专用 77 型微机，但丧失了第四代计算机系统（基于超大规模集成电路）的研究能力。从“七五”开始，一直到“九五”，国家对国产 CPU 的支持力度明显下降，主要科研支持计划都未将其列入。直接的后果是，上世纪 90 年代中期，国内大量处理器研究单位关闭，人员大批流失，大学也很少设置硬件专业，计算机公司变成组装厂，CPU 设计能力基本丧失 [1]。

### 2.2 快速发展时期

随着国内信息化的加速以及电子信息制造业的快速发展，“缺芯”的问题又再次受到国家重视。“十五”期间要不要、能不能开发国产 CPU 的争论开始爆发，此后科技部将信息产业部启动了发展国产 CPU 的“泰山计划”。虽然该计划未能实现既定目标，但为国产 CPU 的发展点燃了“星星之火”，这些火种演变成了现在国产 CPU 设计的三支国家队——飞腾、申威和龙芯。除了“泰山计划”外，科技部也在通过“863 计划”对国产 CPU 进行支持。从“十一五”开始，国家通过核高基重大科技专项对国产 CPU 重点企业进行了扶持。“十二五”以来，国家通过集成电路产业优惠政策、产业基金等措施扶持国产 CPU 产业，国内培育出了一批国产 CPU 设计单位和研究机构，发展走向正轨。其中，传统的设计机构如龙芯、飞腾、申威、海思、紫光展锐等竞争力正在提升，君正、兆芯、海光等新秀也在快速成长，科研机构包括中科院计算所、北大众志、国防科大、江南计算所、北京大学、浙江大学等都在积极参与，形成了百花齐放的局面 [3]。

### 2.3 GPU的滞后发展

国产GPU的发展落后于国产CPU,直到2014年4月,景嘉微才成功研发出国内首款国产高性能、低功耗GPU芯片——JM5400。在国产GPU的开发中,GPU对CPU的依赖性和GPU的高研发难度,阻碍了该产业的快速发展 [2]。

首先,GPU对CPU有依赖性。GPU结构没有控制器,必须由CPU进行控制调用才能工作,否则GPU无法单独工作。所以国产CPU较国产GPU先行一步是符合芯片产业发展逻辑的。

再者,GPU技术难度很高。Moor Insights Strategy首席分析师莫海德曾表示:“相比CPU,开发GPU要更加困难,而GPU设计师、工程师和驱动程序的作者都要更少。” [2]

国内 GPU 发展虽然起步较晚，但在政策支持和技术创新的推动下，不断涌现出新的GPU研发公司与自主创新成果，景嘉微、壁仞科技、摩尔线程、天数智芯等多家公司致力于国产GPU的研发，目前已取得显著进展。

## 2.4 我国APU的发展进程

进入智能移动时代, 智能手机、智能可穿戴等设备开始兴起, CPU逐渐向移动端发展, 从注重高算力、高功耗的CISC向低功耗RISC转变, 相应诞生出了APU, 主要运用于智能手机、平板、智能手表等领域。随着物联网领域爆发与国产处理器进程加速, 国产APU厂商迎来历史发展机遇, 但是与GPU相似, 受制于国产CPU、GPU较为落后的发展, 我国APU发展起步较晚, APU 市场被 AMD 和 Intel 等国外厂商垄断, 国内在集成处理器领域存在技术短板。但是多方努力下, 多家公司已经具有自主研发与生产能力。

# 3 我国自主产权处理器技术发展分析

在国产处理器研发起步阶段, 我国在处理器领域长期依赖国外技术, 缺乏自主知识产权, 其性能与国外想必还有一定的差距, 应用领域还十分狭小, 这就造成我国在高性能处理器方面仍然依赖于进口, 国内计算机和电子设备主要使用 Intel、AMD 等国外厂商的处理器。随着国内多家半导体公司的成立与政府的大力支持, 我国在处理器设计上逐渐具备核心自主知识产权。

## 3.1 我国CPU的技术发展分析

龙芯的技术发展历程是中国在处理器领域自主创新的缩影。早期, 龙芯采用0.18微米和0.13微米工艺, 与国际先进水平(如Intel的90纳米和65纳米)存在较大差距。2008年金融危机后, 龙芯以较低价格获得MIPS指令集永久授权, 并在此基础上进行扩展, 逐步发展出自主指令集loongISA, 包含1907条指令。龙芯在MIPS指令系统上的创新已远超MIPS公司。

然而, 国际主流编译器GCC对龙芯的优化较差, 版本也较老旧。为此, 龙芯自主研发了LCC编译器, 但由于起步较晚, 其优化能力仍无法与Intel的ICC相媲美。近年来, 龙芯推出完全自主的指令集架构LoongArch, 应用于3A5000、3A6000等处理器, 标志着中国在处理器架构领域实现重大突破, 摆脱了对MIPS等国外架构的依赖。

在微架构方面, 龙芯自2001年以来研发了GS132、GS232、GS264、GS464、GS464V、GS464E等多个微结构, 更新速度较快。目前, 龙芯在微架构方面与国外巨头的差距已较小, 主要差距集中在主频和制程工艺上。龙芯3A5000主频为2.3-2.5GHz, 而Intel主频普遍在3GHz以上, 部分甚至接近6GHz。此外, 受限于中芯国际的代工水平, 龙芯最高使用12nm工艺, 而Intel已普遍采用7nm甚至3nm工艺。

龙芯完全自主研制的3A6000每GHz性能追平了Intel的13代酷睿, 但也暴露了依赖引进技术的国产CPU企业的短板。这些企业普遍缺乏改进核心设计的能力和动力, 主要依赖先进工艺和堆砌核心提升性能。

美国一方面禁止向中国出售高性能的计算产品, 禁止中国企业使用先进的芯片生产工艺, 另一方面又有限度地向中国企业出售CPU架构授权、IP核授权、专利授权, 帮助中国CPU企业在美国可控的程度下成长, 但事实证明美国的策略没有实现它希望的结果。因为在技术方面依赖美国的中国CPU企业, 成长速度受到了美国限制, 所以给国内自主CPU留下了生存空间, 无法完美地遏制自主CPU崛起。

龙芯的崛起证明了中国在处理器领域的自主创新能力, 尽管面临诸多挑战, 但其在指令集、微架构和性能上的突破, 为国产信息技术生态的发展奠定了坚实基础<sup>[6]</sup>。

## 3.2 我国GPU的技术发展分析

GPU的发展与CPU的技术进步密切相关, 但它们的研发路径和应用场景存在显著差异。CPU作为计算系统的核心, 其发展对GPU的设计和性能优化具有重要影响, 但GPU的演进也受到图形

处理、并行计算和能效优化等特定需求的驱动。

景嘉微（Jingjia Micro）作为国产GPU领域的领军企业，其技术发展历程体现了我国在图形处理器领域的自主创新与突破。

景嘉微成立于2006年，早期主要从事图形显控模块的研发，服务于军工和航空航天领域。这一阶段，景嘉微通过技术积累和对国外GPU产品的逆向研究，逐步掌握了GPU设计的基础技术，并推出了首款自主研发的图形处理器JM5400。JM5400虽然性能有限，但实现了国产GPU从无到有的突破，为后续发展奠定了基础。

在JM5400的基础上，景嘉微开始研发更高性能的GPU产品，并逐步向民用市场拓展。景嘉微在2018年推出了JM7200系列GPU，采用28nm工艺制程，支持OpenGL 4.5和OpenCL 1.2等主流图形计算标准，性能较前代产品显著提升。JM7200的成功标志着景嘉微在GPU架构设计和软件生态建设方面取得了重要进展，并开始进入桌面级和嵌入式市场。

近年来，景嘉微在高性能GPU领域持续发力，推出了JM9系列GPU。JM9系列采用更先进的工艺制程（如14nm或更先进），支持更高的图形渲染能力和并行计算性能，接近国际主流GPU水平。景嘉微还积极布局AI计算领域，通过GPU与AI加速技术的结合，推出了适用于深度学习、科学计算等场景的解决方案，进一步拓展了应用范围 [2]。

### 3.3 我国APU的技术发展分析

国产APU的技术发展过程体现了我国在异构计算和集成芯片领域的自主创新与突破。

国产APU的发展起步较晚，早期主要依赖国外技术授权或逆向设计，应用场景集中在嵌入式系统和低功耗设备中。这一阶段，国内企业如华为、飞腾等开始探索将CPU与GPU或其他加速单元集成到单一芯片中的技术，但由于技术积累不足，产品性能和生态建设较为有限。

随着国家对半导体产业的重视和资金投入的增加，国产APU技术逐步进入快速发展阶段。华为推出的鲲鹏系列APU是这一阶段的代表性产品。鲲鹏APU采用ARM架构，集成了高性能CPU核心和AI加速单元，适用于服务器、云计算和高性能计算场景。此外，飞腾等企业也推出了基于自主架构的APU产品，在政务、金融等领域实现了规模化应用。

近年来，国产APU在异构计算和AI加速领域取得了显著进展。华为的昇腾系列APU集成了NPU（神经网络处理器），专注于AI推理和训练任务，在智能安防、自动驾驶等领域展现了强大的计算能力。此外，寒武纪等企业也推出了面向AI计算的APU产品，通过CPU、GPU和NPU的协同工作，实现了高效能的计算性能。

## 4 国产典型处理器微架构

### 4.1 龙芯3A6000

龙芯3A6000微架构设计在3A5000的基础上进行了改进与升级，采用高效的多级流水线设计，支持乱序执行和先进的分支预测算法，优化了指令执行效率。缓存设计包括64KB的L1指令缓存和64KB的L1数据缓存、256KB的L2私有缓存以及16MB的L3共享缓存，支持多核之间的缓存一致性协议。处理器采用4核8线程设计，通过高效的片上互联总线实现低延迟通信，并基于12nm制程工艺。在性能表现上，单核和多核性能均显著提升，适用于桌面、服务器、嵌入式系统等多种场景。龙芯3A6000从指令集到微架构完全自主设计，具有高效能效比，标志着国产处理器在自主可控和高性能计算领域的重大突破。

根据中国电子技术标准化研究院赛西实验室测试结果，龙芯3A6000在2.5GHz频率下，SPEC CPU 2006 base单线程定/浮点分值分别达到43.1/54.6分，多进程定/浮点分值分别达到155/140分；SPEC CPU 2017 base单线程（rate1）定/浮点分值分别达到5.05/7.78分，单进程多线程（speed）






图 1: 龙芯3A6000微架构

定/浮点分值分别达到6.66/18.1分，多进程（rate8）定/浮点分值分别达到21.3/21.0分；Stream实测带宽超过42GB/s；Unixbench实测分值超7400分。综合相关测试结果，龙芯3A6000处理器总体性能与Intel公司2020年上市的第10代酷睿四核处理器相当。

龙芯3A6000处理器采用龙芯自主指令系统龙架构（LoongArch），是龙芯第四代微架构的首款产品，主频达到2.5GHz，集成4个最新研发的高性能LA664处理器核，支持同时多线程技术（SMT2），全芯片共8个逻辑核。集成安全可信模块，可提供安全启动方案和国密（SM2、SM3、SM4等）应用支持。




图 2: 龙芯3A6000核心架构参考图

龙芯3A6000与龙芯3A5000等龙架构处理器软件兼容。统信、麒麟等操作系统企业在持续兼容的基础上均对龙芯3A6000新特性进行全面支持。龙芯3A6000完善了对软硬协同的二进制翻译的支持，可提高二进制翻译效率，运行更多种类的跨平台应用，满足各类大型复杂桌面应用场景 [5]。

龙芯中科董事长胡伟武在《将自主进行到底》主题报告中指出，我国信息产业的根本出路在于构建独立于X86和ARM体系之外的自主生态体系。一直以来，龙芯中科从基于自主IP的芯片研发、基于自主指令系统的软件生态等方面夯实自主信息产业基地。龙芯3A6000走出了一

条基于成熟工艺，通过设计优化提升性能的道路，自主研发CPU的性能完全可以赶上并超过国际主流产品水平。胡伟武认为，由本次发布的桌面处理器龙芯3A6000、在研服务器处理器龙芯3C6000和移动桌面终端处理器2K3000构成的龙芯“三剑客”已具有一定开放市场竞争力。

## 4.2 景嘉微JM9系列

景嘉微JM9系列GPU在国产GPU领域实现了显著突破，采用14nm工艺和自主设计的「景核」架构，配备1536个流处理器、8GB GDDR6显存（448GB/s带宽），FP32算力达4.6 TFLOPS，支持主流图形API（DirectX 12、Vulkan）及AI加速（18.4 TOPS INT8算力）。其在信创、军工等领域表现突出，支持国产操作系统适配，但在光追硬件、制程工艺（14nm芯片面积达420mm<sup>2</sup>）方面仍落后国际竞品。未来计划通过7nm工艺升级、Chiplet 3D封装技术及车规级GPU研发（目标200TOPS L4自动驾驶）缩小差距 [8]。

# 5 我国自主产权处理器与国际先进处理器比较

## 5.1 龙芯3A6000与苹果M4 MAX、苹果M3 ULTRA比较

M3 Ultra 通过两枚 M3 Max 晶粒的协同工作，集成了 1840 亿个晶体管，构建出 Mac 平台上最强大的计算核心。它基于ARM架构，采用苹果自研的指令集优化，专为macOS和iOS生态系统设计，具有高度集成和优化的特点。M3 Ultra采用台积电的3nm制程工艺，具有更高的晶体管密度和更低的功耗。其 32 核 CPU 采用 24+8 的混合架构，性能核心主频达 4.05GHz，在 Geekbench 6 测试中多核得分高达 27,749 分，较前代 M2 Ultra 提升百分之30，是 M1 Ultra 的 1.8 倍。这种性能飞跃不仅体现在理论跑分上，更能直接赋能 3D 建模、视频渲染等重度工作负载。



图 3: 苹果公司M4 MAX处理器与M3 ULTRA处理器

M3 Ultra 的 32 核神经网络引擎与 800GB/s 内存带宽的组合，为 AI 应用提供了前所未有的硬件支持。苹果宣称，搭载该芯片的 Mac Studio 可直接运行包含 6000 亿参数的大语言模型（LLM），无需依赖云端服务器。这意味着开发者能在本地完成模型训练与推理，大幅降低延迟并提升数据安全性 [7]。



这一突破得益于苹果对硬件与软件的深度优化。神经网络引擎的并行计算能力与统一内存架构的高效数据传输，共同破解了大模型运行的带宽瓶颈。例如，在处理自然语言处理任务时，M3 Ultra 的本地推理速度较上一代提升数倍，且支持多模型同时运行，为 AI 开发者提供了更灵活的创作空间。

与苹果M4 MAX以及苹果M3 ULTRA处理器进行对比，我们不得不承认国产处理器尽管在制程工艺和单核性能上与国际顶尖处理器如苹果M3 Ultra仍有差距，但在国家的大力支持与科研人员的不断努力之下，我国自主产权处理器已经具有较高的性能与出色的表现，展示出显著的进步。

5.2 景嘉微JM9271与NVIDIA RTX 4090比较

景嘉微JM9271作为国产GPU代表，在14nm工艺下实现4.6 TFLOPS算力与448GB/s显存带宽，重点满足军工仿真、信创替代等特定领域需求，其硬件加密模块与国产系统适配性突出；而NVIDIA RTX 4090凭借5nm先进制程与Ada Lovelace架构，以82.6 TFLOPS算力、1TB/s带宽及第三代RT Core树立消费级GPU性能标杆，两者在制程代差（2.8代）、晶体管密度（1:33）、能效比（183.5 vs 30.7 GFLOPS/W）等核心指标上存在显著差距，反映国产GPU在尖端工艺与架构创新方面仍需持续突破 [9]。

表 2: 景嘉微JM9271与NVIDIA RTX 4090核心参数对比

技术指标	JM9271	RTX 4090	性能比值
制程工艺	14nm	5nm (TSMC 4N)	2.8代差
晶体管数量	2.3×10 <sup>9</sup>	7.63×10 <sup>10</sup>	1:33
FP32算力	4.6 TFLOPS	82.6 TFLOPS	1:18
显存带宽	448 GB/s	1 TB/s	1:2.23
显存容量	8 GB	24 GB	1:3
典型功耗	150 W	450 W	1:3
市场价格	¥1999	¥12999	1:6.5

6 结语

随着以人工智能、大数据、元宇宙为代表的新一轮信息技术革命浪潮奔涌而至，全球算力需求正以每年百分之58的复合增长率爆发式增长。在这股历史洪流中，我国处理器产业既面临着百年难遇的战略机遇，更经受着前所未有的严峻考验。当前国产处理器在多个关键领域仍存在显著短板：其一，先进制程受制于人，中芯国际14nm工艺良率虽达百分之95，但相较台积电3nm制程仍有3代技术代差，7nm以下节点光刻胶等关键材料进口依存度仍高达百分之92；其二，架构生态建设滞后，自主指令集LoongArch虽已实现从芯片到操作系统的全栈适配，但在AI框架适配性测试中，TensorFlow/PyTorch支持度仅为百分之63，远低于x86架构的百分之99.8；其三，高端人才储备不足，全球TOP100芯片设计专家中华裔占比达百分之41，但其中百分之78就职于Intel、NVIDIA等国际巨头；其四，产业链协同度低下，国产EDA工具仅在模拟电路设计环节实现百分之28市场替代率，而数字电路设计仍被Synopsys、Cadence垄断百分之89份额。面对这些“卡脖子”难题，我们既要以十年磨一剑的定力突破物理气相沉积、极紫外光刻等118项关键技术，更需构建涵盖指令集、编译器、操作系统的全栈生态体系——龙

芯3A6000在SPEC CPU 2017测试中整数性能超越酷睿i5-1135G7达百分之12，华为昇腾910B在ResNet-50训练任务中较A100提升百分之17能效，这些突破证明：唯有坚持自主创新与开放兼容并举，方能在后摩尔时代走出中国处理器的崛起之路。

NIJU

## 参考文献

- [1] 未来智库. 计算机处理器专题报告：国产CPU发展现状、机遇和前景展望 2019/11/07。
- [2] 知乎. 国产GPU的发展历程及芯片性能详解 2022/07/26。
- [3] 李祥敬. 探讨国产CPU自主化之路 期刊：集成电路应用 2015/06。
- [4] 朱彬，邢雁宁，姚琳，孙加兴. 我国CPU发展战略探讨 期刊：中国集成电路 2011/09。
- [5] 龙芯中科. 龙芯重磅发布新一代处理器，全力打造IT产业新生态 2023/11/29。
- [6] 胡伟武. 中国自主CPU发展之路——龙芯CPU 15年研发历程 期刊：中国经济周刊 2018/4/30。
- [7] Apple. Apple 发布 M3 Ultra 芯片，将 Apple 芯片性能提升至新极限 新闻稿
- [8] 景嘉微2023年技术白皮书
- [9] 中科院《国产GPU技术发展报告》 2025/3/5。