

# CPU设计先导

② 主讲人: 蔡建

梅以明理 学以特工



# CPU时序系统



#### ■ 指令周期

一条指令完成所需要的总时间。不同指令的指令周期可能不同。

#### ■ 机器周期

机器周期也称为CPU周期,表示CPU内部完成一个基本操作所需要的时间,比如:取指周期、执行周期、取数周期等等。CPU周期又可以分为定长CPU周期和不定长CPU周期两种。

#### ■ 总线周期


CPU在总线上完成一次读/写操作所需要花费的时间。

#### ■ 节拍

一个机器周期根据操作目的划分为若干微操作,每个微操作使用相同的时间段, 称为节拍。

#### ■ 时钟周期


时钟周期也称为振荡周期,片上晶振产生。定义为时钟频率的倒数。时钟周期 是计算机中最基本的、最小的时间单位。



# 数据通路、控制器与存储元件





- 数据通路:处理器中执行算术操作的部分,以算数逻辑单元 ALU为核心。
- 控制器:处理器中根据程序的 指令指挥数据通路、存储器和 I/O 的部分。
- 存储元件: CPU内部寄存器、 外部内存memory、中间 cache等。



# 传统CPU设计的五个基本阶段








# 计算机存储体系






实验建议大家采用指令存储器与数据存储器分开的哈佛结构:

- 简化设计
- 满足后续单周期CPU设计时在一个时钟周期内完成任意指令的任务。
- 避免后续流水线CPU设计时不同流水阶段对内存资源的竞争。

# 寄存器堆



#### 1个32位寄存器由32个触发器组成,多个寄存器集合成寄存器堆。






REGISTERS					
0	zero	Always equal to zero			
1	at	Assembler temporary; used by the assembler			
2-3	v0-v1	Return value from a function call			
4-7	a0-a3	First four parameters for a function call			
8-15	t0-t7	Temporary variables; need not be preserved			
16-23	s0-s7	Function variables; must be preserved			
24-25	t8-t9	Two more temporary variables			
26-27	k0-k1	Kernel use registers; may change unexpectedly			
28	gp	Global pointer			
29	sp	Stack pointer			
30	fp/s8	Stack frame pointer or subroutine variable			
31	ra	Return address of the last subroutine call			

为了方便演示,因为程序量小,后续也直接用寄存器堆的方式模 拟指令存储器和数据存储器,这样每条指令的完成只需一个时钟 周期(注意:真实的实际情况不会直接用寄存器当内存)。

```
myCPU > ≡ regfile.v
       timescale 1ns / 1ps
                              两读一写寄存器堆
      module regfile(
          input clk,
          input rst,
          input reg we,
          input [4:0] rs addr,
          input [4:0] rt addr,
          input [4:0] wb addr,
          input [31:0] wb data,
          output [31:0] rs data,
          output [31:0] rt data
          reg [31:0] gpr[31:0];
          integer i;
          always @(posedge clk or negedge rst) begin
              if(!rst) begin
                  for(i=0;i<=31;i=i+1) gpr[i] <= 32'b0;
              end
              else if(reg we) gpr[wb addr] <= wb data;
          end
          assign rs_data = gpr[rs_addr];
          assign rt_data = gpr[rt_addr];
      endmodule
```

# 算数逻辑单元ALU






alu\_control

# 一位全加器







# 多位加法器



#### 串行进位



#### 分组进位





# 减法、逻辑与比较运算




### ■ 减法

- $\cdot$  A-B = A+[B]<sub> $\stackrel{1}{\stackrel{1}{\sim}}$ </sub>
- ·[B]<sub>ネ</sub>- ~B + 1
- ·需要:非门与加法器
- ■与
  - ·与门
- ■或
  - ·或门
- 非 ·非门









### ■ 相等比较


- ·异或门
- ·与门





- ·减法器
- ·看符号位



- ·列真值表
- ·与、或、非门的组合








# 无符号乘法器








```
myCPU > ≡ multiplier.v
      timescale 1ns / 1ps
      module multiplier(
         input clk,
         input rst,
                                                     对于有符号的两个操作数可
         input clear,
         input stall,
                                                     以先取绝对值算出乘积绝对
         input mul_en, //乘法使能
                                                      值再根据乘数与被乘数符号
         input [31:0] _multiplier, //乘数
                                                     定积的符号。
         input [31:0] _multiplicand, //被乘数
         output [63:0] mul ans, //乘法结果
         output calculating //运算中
         reg [4:0] cnt;//计数运算次数,cnt由0变为1则进行第一次运算,32位共需运算32次
         always @(posedge clk or negedge rst) begin
          if(!rst||clear) cnt<=0;
          else if(mul en==0&&!stall) cnt<=0;
          else if(cnt==5'b11111&&!stall) cnt<=0;
          else if(!stall) cnt<=cnt+1;
         assign calculating = (cnt==0)? 0: 1; // cnt = 0时还未开始计算,cnt=1->cnt=31时正在计算中,cnt重新等于0时计算已经完成
         reg [31:0] multiplier;
         reg [31:0] multiplicand;
         reg [63:0] ans tmp;
         always @(posedge clk or negedge rst) begin
          if(!rst||clear) begin
            ans tmp<=0;
            multiplicand<=0;
            multiplier<=0;
           else if(mul_en&&!stall) begin
            if (cnt==0) begin //初始化部分
              multiplicand <= {32'b0, multiplicand};
              multiplier <= _multiplier;</pre>
              if (_multiplier[0]) ans_tmp <= {32'b0,_multiplicand};</pre>
              else ans tmp <= 64'b0;
            else if(multiplier[cnt]) ans_tmp <= ans_tmp+(multiplicand<<cnt);</pre>
         assign mul_ans = ans_tmp;
      endmodule
```

# 无符号除法器





#### Divider模块

- 1. 计数器cnt 每三十二个时钟周期记一轮, 从divider被使能开始计数,计数结束后 divider完成信号置1,使能信号置0.
- 2. divisor 寄存器用来维持被除数信号,支持每次迭代。

#### 算法参考

#### 试商法

初始:被减数为被除数最高位;商为零;k为被除数位数(迭代的总次数)

每次迭代: 1. tmp=被减数-除数

2. if(tmp>=0) 商1,新的被减数={tmp,被除数[k-1]}; else 商0,新的被减数={当前被减数,被除数[k-1]};

3. k=k-1;

4. if(k!=1) 继续迭代 else 迭代完成

结果: 商为商; 余数为新的被减数。

#### √divider


airiaci				
名称↩	宽度↩	方向↩	描述↩	
时钟/复位/控制信号	}.			
clk₽	1₽	input₽	时钟信号,来自 clk_pll 的输出时钟↔	
rst₽	1₽	input₽	复位信号,低电平有效₽	
div_en₽	1₽	input₽	模块使能信号。外部输入 div_en=1 的时钟周期同	
			时获取被除数与除数↩	
数据输入/输出₽	•			
dividend₽	32₽	input₽	32 位无符号被除数↩	
_divisor	32₽	input₽	32 位无符号除数↩	
calculating₽	1₽	output₽	=1, 除法计算中₽	
div_ans₽	64₽	output₽	除法运算结果,前 32 位为余数,后 32 位为商。	
	•		· · · · · · · · · · · · · · · · · · ·	_

德以明理 学以特工

# Verilog运算符



- 可以直接使用Verilog硬件描述语言中的运算符完成算数、逻辑、位移、关系、比较等运算。
- Verilog的运算符在进行设计综合 时会自动转化成对应的硬件电路。
- ALU中的多路选择器可以用条件运 算符实现: assign c = (choose)? a: b;



类 别	运 算 符	优先级
逻辑非、按位取	! ~	回
反		
算术运算符	* / %	
	+ -	
移位运算符	<< >>	
关系运算符	< <= > >=	
等式运算符	==!===!==	
缩减运算符	& ~&	
	^ ^~	
	~	
逻辑运算符	&&	1
		低
条件运算符	?:	

# 一个ALU模块实例



```
timescale 1ns / 1ps
3 ∨ module alu(
                                                                            时钟信号、复位信号
      input clk,
      input rst.
                                                                            以及ALU控制信号
      input [3:0] ctrl,//0-add,1-addiu,2,liu,3-lw,4-sw,5-beq,6-j,7-srav
      input [31:0] alu num1,
                                             操作数输入
      input [31:0] alu num2,
                                                               运算结果输出
      output [31:0] ans,
                                                                                                        加法溢出
                                                                          异常信息输出 (地址错误 (未对齐)
      output [1:0] error_message_,//0-没错,1-add溢出,2-lw/sw地址出错,3-没有这个指令
      output done //done=1,程序执行完毕
                                                                                                        保留指令
       reg [1:0] error message;
                                                          → 中间信号、寄存器定义
      reg done;
      wire [32:0] e_alu_num1={alu_num1[31],alu_num1};
      wire [32:0] e alu num2={alu num2[31],alu num2};
                                                       → 加法运算举例,其它运算类似
      wire [32:0] e_add_ans=e_alu_num1+e_alu_num2; —
      wire [31:0] lui ans={alu num2[15:0],16'b0};
       wre [31:0] sw lw addr=e add ans[31:0];
      always @(posedge clk or negedge rst) begin
      if(!rst) begin
      done<=1'b0;
      error message<=2'b0;
      else if((ctrl==0)&&(e_add_ans[32]!=e_add_ans[31])) error_message<=2'b01;
      else if((ctrl==3||ctrl==4)&&((sw_lw_addr[0]!=0)||(sw_lw_addr[1]!=0))) error_message<=2'b10;
                                                                                             → 异常检测与异常判断逻辑
      else if(ctrl==8) error_message<=2'b11;</pre>
      else if(ctrl==4'b1111) done<=1'b1;
      assign error= (error message==0)? 0:1;
      assign done =done;
       assign error message =error message;
      assign ans= (ctrl==0||ctrl==1)? e add ans[31:0]:
                (ctrl==2)? lui ans:
                                                                                            → ALU结果输出多路复用
                (ctrl==3||ctrl==4)? sw_lw_addr:
                (ctrl==7)? srav_ans:32'b0;
   endmodule
```


# CPU分类



所有指令的指令周期 根据指令的不同区分 这多条指令可以同时 CPU内多条指令流水 一致,CPU用相同的 不同阶段, CPU可能 存在于CPU内流水线 线同时并行工作。 时钟周期完成所有指 用不同的时钟周期完 的不同阶段,提高吞 令。 成不同的指令。 吐率和频率。 流水线CPU 超标量流水线 单周期CPU 多周期CPU

## 集成设计环境Vivado





- 每个模块叫cell
- 模块间连接线路叫net
- 每个模块的输入输出端口叫pin
- 整个设计与fpga打交道的接口叫port
- 每个port通过约束连接fpga的管脚(package pin)
- 管脚会被fpga封装到不同的IO bank之内

Vivado 使用技巧: <a href="https://github.com/bit-mips/bitmips experiments doc/blob/master/others/vivadoc/

IP 核简介: <a href="https://github.com/bit-mips/bitmips">https://github.com/bit-mips/bitmips</a> experiments doc/blob/master/others/ip.md

指令生成: <a href="https://github.com/bit-mips/bitmips">https://github.com/bit-mips/bitmips</a> experiments doc/blob/master/others/cross\_compiler.md#%E5%85%B3%E4%BA%8E%E6%8C%87%E4%BB%A4%E7%94%9F%E6%88%90

# 设计与仿真



# 面向硬件电路的Verilog设计思路

- 1. CPU本质上是一个数字逻辑电路,所以电路是设计的对象,Verilog只是描述电路的一个工具而已。
- 2. Verilog语言的很多语法要素与C语言很像,但要注意摒弃这种串行的过程化的思维。
- 3. 先进行电路结构(结构框图 < 空间维度 > 、状态机 < 时间维度 > )设计,再进行 Verilog代码编写。包括各个模块和模块 之间的连接、模块内部的数据通路和状态机、数据通路中的电路逻辑以及状态机中的状态转换图。
- 4. 如果要上板,同学们在进行电路设计时只能用到Verilog语言的可综合子集,同时还要注意约束管脚。

# Vivado工具仿真

- 1. 综合和实现是需要花时间的,而且板上也缺乏相应的调试环境。所以在正式上板之前,需要自行编写testbench仿真 文件来验证和调试设计的正确性。
- 2. 同学们可以自行学习一些Verilog系统函数\$readmemh、\$fscanf、\$display、\$finish等来帮助更好地完成仿真。
- 3. 一些经验:

仿真波形跑到一半不动了:检查设计中是否存在逻辑回环。

出现x不确定的信号值:检查是否多驱动,是否有浮空的连线。



# 感谢各位

② 主讲人: 蔡建

**山** 计算机学院

熊以明理 学以特工