

# 第七章

## 总线技术

- 总线就是用来传送信息的一组通信线
  - (1) 便于采用模块结构设计方法, 简化了系统设计;
  - (2) 标准总线可以得到多个厂商的广泛支持, 便于生产与之兼容的硬件板卡和软件;
  - (3) 模块结构方式便于系统的扩充和升级;
  - (4) 便于故障诊断和维修, 同时也降低了成本。

# 按位置

- (1) 片内总线：
  - 指CPU内部的总线，即芯片内部的总线。
- (2) 片外总线：
  - 指CPU与内存和输入输出设备之间的通信接口，如SATA、SCSI、USB和IEEE 1394等。

# 按功能

- (1) 地址总线 (Address Bus, AB) : 用来传送地址信息。
- (2) 数据总线 (Data Bus, DB) : 用来传送数据信息。
- (3) 控制总线 (Control Bus, CB) : 用来传送各种控制信号。

# 其他划分方法

- 单向、双向
- 并行、串行
- 同步、异步等

# PCI总线

- PCI总线是由Intel公司1991年推出的一种不依附于某个具体处理器的局部总线标准。
- 是在CPU和原来的系统总线之间插入的一级总线。
- 管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，
- 数据宽度分为32bit、64bit两种，电压标准为3.3V及5V两种，并且支持5V向3.3V的转换。

- 支持总线主控技术，允许某些设备在需要时取得总线控制权

- 支持即插即用模式。它为显卡、声卡、网卡、

- 目前逐步为P




# PCI总线特点



- (1) 采用地址线与数据线复用方式
- (2) 对32位及64位总线的使用采用透明方式，允许32位与64位器件相互协作。
- (3) 允许PCI局部总线扩展卡及器件进行自动配置，提供即插即用的能力。
- (4) 独立于处理器，工作频率与处理器基准时钟无关，可支持多机系统。




- (5) 具:






- (6) PC 3.3V的转卡



3.3V 32-bit PCI Slot



5V 32-bit PCI Slot



5V到电压

3.3V 64-bit PCI Slot




5V 64-bit PCI Slot




# 体系结构

- PCI总线可以最多

- 除去用得上最多




# PCI总线引脚



# PCI-E总线

- 在2001年底，由20多家业界主导公司开始，将其正式命名为PCI-E（PCI Express）。


- 点对点串行总线请求带宽，可以达到PCI所不能达到的频率。



由20多家业界主导公司开始，将其正式命名为PCI-E（PCI Express）。

不需要向整个系统提供很高的频率，

- PCI-E总线的物理链路包含若干条数据通路（Lane），一个数据通路中由两组差分信号，共4根信号线组成。
- PCI-E有多种不同速度的接口模式，包括X1、X2、X4、X8、X16以及速度更快的X32
- 传输协议采用了类似互联网协议的层次结构，由软件层、交换层、数据链路层和物理层构成。物理层又可进一步分为逻辑子层和电气子层。逻辑子层又可分为物理代码子层和介质访问控制子层。




# USB总线

- 通用串行总线USB (Universal Serial Bus) 是目前计算机接口中最常见的总线形式
- 用于取代串行接口 (RS-232)、并行接口和PS/2接口等, 这些接口存在着传输速率慢、效率低下、规格不统一等
- USB只需要4根信号线, 即两根数据线、电源和地线, 数据是转换成串行的形式来传输。

# 优势

- 支持热插拔
- USB总线的物理结构是一种分层的树形结构，计算机在该结构中处于根节点位置
- 支持最多5个集线器
- 接口小、成本低



物理连接是结构的中心，




# USB3.0


- 高达5Gbps全双工通信链路（USB2.0则为480Mbps半双工）
- 更大的功率输出（支持1安电流，充电电池、LED照明）
- 主机更快地识别器件
- 利用双差分数据线进行数据传输
- 采用中断驱动协议而非轮询，待机状态不耗电
- USB 3.0的数据线比2.0的多了4根内部线。

# USB1.1/2.0“A”系列接口

- VBUS和GND可以为USB外设提供+5V，500mA的电源，D+和D-是一对差分信号传输线。




# USB1.1/2.0“A”系列接口



# USB1.1/2.0“B” 系列接口

- 包括公（Plug）接口和母（Receptacle）接口，公接口通常连接在设备端，母接口连接在主机



# Mini USB接口和Micro USB接口

- 广泛用于移动设备等小型电子设备。



# USB3.0硬件接口

- USB 3.0采用了9针脚设计，其中四个针脚和USB 2.0的形状、定义完全相同，而另外5根是专门为USB 3.0准备的，包括两对差分信号传输线和信号地。
- 蓝色

# USB OTG技术

- 在Mini USB、Micro USB的接口中，都有一个ID引脚，该引脚的作用就是在USB OTG模式下区分主从端（Master & Slave），也称主机端和设备端（Host & Device）
- OTG是On-The-Go的缩写
- 实现在没有主机的情况下，实现从设备之间的数据传送




# I<sup>2</sup>C总线

- I<sup>2</sup>C (Inter-Integrated Circuit) 总线是由飞利浦 (PHILIPS) 公司开发的两线式串行总线，用于连接微控制器及其外围设备，是微电子通信控制领域广泛采用的一种总线标准。
- 两条信号线。一条串行数据线SDA (Serial Data)，用于数据的发送和接收，一条串行时钟线SCL (Serial Clock)，用于数据同步，指示什么时候数据线上是有效数据。
- 真正的多主机总线。每一个设备都可以作为主机或者从机。



- 主机控制SDA和SCL信号，当总线空闲时SDA和SCL都保持高电平。



- 每个设备都有一个唯一的地址，数据包传输时先发送地址位，接着才是数据。
- 一个地址字节由7个地址位和1个指示位组成。如果指示位是0，意味着这个传输是一个写操作，被选中的从机将接收数据并将其作为输入；如果指示位是1，就要求从机将数据发送回主机。
- 持扩展的10位寻址模式，可连接的外设数量可达1024个

- 使用7位寻址模式的设备和10位寻址模式的设备可以在同一个系统中混合使用。
- 10位寻址时，使用2个字节来保存地址。如果第1个地址字节以11110XXB开始，就会产生一个10位地址，第1个字节的第1、2位（第0位是读写指示位）和第2个字节的8位合起来构成10位的地址。