

单周期CPU设计

② 主讲人: 陈康冰 计算机学院

德以明理 学以特 Z



单指令周期CPU



所有指令的指令周期都固定为一个统一的CPU周期。

对一条具体的指令, 其指令周期通常被划分为若干机器周期: 取指周期、访存周期、执行周期等。

若译码和执行阶段考虑直接使用组合逻辑实现(瞬发),分析各种指令的指令周期:

分支跳转指令(e.g. beq、jal): 取指周期+译码/执行周期

运算指令(e.g. add、sub、ori): 取指周期+译码/执行周期

访存指令(e.g. lw、sw): 取指周期+译码/执行周期+访存周期

那么这种情况下, 我们需要拿最长的指令周期作为统一固定的单周期时间

所以这个统一的单周期=取指周期+译码/执行周期 (1 cycle) +访存周期。

CPU访问存储器花费的时间比较长,所以这个统一的CPU周期往往受限于访存时间。



RISC-V指令集系统的一个核心子集



+1-	^ /	ーハナ・ロロ
十 台:	>	储器
	\sim 1 1	

sub t3, t0, t1

add t2, t0, t1

■ 算术、逻辑、比较、位移指令

jal t4, 0x04

· add, sub, ori, lui

ori t4, zero, 0x50

beq t2, t3, 0x04

■ 存储访问指令

lw t3, 0(t4)

· Iw (store word), sw (store word)

sw t2, 0(t4)

■ 跳转指令

add t2, t1, t0

beg (branch equal), jal (jump and link)

lui t1, 0x40

ori t0, zero, 0x30

0x bfc00004

sub a3, a0, a1

0x bfc00000

add a2, a0, a1


рc

接下来简单设计一个包含这8条指令的单周期CPU。虽然指令集不全,但是在建立数据通道和设计控制部分时用到的关键原理都会得以体现。



PC取指设计






sub t3, t0, t1 add t2, t0, t1 jal t4, 0x04 ori t4, zero, 0x50 beq t2, t3, 0x04 lw t3, 0(t4) sw t2, 0(t4) add t2, t1, t0 lui t1, 0x40 ori t0, zero, 0x30 sub a3, a0, a1 add a2, a0, a1

рс

增加ADD指令数据通路



31-27	26-25	24-20	19-15	14-12	11-7	6-2	1-0
00000	00	rs2	rs1	000	rd	01100	11



功能描述:将寄存器rs1的值与rs2的值相加,结果写入rd寄存器中。

sub t3, t0, t1

add t2, t0, t1

jal t4, 0x04

ori t4, zero, 0x50

beq t2, t3, 0x04

lw t3, 0(t4)

sw t2, 0(t4)

add t2, t1, t0

lui t1, 0x40

ori t0, zero, 0x30


sub a3, a0, a1

add a2, a0, a1


新增SUB指令数据通路



31-27	26-25	24-20	19-15	14-12	11-7	6-2	1-0
01000	00	rs2	rs1	000	rd	01100	11




功能描述:将寄存器rs1的值与寄存器rs2的值相减,结果写入rd寄存器中。



新增ORI指令数据通路



31-27 26-25 24-20		19-15	14-12	11-7	6-2	1-0	
	imm[11:0]		rs1	110	rd	00100	11



功能描述:寄存器rs1中的值与12-bit立即数imm的值按位逻辑或,结果写入寄存器rd中。

sub t3, t0, t1

add t2, t0, t1

jal t4, 0x04

ori t4, zero, 0x50

beq t2, t3, 0x04

lw t3, 0(t4)

sw t2, 0(t4)

add t2, t1, t0

lui t1, 0x40

ori t0, zero, 0x30


sub a3, a0, a1

add a2, a0, a1

新增LUI指令数据通路



31-27	26-25	24-20	19-15	14-12	11-7	6-2	1-0
imm[31:12]		rd	01101	11			



功能描述: 20-bit立即数 imm的值左移12位(低位用0 填充),结果写入寄存器rd 中。

sub t3, t0, t1

add t2, t0, t1

jal t4, 0x04

ori t4, zero, 0x50

beq t2, t3, 0x04

lw t3, 0(t4)

sw t2, 0(t4)

add t2, t1, t0

lui t1, 0x40


ori t0, zero, 0x30

sub a3, a0, a1


add a2, a0, a1

新增SW指令数据通路






功能描述:将rs1寄存器的值加上 符号扩展后的立即数offset得到访 存的虚地址,据此虚地址将rs2寄




新增LW指令数据通路






新增BEQ指令数据通路






新增JAL指令数据通路





最终设计结构





控制信号	位宽	控制对象
dmem_we	1	dmem
reg_we	1	regfile
alu_op	3	alu
branch	2	br unit
c1	1	mux1
c2	1	mux2
c3	2	mux3



控制模块设计



·模块输入:

opcode字段7位 (instr[31:26]) funct3字段3位 (instr[14:12]) funct7字段7位 (instr[6:0])

指令	类型	opcode	funct3	funct7
ADD	R	0110011	000	0000000
SUB	R	0110011	000	0100000
ORI	I	0010011	110	\
LUI	U	0110111	\	\
SW	S	0100011	010	\
LW	I	0000011	010	\
BEQ	В	1100011	000	١
JAL	J	1101111	\	\

· 模块输出:

c1——I-type imm (instr[31:20]) 和S-type imm (instr[31:25, 11:7]) 之间2选1作为12位立即数

c2——12位立即数和rs2的值之间2选1作为ALU的第二个操作数

c3——20位立即数、当前PC+4、ALU运算结果、数据存储器读出数据4选1作为写回数据

alu op——ALU运算使能(加/减/逻辑或,同一时间点最多只能某一个运算使能置位)

branch——分支处理单元跳转使能(条件分支/无条件跳转,同一时间点最多只能某一个跳转使能置位)

dmem_we——数据存储器写使能reg we——寄存器堆写使能

注: 2选1 0-前者/1-后者

4选1 按顺序分别为00, 01, 10, 11 使能位 001-加/010-减/100-逻辑或,

01-条件分支/10-无条件跳转

·根据输入输出列出真值表画、卡诺图,设计布尔表达式

ADD 0 1 10 001 00 0	1
CUR 0 1 10 010 00 0	
SUB 0 1 10 010 00 0	1
ORI 0 0 10 100 00 0	1
LUI 0 0 00 000 00 0	1
SW 1 0 00 001 00 1	0
LW 0 0 11 001 00 0	1
BEQ 0 0 00 000 01 0	0
JAL 0 0 01 000 10 0	1



控制模块代码 写法1



```
E: > Tasks > 小学期助教 > \ \ control.v
      `timescale 1ns / 1ps
     module control(
                                                                                                           因为指令少,或
         input [5:0] opcode,
        input [5:0] func,
                                                                                                           者你还可以声明
        output c1,
                                                                                                           对应长度的reg变
        output c2,
                                                                       → 輸入、輸出声明
        output c3,
        output c4,
        output [5:0] cA,
        output [1:0] cB,
                                                                                                           需要的控制信号
        output dmem we,
        output reg_we
                                                                                                           存入寄存器,执
                                                                                                           行那条指令就读
     wire [3:0] inst_type; // 0-addi,1-sub,2-and,3-or,4-slt,5-sll,6-sw,7-lw,8-beq,9-j,10-reserved
                                                                                                           出对应的寄存器
     assign inst type = (opcode==6'b001000)? 0:
                    (opcode==6'b101011)? 6:
                    (opcode==6'b100011)? 7:
                    (opcode==6'b000100)? 8:
                    (opcode==6'b000010)? 9:
                    (opcode==6'b000000)? (
                        (func==6'b100010)? 1:
                                                                                    → 根据op、func判断指令类型
                        (func==6'b100100)? 2:
                        (func==6'b100101)? 3:
                        (func==6'b101010)? 4:
                        (func==6'b000000)? 5: 10): 10;
      assign c1 = (inst type==0||inst type==6||inst type==7)? 1: 0;
     assign c2 = (inst_type==1||inst_type==2||inst_type==3||inst_type==4||inst_type==5)? 1: 0;
     assign c3 = (inst type==5)? 1: 0;
     assign c4 = (inst_type==7)? 1: 0;
                                                                                              根据真值表给出各控制信
     assign cA = (inst type==0||inst type==6||inst type==7)? 6'b0000001:
              (inst_type==1)? 6'b000010:
                                                                                              号逻辑(也可以事先设计
               (inst type==2)? 6'b000100:
               (inst type==3)? 6'b001000:
                                                                                              好布尔表达式再用与或非
               (inst_type==4)? 6'b010000:
               (inst_type==5)? 6'b100000: 6'b0000000;
                                                                                              门组合的方式)
     assign cB = (inst_type==8)? 2'b01:
               (inst_type==9)? 2'b10: 2'b00;
     assign dmem_we = (inst_type==6)? 1: 0;
     assign reg_we = (inst_type==6||inst_type==8||inst_type==9||inst_type==10)? 0: 1;
     endmodule
```



控制模块代码 写法2



```
`include "macro.vh"
                                                                            63 ▼
                                                                                             `OPCODE_L : begin
                                                                            64 ▼
                                                                                                case (funct3)
                                                                                                                                                      assign alu_op = get_alu_op(inst_id);
 24 module control(
                                                                                                    `FUNCT3_LW : get_inst_id = `ID_LW;
                                                                                                                                                       function [3:0] get_alu_op(input [3:0] inst_id);
                                                                                                              : get_inst_id = `ID_NULL;
                                                                                                   default
           input
                          clk,
                                                                                                endcase
                                                                                                                                                       begin
           input
                          rst,
                                                                                            end
                                                                                                                                                            case (inst_id)
                                                                                             OPCODE_S : begin
                                                                            69 ▼
         input [6:0]
                        opcode,
                                                                                                                                                                 `ID_SW, `ID_LW, `ID_ADD : get_alu_op = `ALU_ADD;
                                                                                                case (funct3)
                                                                            70 ▼
                [2:0]
                        funct3,
         input
                                                                                                                                                                                            : get_alu_op = `ALU_SUB;
                                                                                                                                                                `ID SUB
                                                                                                    `FUNCT3_SW : get_inst_id = `ID_SW;
         input [6:0]
                       funct7,
                                                                                                                                                                                            : get_alu_op = `ALU_OR;
                                                                                                              : get_inst_id = `ID_NULL;
                                                                                                                                                                 `ID_ORI
                                                                                                endcase
         output
                        c1.
                                                                                                                                                                default
                                                                                                                                                                                            : get_alu_op = `ALU_NULL:
                                                                                            end
         output
                        c2,
                                                                                                                                                            endcase
                                                                            75 ▼
                                                                                             `OPCODE_B : begin
         output [1:0]
                        c3,
                                                                                                                                                       end
                                                                            76 ▼
                                                                                                case (funct3)
         output [2:0]
                        alu_op,
                                                                                                    `FUNCT3_BEQ : get_inst_id = `ID_BEQ;
                                                                                                                                                       endfunction
         output [1:0]
                        branch,
                                                                                                   default : get_inst_id = `ID_NULL;
                                                                                                                                           117
         output
                        dmem_we,
                                                                                                endcase
         output
                        reg_we
                                                                                                                                                       assign branch = get_branch(inst_id);
                                                                                            end
39 );
                                                                                                                                                       function [1:0] get_branch(input [3:0] inst_id);
                                                                                             `OPCODE_JAL : get_inst_id = `ID_JAL;
                                                                                             'OPCODE_LUI : get_inst_id = 'ID_LUI;
                                                                                                                                                       beain
         wire [3:0] inst_id = get_inst_id(opcode, funct3, funct7);
                                                                                                      : get_inst_id = `ID_NULL;
                                                                                            default
                                                                                                                                                            case (inst id)
         function [3:0] get_inst_id(input [6:0] opcode,
                                                                                        endcase
                                  input [2:0] funct3, input [6:0] funct7);
                                                                                                                                                                 `ID_BEQ
                                                                                                                                                                                            : get_branch = `BR_BEO;
                                                                                     end
         begin
                                                                                                                                                                `ID_JAL
                                                                                                                                                                                            : get_branch = `BR_JAL:
                                                                                     endfunction
             case (opcode)
                                                                                                                                                                default
                                                                                                                                                                                            : get_branch = `BR_NULL:
                 `OPCODE_R : begin
                                                                                     assign c1 = (inst_id == `ID_SW ) ? 1 : 0;
                                                                                                                                                            endcase
                    case (funct3)
                         `FUNCT3_ADDSUB : begin
                                                                                                                                                       end
                                                                                     reg [8:0] mask_c2 = 9'b000000110;
49
                            case (funct7)
                                                                                                                                                       endfunction
                                                                                     assign c2 = mask_c2[inst_id];
                                 `FUNCT7_ADD : get_inst_id = `ID_ADD;
                                `FUNCT7_SUB : get_inst_id = `ID_SUB;
                                                                                     assign c3 = get_c3(inst_id);
                                                                                                                                                       assign dmem_we = (inst_id == 'ID_SW') ? 1 : 0;
                                         : get_inst_id = `ID_NULL;
                                default
                                                                                     function [1:0] get_c3(input [3:0] inst_id);
                            endcase
                                                                            95 ▼
                                                                                     begin
                                                                                                                                                      reg [8:0] mask_reg_we = 9'b101011110;
                        end
                                                                            96 ▼
                                                                                        case (inst_id)
                        default
                                   : get_inst_id = `ID_NULL;
                                                                                             `ID_LUI, `ID_SW, `ID_BEQ : get_c3 = 2'b00;
                                                                                                                                                      assign req_we = mask_req_we[inst_id];
                    endcase
                                                                                            `ID_JAL
                                                                                                                    : get_c3 = 2'b01;
                 end
                                                                                            'ID_ADD, 'ID_SUB, 'ID_ORI : get_c3 = 2'b10;
                                                                                                                                                  endmodule
                 `OPCODE_I : begin
                                                                                            `ID_LW
                                                                                                                    : qet_c3 = 2'b11;
                    case (funct3)
                                                                                            default
                                                                                                                    : get_c3 = 2'b00;
                                                                                        endcase
                         `FUNCT3_ORI : get_inst_id = `ID_ORI;
                        default
                                  : get_inst_id = `ID_NULL;
                                                                                     end
                    endcase
                                                                                     endfunction
```

控制模块代码 写法2 macro.vh

```
// opcode
`define OPCODE_R 7'b0110011
`define OPCODE_I 7'b0010011
`define OPCODE_L 7'b0000011
`define OPCODE_S 7'b0100011
`define OPCODE_B 7'b1100011
`define OPCODE_JAL 7'b1101111
`define OPCODE_LUI 7'b0110111
```

```
// funct3

'define FUNCT3_ADDSUB 3'b000

'define FUNCT3_ORI 3'b110

'define FUNCT3_LW 3'b010

'define FUNCT3_SW 3'b010

'define FUNCT3_BGE 3'b101
```

```
// funct7
`define FUNCT7_ADD 7'b0000000
`define FUNCT7 SUB 7'b0100000
```

```
// inst id
`define ID NULL
'define ID ADD
`define ID SUB
`define ID ORI
`define ID LUI
`define ID SW
`define ID LW
`define ID BGE
`define ID JAL
// alu op
`define ALU NULL
                   3'b000
`define ALU ADD
                   3'b001
`define ALU SUB
                  3'b010
`define ALU OR
                  3'b100
// branch
`define BR NULL
                  2'b00
`define BR BGE
                 2'b01
`define BR JAL
                 2'b10
```





指令/数据存储器




```
timescale 1ns / 1ps
                             结合Rars生成指令机器码
3 v module iMem(//只读
      input clk,
      input rst,
                                           申请reg作为指令存
      input [31:0] addr,//要读出的指令地址
                                           储器。Verilog系统函
      output [31:0] idata//读出的指令数据
      );
                                           数初始化空间内容
                                            (仅适用于仿真)。
      reg [7:0] imem[255:0];
      //存储程序
      initial begin
      $readmemb("F:/sw_wrongaddr.txt",imem);
      end
      wire [7:0] addr= addr[7:0];
      assign idata={imem[addr+3],imem[addr+2],imem[addr+1],imem[addr]};
   endmodule
                                          读出指令
21
```

```
timescale 1ns / 1ps
3 ∨ module dMem(
       input clk,
       input rst,
       input we, //we=0只读, we=1可读可写
                                                        定义数据存
       input [31:0] _addr,
                                                        储器空间并
       input [31:0] wdata, //写入的数据
                                                       初始化。
       output [31:0] rdata
       );
       reg [7:0] dmem [255:0]; //载入初始化数据
       initial begin
       $readmemb("F:/add overflow data.txt",dmem);
       wire [7:0] addr= addr[7:0];
       assign rdata={dmem[addr+3],dmem[addr+2],dmem[addr+1],dmem[addr]};
       always @(posedge clk) begin
                                                            读数据
           if(we) begin
                                                            存储器
               dmem[addr]<=wdata[7:0];</pre>
               dmem[addr+1]<=wdata[15:8];</pre>
               dmem[addr+2]<=wdata[23:16];</pre>
               dmem[addr+3]<=wdata[31:24];</pre>
           end
   endmodule
```

CPU TOP模块



各个模块需要封装到一个顶层模块中组合成CPU,以下面CPU的局部情况为例:



```
timescale 1ns / 1ps
3 ∨ module top cpu(
      input clk,
      input rst,
     wire jmp;
      wire [31:0] offset;
      wire branch;
                                    定义好中间线作为数据传输的通路
      wire [31:0] target;
      wire [31:0] pc_value;
      wire [31:0] inst;
                                                             分支处理模块传
      pc pc( // PC模块内置PC寄存器且内部处理mux5和mux6多路复用的逻
                                                             来的数据通路
         .clk(clk),
         .rst(rst),
                                                               (左图未画出)
         .jmp(jmp), //1-jmp to target
        .branch(branch), // 1-branch to PC+offset
        .offset(offset),
        .target(target),
                                                               模块元件例化
        , pc value(pc value)
      iMem iMem( //只读
         .clk(clk),
         .rst(rst),
         ._addr(pc_value), //要读出的指令地址
         .idata(inst) //读出的指令数据
                         其它模块的例化及模块间数据通路请自行补充
```



testbench



仿真时缺少板上时钟和复位信号需要自行编写testbench给出相应的激励。

此时需要把top_cpu封装到testbench模块之下。

我们目前的CPU比较简单,只有clk和rst信号需要输入。

运行仿真查看仿真波形无误后可上板运行。

```
timescale 1ns / 1ps
3 ∨ module testbench(
       );
       reg clk;
       reg rst;
       initial begin
           clk=0;
           rst=0;
           #10
           rst=1;
       $display("running..."); // 系统打印函数
       end
       always #10 clk=~clk;
       top cpu top cpu(
       .clk(clk),
       .rst(rst),
       );
   endmodule
```



指令波形



检查顺序:

- > PC & instr
- reg: reg_ra1, reg_ra2, reg_rd1, reg_rd2, reg_we, reg_wa, reg_wd
- > cu: inst id, c1, c2, c3
- > alu: alu_op, alu_in1, alu_in2, alu_out
- > dmem: dmem a, dmem rd, dmem we, dmem wd
- > br: branch, pc in, offset, jump




ADD指令波形

00000045

data ram wdata[31:0]








ADD指令波形





	Code	Basic		Source	
0x00400000	0x30006293	ori x5, x0, 0x00000300	5:	ori t0, zero, 0x300	
0×00400004	0×04506313	ori x6. x0. 0x00000045	6.	ori tl. zero. 0x45	
0x00400008	0x006283b3	add x7, x5, x6	7:	add t2, t0, t1	
0x0040000c	0x40628e33	sub x28, x5, x6	8:	sub t3, t0, t1	
0x00400010	0x00012eb7	lui x29, 16	9:	lui t4, 0x12	
0x00400014	0x007e8.63	add ::29, x29, x7	10:	add t4, t4, t2	
0x00400018	0~008000ef	al x1, 0x0000008	11:	jal label1	
0x0040001c	0x00106193	ori x31, x0, 1	12:	ori t6, zero, 0x1	
0x00400020	0x20040537	lui x10,0x00000040	14:	lui a0, 0x40	
0x00400024	0x01d52023	sw x29, 0 (x10)	15:	sw t4, (a0)	

Registers	Floating Point	Control and St	atus
Nam	ne	Number	Value
zero		0	0x00000000
ra		1	0x00000000
sp		2	0x7fffeffc
PD PD		3	0x10008000
tp		4	0x00000000
t0		5	0x00000300
t1		6	0x00000045
t2		7	0x00000000
s0		9	0x00000000
s1		9	0x000000000
a0		10	0x00000000
a1		11	0x00000000
a2		12	0x00000000
a3		13	0x00000000
a4		14	0x00000000
a5		15	0x00000000

Registers	Floating Po	oint	Control and S	tatus	
Nai	me		Number		Value
zero			0		0x00000000
ra			1		0x0000000
sp			2		0x7fffeffc
gp			3		0x10008000
tp			4		0x0000000
t0			5		0x00000300
+1			6		0×00000045
t2			7		0x00000345
s0			8		0x0000000
s1			9		0x0000000
a0			10		0:0000
a1			11		0:0000000
a2			12		02000000

SUB指令波形

00000045

00000045


data ram wdata[31:0]





ORI指令波形





LUI指令波形

00000000


00000000

00000000

dmem rd[31:0]

data_ram_wdata[31:0]






SW指令波形





LW指令波形






BEQ指令波形

00000000

alu_out[31:0]





JAL指令波形

■ alu out[31:0]

00000000







感谢各位

② 主讲人: 陈康冰

山 计算机学院

矮 以 奶 理

