STM32F103x8
STM32F103xB

中密度性能系列基于Arm®的32位MCU，具有64或128 KB闪存、USB、CAN、7个定时器、2个ADC、9个通信接口

数据手册 - 生产数据

特性

包含 ST 最先进的专利技术

- Arm® 32 位 Cortex®-M3 CPU 核心
  - 72 MHz 最高频率，1.25 DMIPS/MHz（Dhrystone 2.1）性能在 0 等待状态内存访问
  - 单周期乘法和硬件除法
- 内存
  - 64或128 Kbytes的闪存
  - 20 Kbytes的SRAM
- 时钟、复位和电源管理
  - 2.0至3.6 V应用电源和I/O
  - POR、PDR和可编程电压检测器（PVD）
  - 4至16 MHz晶体振荡器
  - 内部8 MHz工厂校准RC
  - 内部40 kHz RC
  - CPU时钟的PLL
  - 带校准的32 kHz RTC振荡器
- 低功耗
  - 睡眠、停止和待机模式
  - RTC和备份寄存器的VBAT供电
- 2x 12位、1 µs A/D转换器（最高16个通道）通道）
  - 转换范围：0至3.6 V
  - 双采样保持功能
  - 温度传感器
- DMA
  - 7通道DMA控制器
  - 支持的周边设备：定时器、ADC、SPIs、I^2Cs和USARTs
- 高达80个快速I/O端口
  - 26/37/51/80 I/Os，全部可映射到16上外部中断向量以及几乎所有5 V容错



- 调试模式：
  - 串行线调试 (SWD) 和 JTAG 接口接口
- 七个定时器
  - 三个16位定时器，每个最多4个IC/OC/PWM或脉冲计数器，以及正交（增量）编码器输入
  - 16位，带死区生成和紧急停止的电机控制PWM定时器死时间生成和紧急停止
  - 两个看门狗定时器（独立和窗口）
  - SysTick 定时器 24 位向下计数器
- 最多九个通信接口
  - 最多两个 I^2C 接口（SMBus/PMBus®）
  - 最多三个 USART（ISO 7816 接口，LIN、IrDA 功能、调制解调器控制）
  - 最多两个SPI（18 Mbit/s）
  - CAN接口（2.0B Active）
  - USB 2.0全速接口
- CRC计算单元，96位唯一ID
- 包装为ECOPACK®

表1.设备摘要

参考	部件编号
STM32F103x8	STM32F103C8, STM32F103R8 STM32F103V8, STM32F103T8
STM32F103xB	STM32F103RB STM32F103VB, STM32F103CB, STM32F103TB

这是正在全面生产的产品信息。 www.st.com

译文由AI生成，请仔细甄别

1 引言.9 描述.9 2.1 设备概述.10 2.2 全系列全面兼容.13 2.3 概述.14 2.3.1 带嵌入式闪存和SRAM的Arm® Cortex®-M3核心……...……...……...14 2.3.2 嵌入式闪存.14 2.3.3 CRC（循环冗余校验）计算单元.14 2.3.4 嵌入式SRAM.14 2.3.5 嵌套向量中断控制器（NVIC）.14 2.3.6 外部中断/事件控制器（EXTI）.15 2.3.7 时钟和启动.15 2.3.8 启动模式.15 2.3.9 电源方案.15 2.3.10 电源监控器.15 2.3.11 稳压器.16 2.3.12 低功耗模式.16 2.3.13 DMA.17 2.3.14 RTC（实时时钟）和备份寄存器.17 2.3.15 定时器和看门狗.17 2.3.16 I2C总线.19 2.3.17 通用同步/异步收发器（USART）.19 2.3.18 串行外设接口（SPI）.19 2.3.19 控制器局域网（CAN）.19 2.3.20 通用串行总线（USB）.19 2.3.21 GPIO（通用输入/输出）.20 2.3.22 ADC（模数转换器）.20 2.3.23 温度传感器.20 2.3.24 串行线JTAG调试端口（SWJ-DP）.20 引脚定义和引脚描述.21 内存映射.34 电气特性.35 5.1 参数条件.35

2

3

4

5

译文由AI生成，请仔细甄别

5.1.1 最小值和最大值……35 5.1.2 典型值……35 5.1.3 典型曲线……35 5.1.4 负载电容……35 5.1.5 引脚输入电压……35 5.1.6 电源方案……36 5.1.7 电流消耗测量……36 5.2 绝对最大额定值……37 5.3 工作条件……38 5.3.1 一般工作条件……38 5.3.2 上电/断电工作条件……39 5.3.3 嵌入式复位和电源控制模块特性……39 5.3.4 嵌入式参考电压……40 5.3.5 电源电流特性……40 5.3.6 外部时钟源特性……50 5.3.7 内部时钟源特性……54 5.3.8 PLL特性……56 5.3.9 存储器特性……56 5.3.10 EMC特性……57 5.3.11 绝对最大额定值（电气敏感性）……59 5.3.12 I/O电流注入特性……60 5.3.13 I/O端口特性……61 5.3.14 NRST引脚特性……66 5.3.15 TIM定时器特性……67 5.3.16 通信接口……68 5.3.17 CAN（控制器局域网）接口……73 5.3.18 12位ADC特性……74 5.3.19 温度传感器特性……78 封装信息……79 6.1 器件标记……79 6.2 VFQFPN36封装信息（ZR）……80 6.3 UFQFPN48封装信息（A0B9）……83 6.4 LFBGA100封装信息（H0）……85 6.5 LQFP100封装信息（1L）……88 6.6 UFBGA100封装信息（A0C2）……91

6

译文由AI生成，请仔细甄别

6.7 LQFP64封装信息（5W）……94 6.8 TFBGA64封装信息（R8）……97 6.9 LQFP48封装信息（5B）……99 6.10 热特性……102
6.10.1 参考文档……102 6.10.2 选择产品温度范围……103 订购信息方案……105 重要安全提示……106 修订历史……107

7

8

9

译文由AI生成，请仔细甄别

表格列表

表1. 设备概览……1表2. STM32F103xx中密度设备特性和外设数量……10表3. STM32F103xx系列……13表4. 定时器特性比较……17表5. 中密度STM32F103xx引脚定义……28表6. 电压特性……37表7. 电流特性……37表8. 热特性。……37表9. 一般工作条件……38表10. 上电/断电工作条件……39表11. 嵌入式复位和电源控制模块特性……39表12. 嵌入式内部参考电压……40表13. 运行模式下最大电流消耗，代码从Flash运行……41表14. 运行模式下最大电流消耗，代码从RAM运行……41表15. 睡眠模式下最大电流消耗，代码从Flash或RAM运行……43表16. 停止和待机模式下典型和最大电流消耗……44表17. 运行模式下典型电流消耗，代码从Flash运行……47表18. 睡眠模式下典型电流消耗，代码从Flash或RAM运行……48表19. 外设电流消耗……49表20. 高速外部用户时钟特性……50表21. 低速外部用户时钟特性……51表22. HSE 4-16 MHz振荡器特性……52表23. LSE振荡器特性（fLSE = 32.768 kHz）……53表24. HSI振荡器特性……54表25. LSI振荡器特性……55表26. 低功耗模式唤醒时序……56表27. PLL特性……56表28. Flash存储器特性……56表29. Flash存储器耐久性和数据保持……57表30. EMS特性……58表31. fHSE = 8 MHz和fHCLK = 48 MHz的EMI特性……58表32. fHSE = 8 MHz和fHCLK = 72 MHz的EMI特性……59表33. ESD绝对最大额定值……59表34. 电气敏感性……59表35. I/O电流注入敏感性……60表36. I/O静态特性……61表37. 输出电压特性……64表38. I/O交流特性……65表39. NRST引脚特性……66表40. TIMx特性……67表41. I^2C特性……68表42. SCL频率（$fPCLK_1$ = 36 MHz，VDD_I2C = 3.3 V）……69表43. SPI特性……70

译文由AI生成，请仔细甄别

表 44. USB 启动时间.

译文由AI生成，请仔细甄别

图列表

图1. STM32F103xx性能系列框图……11图2. 时钟树……12图3. STM32F103xx性能系列LFBGA100引脚排列图……21图4. STM32F103xx性能系列LQFP100引脚排列图……22图5. STM32F103xx性能系列UFBGA100引脚排列图……23图6. STM32F103xx性能系列LQFP64引脚排列图……24图7. STM32F103xx性能系列TFBGA64引脚排列图……25图8. STM32F103xx性能系列LQFP48引脚排列图……26图9. STM32F103xx性能系列UFQFPN48引脚排列图……26图10. STM32F103xx性能系列VFQFPN36引脚排列图……27图11. 内存映射……34图12. 引脚负载条件……35图13. 引脚输入电压……35图14. 电源方案……36图15. 电流消耗测量方案……36图16. 运行模式下典型电流消耗与频率的关系（3.6 V），代码从RAM运行，外设启用……42图17. 运行模式下典型电流消耗与频率的关系（3.6 V），代码从RAM运行，外设禁用……42图18. 典型VBAT电流消耗（RTC开启）……44图19. 停止模式下典型电流消耗，稳压器运行……45图20. 停止模式下典型电流消耗，稳压器低功耗模式……45图21. 待机模式下典型电流消耗……46图22. 高速外部时钟源AC时序图……51图23. 低速外部时钟源AC时序图……52图24. 使用8 MHz晶体的典型应用……53图25. 使用32.768 kHz晶体的典型应用……54图26. 标准I/O输入特性 - CMOS端口……62图27. 标准I/O输入特性 - TTL端口……62图28. 5 V容限I/O输入特性 - CMOS端口……63图29. 5 V容限I/O输入特性 - TTL端口……63图30. I/O AC特性定义……66图31. 推荐的NRST引脚保护……67图32. I^2C总线AC波形和测量电路……69图33. SPI时序图 - 从机模式和CPHA = 0 ……71图34. SPI时序图 - 从机模式和CPHA = 1 ……71图35. SPI时序图 - 主机模式……72图36. USB时序：数据信号上升和下降时间定义……73图37. ADC精度特性……76图38. 使用ADC的典型连接图……77图39. 电源和参考去耦（VREF+ 未连接到VDDA）……77图40. 电源和参考去耦（VREF+ 连接到VDDA）……78图41. VFQFPN - 36引脚，6x6 mm，0.5 mm间距超薄型细间距四边扁平封装轮廓图……80图42. VFQFPN - 36引脚，6x6 mm，0.5 mm间距超薄型细间距四边扁平封装推荐封装尺寸……82图43. UFQFPN48 – 轮廓图……83图44. UFQFPN48 – 封装尺寸示例……85

译文由AI生成，请仔细甄别

图 45. LFBGA100 – 100球低剖面细间距球栅格阵列，10 x 10 毫米，0.8 毫米间距，封装外形……85 图 46. LFBGA100 – 100球低剖面细间距球栅格阵列，10 x 10 毫米，0.8 毫米间距，封装推荐焊盘布局……86 图 47. LQFP100 - 外形(15)……88 图 48. LQFP100 - 焊盘布局示例……90 图 49. UFBGA100 - 外形(13)……91 图 50. UFBGA100 - 焊盘布局示例……93 图 51. LQFP64 - 外形(15)……94 图 52. LQFP64 - 焊盘布局示例……96 图 53. TFBGA64 – 64球，5 x 5 毫米，0.5 毫米间距薄剖面细间距球栅格阵列封装外形。……97 图 54. TFBGA64 – 64球，5 x 5 毫米，0.5 毫米间距，薄剖面细间距球栅格阵列，推荐焊盘布局。……98 图 55. LQFP48 – 外形(15)……99 图 56. LQFP48 – 焊盘布局示例……101 图 57. LQFP100 PD最大值与TA……104

译文由AI生成，请仔细甄别

1 简介

本文档提供了 STM32F103x8 和 STM32F103xB 中等密度性能线微控制器的订购信息和机械特性。有关整个 STMicroelectronics STM32F103xx 家族的更多详细信息，请参阅第 2.2 节：整个家族的完全兼容性。

中等密度的 STM32F103xx 数据表必须与低密度、中等密度和高密度的 STM32F10xxx 参考手册一起阅读。有关数据表和参考手册中设备勘误的信息，请参阅 STM32F103x8/B 勘误表（ES096）。勘误表、参考手册和闪存编程手册均可在 STMicroelectronics 网站上找到 www.st.com。

有关Arm®(a) Cortex®-M3内核的信息，请参阅Cortex®-M3技术参考手册，该手册可在 www.arm.com网站获取。

2 描述

STM32F103xx中等密度性能系列集成了高性能Arm® Cortex®-M3 32位RISC内核，工作频率为72 MHz，高速嵌入式存储器（闪存最高128 Kbytes，SRAM最高20 Kbytes），以及广泛的增强I/O和外围设备，这些设备连接到两个APB总线。所有设备提供两个12位ADC、三个通用16位定时器加一个PWM定时器，以及标准和高级通信接口：最多两个I^2Cs和SPIs、三个USARTs、一个USB和一个CAN。

这些设备的工作电压为2.0至3.6 V。它们可在–40至+85°C温度范围和–40至+105 °C扩展温度范围内使用。一套全面的省电模式允许设计低功耗应用。

STM32F103xx 中密度性能系列包括六种不同的封装类型：从 36 引脚到 100 引脚。根据所选设备的不同，包含不同的外设集，下文概述了该系列中提供的完整外设范围。

这些特性使STM32F103xx中密度性能线微控制器系列适用于各种应用，如电机驱动、应用控制、医疗和手持设备、PC和游戏外设、GPS平台、工业应用、PLC、逆变器、打印机、扫描仪、报警系统、视频对讲机和HVAC。

a. Arm 是 Arm Limited（或其子公司）在美国和/或其他地区的注册商标。

译文由AI生成，请仔细甄别

2.1 设备概述

表 2. STM32F103xx 中密度设备特性及外设数量

外设		STM32F103Tx		STM32F103Cx		STM32F103Rx		STM32F103Vx	
闪存 - K字节		64	128	64	128	64	128	64	128
SRAM - Kbytes		20		20		20		20	
Timers	通用	3		3		3		3	
	高级控制	1		1		1		1	
Communication	SPI	1		2		2		2	
	I^2C	1		2		2		2	
	USART	2		3		3		3	
	USB	1		1		1		1	
	CAN	1		1		1		1	
GPIOs		26		37		51		80	
12位同步ADC 通道数量		2 10 个通道		2 10 个通道		2 16 个通道(1)		2 16 个通道	
CPU 频率		72 MHz							
工作电压		2.0 至 3.6 V							
工作温度		环境温度：-40 至 +85 °C / -40 至 +105 °C（参见表 9） 结温：-40 至 + 125 °C（参见表 9）							
包		VFQFPN36		LQFP48, UFQFPN48		LQFP64, TFBGA64		LQFP100, LFBGA100, UFBGA100	

1. 在TFBGA64封装上只有15个通道可用（一个模拟输入引脚已被VREF+取代）。

译文由AI生成，请仔细甄别

图1. STM32F103xx性能线框图



1. TA = –40°C to +105°C (结温高达125°C)。
2. AF = I/O端口引脚上的替代功能。

译文由AI生成，请仔细甄别

图2. 时钟树



1. 当HSI用作PLL时钟输入时，可达到的最大系统时钟频率为64 MHz。
2. USB功能可用性方面，HSE和PLL都必须启用，USBCLK运行在48 MHz。
3. 要实现1 µs的ADC转换时间，APB2必须设置为14 MHz、28 MHz或56 MHz。

译文由AI生成，请仔细甄别

2.2 全系列完全兼容

STM32F103xx 是一个完整的系列，其成员在引脚对引脚、软件和功能上完全兼容。在参考手册中，STM32F103x4 和 STM32F103x6 被识别为低密度设备，STM32F103x8 和 STM32F103xB 被称为中等密度设备，而 STM32F103xC、STM32F103xD 和 STM32F103xE 被称为高密度设备。

低密度和高密度设备是 STM32F103x8/B 设备的扩展；它们分别在 STM32F103x4/6 和 STM32F103xC/D/E 数据表中指定。低密度设备具有较低的闪存和 RAM 容量，以及较少的定时器和外设。高密度设备具有更高的闪存和 RAM 容量，以及额外的外设，如 SDIO、FSMC、I^2S 和 DAC，同时仍然与 STM32F103xx 系列的其他成员完全兼容。

STM32F103x4、STM32F103x6、STM32F103xC、STM32F103xD 和 STM32F103xE 是 STM32F103x8/B 中等密度器件的直接替代品，允许用户尝试不同的内存密度，并在开发周期中提供更大的自由度。

此外，STM32F103xx 性能系列家族与所有现有的 STM32F101xx 访问系列和 STM32F102xx USB 访问系列设备完全兼容。

表 3. STM32F103xx 系列

<table>
<tr><th rowspan="3">引脚排列</th><th colspan="2">低密度器件</th><th colspan="2">中等密度器件</th><th colspan="3">高密度器件</th></tr>
<tr><th>16 KB Flash</th><th>32 KB Flash</th><th>64 KB Flash</th><th>128 KB Flash</th><th>256 KB Flash</th><th>384 KB Flash</th><th>512 KB Flash</th></tr>
<tr><th>6 KB RAM</th><th>10 KB RAM</th><th>20 KB RAM</th><th>20 KB RAM</th><th>48 KB RAM</th><th>64 KB RAM</th><th>64 KB RAM</th></tr>
<tr><td>144</td><td>-</td><td>-</td><td>-</td><td>-</td><td colspan="3" rowspan="3">5× USARTs
4× 16-位定时器，2× 基础定时器
3× SPIs，2× I^2Ss，2× I2Cs
USB, CAN, 2× PWM 定时器
3× ADCs, 2× DACs, 1× SDIO
FSMC (100 和 144 引脚)</td></tr>
<tr><td>100</td><td>-</td><td>-</td><td colspan="2" rowspan="4">3× USARTs
3× 16-位定时器
2× SPI接口，2× I^2C控制器，USB
CAN, 1× PWM定时器
2× ADCs</td></tr>
<tr><td>64</td><td colspan="2" rowspan="3">2× USARTs
2× 16-位定时器
1× SPI，1× I^2C，USB，
CAN, 1× PWM定时器
2× ADCs</td></tr>
<tr><td>48</td><td>-</td><td>-</td><td>-</td></tr>
<tr><td>36</td><td>-</td><td>-</td><td>-</td></tr>
</table>

译文由AI生成，请仔细甄别

2.3 概述

2.3.1 Arm® Cortex®-M3 内核，带嵌入式闪存和 SRAM

Arm® Cortex®-M3 处理器是嵌入式系统用 Arm® 处理器的最新一代。它被开发为提供一个满足 MCU 实现需求的低成本平台，具有引脚数减少和低功耗的特点，同时提供卓越的计算性能和先进的系统中断响应。

Arm® Cortex®-M3 32位RISC处理器具有卓越的代码效率，在通常与8位和16位设备相关的内存大小下，提供了Arm®核心所预期的性能。

STM32F103xx性能系列家族拥有嵌入式Arm®核心，与所有Arm®工具和软件兼容。

图1显示了该设备系列的一般框图。

2.3.2 嵌入式闪存

64或128 Kbytes的嵌入式闪存可用于存储程序和数据。

2.3.3 CRC (循环冗余校验) 计算单元

CRC (循环冗余校验) 计算单元用于从32位数据字和固定生成多项式中获取CRC码。

在其他应用中，基于CRC的技术用于验证数据传输或存储完整性。在EN/IEC 60335-1标准的范围内，它们提供了一种验证闪存完整性的方法。CRC计算单元帮助在运行时计算软件的签名，以便与在链接时间生成的参考签名进行比较，并存储在特定内存位置。

2.3.4 嵌入式SRAM

20 Kbytes的嵌入式SRAM以CPU时钟速度访问（读写），具有0等待状态。

2.3.5 嵌套向量中断控制器（NVIC）

STM32F103xx 性能系列集成了一个嵌套向量中断控制器，能够处理高达 43 个可屏蔽中断通道（不包括 Cortex®-M3 的 16 个中断线）和 16 个优先级。

- 紧密耦合的 NVIC 提供低延迟中断处理
- 中断入口向量表地址直接传递给核心
- 紧密耦合的 NVIC 核心接口
- 允许中断的早期处理
- 处理较晚到达的高优先级中断
- 支持尾链
- 处理器状态自动保存
- 中断退出时恢复中断入口，无指令开销

译文由AI生成，请仔细甄别

该硬件模块提供了灵活的中断管理功能，并具有极低的中断延迟。

2.3.6 外部中断/事件控制器 (EXTI)

外部中断/事件控制器由 19 条边沿检测线组成，用于生成中断/事件请求。每条线可以独立配置以选择触发事件（上升沿、下降沿、两者），并且可以独立屏蔽。一个挂起寄存器维护中断请求的状态。EXTI 可以检测脉冲宽度小于内部 APB2 时钟周期的外部线。最多 80 个 GPIO 可以连接到 16 条外部中断线上。

2.3.7 时钟和启动

系统时钟选择在启动时执行，但在复位时默认选择内部RC 8 MHz振荡器作为CPU时钟。可以选择外部4-16 MHz时钟，此时会监控其故障。如果检测到故障，系统会自动切换回内部RC振荡器。如果启用，将生成软件中断。类似地，当需要时（例如，间接使用的外部晶体、谐振器或振荡器发生故障时），可以提供PLL时钟入口的完整中断管理。

多个预分频器允许配置AHB频率、高速APB（APB2）和低速APB（APB1）域。AHB和高速APB域的最大频率为72 MHz。低速APB域的最大允许频率为36 MHz。有关时钟树的详细信息，请参阅图2。

2.3.8 启动模式

在启动时，启动引脚用于选择三种启动选项之一：

- 从用户闪存启动
- 从系统内存启动
- 从嵌入式SRAM启动

引导加载程序位于系统内存中。它通过USART1重新编程闪存。有关详细信息，请参阅AN2606，可在www.st.com上获取。

2.3.9 电源方案

- VDD = 2.0 至 3.6 V：I/O 和内部稳压器的外部电源。通过 VDD 引脚外部提供。
- VSSA, VDDA = 2.0 至 3.6 V：ADC、复位模块、RC 和 PLL 的外部模拟电源（当使用 ADC 时，VDDA 的最小电压为 2.4 V）。VDDA 和 VSSA 必须分别连接到 VDD 和 VSS。
- VBAT = 1.8 至 3.6 V：RTC、外部时钟 32 kHz 振荡器和备份寄存器（通过电源开关）的电源（当 VDD 不存在时）。

有关如何连接电源引脚的更多详细信息，请参阅图 14：电源方案。

2.3.10 电源监控器

该设备具有集成的上电复位 (POR)/下电复位 (PDR) 电路。它始终处于活动状态，并确保从 2 V 开始/向下正常运行。该设备保持

译文由AI生成，请仔细甄别

在 VDD 低于指定阈值 VPOR/PDR 时处于复位模式，无需外部复位电路。

该设备具有嵌入式可编程电压检测器（PVD），用于监控VDD/VDDA电源，并将其与VPVD阈值进行比较。当VDD/VDDA低于VPVD阈值和/或高于VPVD阈值时，可以生成中断。然后，中断服务例程可以生成警告消息和/或将MCU置于安全状态。PVD由软件启用。

VPOR/PDR和VPVD的值，请参考表11。

2.3.11 稳压器

稳压器有三种工作模式：主模式（MR）、低功耗模式（LPR）和断电模式。

- MR 用于标称调节模式（运行）
- LPR 用于停机模式
- 断电模式用于待机模式：稳压器输出为高阻抗：内核电路被断电，导致零功耗（但寄存器和 SRAM 的内容会丢失）

该稳压器在复位后始终启用。在待机模式下被禁用，提供高阻抗输出。

2.3.12 低功耗模式

STM32F103xx 性能系列支持三种低功耗模式，以在低功耗消耗、短启动时间和可用唤醒源之间实现最佳平衡：

- **睡眠模式**
  在睡眠模式下，只有 CPU 停止。所有外设继续运行，并在中断/事件发生时唤醒 CPU。

- 停止模式
  停止模式在保留 SRAM 和寄存器内容的同时实现最低功耗。1.8 V 域内的所有时钟停止，PLL、HSI RC 和 HSE 晶体振荡器被禁用。稳压器也可以置于正常或低功耗模式。

  设备可以通过任何 EXTI 线从 Stop 模式唤醒。EXTI 线源可以是 16 条外部线、PVD 输出、RTC 报警或 USB 唤醒。

- **待机模式**
  待机模式用于实现最低功耗。内部电压调节器被关闭，因此整个 1.8 V 域被关闭。PLL、HSI RC 和 HSE 晶体振荡器也被关闭。进入待机模式后，SRAM 和寄存器内容会丢失，除了 Backup 域和待机电路中的寄存器。

  当发生外部复位（NRST 引脚）、IWDG 复位、WKUP 引脚的上升沿或 RTC 报警时，设备退出待机模式。

注意：进入Stop或Standby模式时，RTC、IWDG以及相应的时钟源不会被停止。

译文由AI生成，请仔细甄别

2.3.13 DMA

灵活的7通道通用DMA能够管理内存到内存、外设到内存和内存到外设的传输。DMA控制器支持循环缓冲区管理，避免控制器到达缓冲区末尾时产生中断。

每个通道都连接到专用的硬件DMA请求，支持每个通道上的软件触发。配置由软件完成，源和目标之间的传输大小是独立的。

DMA可以与主要外设一起使用：SPI、I^2C、USART、通用和高级控制定时器TIMx以及ADC。

2.3.14 RTC (实时时钟) 和备份寄存器

实时时钟和备份寄存器通过一个开关供电，该开关在有 VDD 电源时从 VDD 电源获取电力，或在 VBAT 引脚上获取电力。备份寄存器是十个 16 位寄存器，用于在 VDD 电源不存在时存储 20 字节的用户应用程序数据。

实时时钟提供一组连续运行的计数器，可用于配合合适的软件提供时钟日历功能，并提供闹钟中断和周期中断。它由一个 32.768 kHz 的外部晶体、谐振器或振荡器、内部低功耗 RC 振荡器或 128 分频的高速外部时钟驱动。内部低功耗 RC 的典型频率为 40 kHz。实时时钟可以使用外部 512 Hz 输出来校准，以补偿任何自然晶体偏差。实时时钟具有一个 32 位可编程计数器，用于使用比较寄存器生成闹钟进行长期测量。时间基准时钟使用一个 20 位预分频器，默认配置为从 32.768 kHz 的时钟生成 1 秒的时间基准。

2.3.15 定时器和看门狗

中密度 STM32F103xx 性能系列器件包括一个高级控制定时器、三个通用定时器、两个看门狗定时器和一个 SysTick 定时器。

表4比较了高级控制和通用定时器的功能。

表 4. 定时器功能比较

计时器	计数器分辨率	计数器 type	预分频器因子	DMA 请求代数	捕获/比较通道	互补输出
TIM1	16位	Up, 下行, 上下行	任何整数 1 到 65536 之间	Yes	4	Yes
TIM2, TIM3, TIM4	16 位	Up, 向下, 向上/向下	任何整数 1 和 65536	Yes	4	No

译文由AI生成，请仔细甄别

高级控制定时器 (TIM1)

高级控制定时器（TIM1）可以看作是三相PWM复用6个通道。它具有可编程插入死区的互补PWM输出。它也可以看作是一个完整的通用定时器。4个独立通道可用于

- 输入捕获
- 输出比较
- PWM 生成（边沿或中心对齐模式）
- 单脉冲模式输出

如果配置为通用 16 位定时器，它具有与 TIMx 定时器相同的特性。如果配置为 16 位 PWM 生成器，它具有完整的调制能力（0-100%）。

在调试模式下，高级控制定时器计数器可以被冻结，PWM 输出可以被禁用，以关闭由这些输出驱动的任何电源开关。

许多特性与具有相同架构的通用 TIM 定时器共享。因此，高级控制定时器可以通过定时器链路功能与 TIM 定时器协同工作，以实现同步或事件链。

通用定时器（TIMx）

STM32F103xx 性能系列设备中嵌入了多达三个可同步的通用定时器。这些定时器基于 16 位自动重载向上/向下计数器、16 位预分频器，并具有每个通道独立的输入捕获/输出比较、PWM 或单脉冲模式输出功能。这使得最大封装上最多可支持 12 个输入捕获/输出比较/PWM。

通用定时器可以通过定时器链路功能与高级控制定时器协同工作，实现同步或事件链式触发。它们的计数器可以在调试模式下冻结。任何通用定时器都可以用于生成 PWM 输出。它们都具有独立的 DMA 请求生成功能。

这些定时器能够处理四象限（增量式）编码器信号以及一个至三个霍尔效应传感器的数字输出信号。

独立看门狗

独立看门狗基于 12 位向下计数器和 8 位预分频器。它由独立的 40 kHz 内部 RC 振荡器供电，并且由于它独立于主时钟运行，因此可以在 Stop 和 Standby 模式下工作。它可以用作在出现问题时重置设备的看门狗，也可以用作应用程序超时管理的自由运行定时器。它可以通过选项字节进行硬件或软件配置。计数器可以在调试模式下冻结。

窗口看门狗

看门狗定时器基于一个7位向下计数器，可以设置为自由运行模式。当出现问题时，它可以作为看门狗来重置设备。它由主时钟驱动。它具有早期预警中断功能，在调试模式下计数器可以被冻结。

译文由AI生成，请仔细甄别

SysTick 定时器

这个定时器专门用于操作系统，但也可以用作标准的向下计数器。它具有以下特点：

- 一个 24 位向下计数器
- 自动重载功能
- 计数器达到0时生成可屏蔽系统中断
- 可编程时钟源

2.3.16 I2C总线

最多两个I2C总线接口可以在多主和从模式中运行。它们可以支持标准和快速模式。

它们支持双从机寻址（仅7位）以及在主模式下的7/10位寻址。内置硬件CRC生成/验证功能。

它们可以通过DMA服务，并支持SM Bus 2.0/PM Bus。

2.3.17 通用同步/异步收发器 (USART)

其中一个 USART 接口能够以高达 4.5 Mbit/s 的速度通信。其他可用的接口以高达 2.25 Mbit/s 的速度通信。它们提供 CTS 和 RTS 信号的硬件管理，支持 IrDA SIR ENDEC，符合 ISO 7816 标准，并具有 LIN 主/从能力。

所有 USART 接口都可以由 DMA 控制器服务。

2.3.18 串行外设接口 (SPI)

最多两个 SPI 能够在全双工和单工通信模式下以高达 18 Mbits/s 的速度在从机和主模式下通信。3 位预分频器提供 8 个主模式频率，帧长可配置为 8 位或 16 位。硬件 CRC 生成/验证支持基本的 SD 卡/MMC 模式。

两个SPI都可以由DMA控制器服务。

2.3.19 控制器局域网（CAN）

CAN符合2.0A和B（活动）规范，波特率高达1 Mbit/s。它可以接收和传输具有11位标识符的标准帧以及具有29位标识符的扩展帧。它具有三个发送邮箱、两个具有三个阶段的接收FIFO和14个可扩展的滤波器组。

2.3.20 通用串行总线（USB）

STM32F103xx 性能系列集成了一个与 USB 全速 12 Mbs 兼容的 USB 设备外设。USB 接口实现了一个全速（12 Mbit/s）功能接口。它具有软件可配置的端点设置和挂起/恢复支持。专用 48 MHz 时钟由内部主 PLL 生成（时钟源必须使用 HSE 晶体振荡器）。

译文由AI生成，请仔细甄别

2.3.21 GPIO（通用输入/输出）

每个 GPIO 引脚都可以通过软件配置为输出（推挽或开漏），作为输入（带或不带上拉或下拉）或作为外设替代功能。大多数 GPIO 引脚与数字或模拟替代功能共享。所有 GPIO 都具有高电流能力。

如果需要，可以通过特定的顺序锁定 I/O 的复用功能配置，以避免对 I/O 寄存器进行虚假写入。

APB2 上的 I/O，最高切换速度可达 18 MHz。

2.3.22 ADC（模数转换器）

STM32F103xx 性能系列设备中嵌入了两个 12 位模数转换器，每个 ADC 共享高达 16 个外部通道，可在单次或扫描模式下进行转换。在扫描模式下，会对选定的模拟输入组进行自动转换。

ADC 接口中嵌入的附加逻辑功能允许：

- 同时采样和保持
- 交错采样和保持
- 单路分流

ADC 可以由 DMA 控制器服务。

模拟看门狗功能允许对一个、一些或所有选定通道的转换电压进行非常精确的监控。当转换电压超出编程阈值时，会生成中断。

通用定时器 (TIMx) 和高级控制定时器 (TIM1) 生成的事件可以分别内部连接到 ADC 启动触发器、注入触发器和 DMA 触发器，以允许应用程序同步 A/D 转换和定时器。

2.3.23 温度传感器

温度传感器必须生成一个随温度线性变化的电压。转换范围在 2 V < VDDA < 3。6 V 之间。温度传感器内部连接到 ADC12_IN16 输入通道，该通道用于将传感器输出电压转换为数字值。

2.3.24 串行线 JTAG 调试端口 (SWJ-DP)

Arm SWJ-DP 接口是嵌入式的，它是一个集成的 JTAG 和串行线调试端口，允许串行线调试器或 JTAG 探针连接到目标。JTAG 的 TMS 和 TCK 引脚分别与 SWDIO 和 SWCLK 共用，并在 TMS 引脚上使用特定的序列在 JTAG-DP 和 SW-DP 之间切换。

译文由AI生成，请仔细甄别

3 引脚说明和引脚描述

图3. STM32F103xx性能系列LFBGA100球出



译文由AI生成，请仔细甄别

图4. STM32F103xx性能系列LQFP100引脚定义



译文由AI生成，请仔细甄别

图 5. STM32F103xx 性能系列 UFBGA100 引脚图



译文由AI生成，请仔细甄别

图6. STM32F103xx性能系列LQFP64引脚定义



译文由AI生成，请仔细甄别

图 7. STM32F103xx 性能系列 TFBGA64 球脚排列



译文由AI生成，请仔细甄别

图8. STM32F103xx性能系列LQFP48引脚定义



图9. STM32F103xx性能系列UFQFPN48引脚定义



译文由AI生成，请仔细甄别

图 10. STM32F103xx 性能系列 VFQFPN36 引脚图



译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (after reset)	Alternate functions(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					Default	Remap
A3	B2	-	-	-	1	-	PE2	I/O	FT	PE2	TRACECK	-
B3	A1	-	-	-	2	-	PE3	I/O	FT	PE3	TRACED0	-
C3	B1	-	-	-	3	-	PE4	I/O	FT	PE4	TRACED1	-
D3	C2	-	-	-	4	-	PE5	I/O	FT	PE5	TRACED2	-
E3	D2	-	-	-	5	-	PE6	I/O	FT	PE6	TRACED3	-
B2	E2	1	B2	1	6	-	V_{BAT}	S	-	V_{BAT}	-	-
A2	C1	2	A2	2	7	-	PC13-TAMPER-RTC(5)	I/O	-	PC13(6)	TAMPER-RTC	-
A1	D1	3	A1	3	8	-	PC14-OSC32_IN(5)	I/O	-	PC14(6)	OSC32 IN_	-
B1	E1	4	B1	4	9	-	PC15-OSC32 OUT(5)_	I/O	-	PC15(6)	OSC32 OUT_	-
C2	F2	-	-	-	10	-	V_{SS_5}	S	-	V_{SS_5}	-	-
D2	G2	-	-	-	11	-	V_{DD_5}	S	-	V_{DD_5}	-	
C1	F1	5	C1	5	12	2	OSC IN_	I	-	OSC IN_	-	PD0(7)
D1	G1	6	D1	6	13	3	OSC OUT_	O	-	OSC OUT_		PD1(7)
E1	H2	7	E1	7	14	4	NRST	I/O	-	NRST	-	-
F1	H1	-	E3	8	15	-	PC0	I/O	-	PC0	ADC12 IN10_	-
F2	J2	-	E2	9	16	-	PC1	I/O	-	PC1	ADC12 IN11_	-
E2	J3	-	F2	10	17	-	PC2	I/O	-	PC2	ADC12 IN12_	-
F3	K2	-	-(8)	11	18	-	PC3	I/O	-	PC3	ADC12 IN13_	-
G1	J1	8	F1	12	19	5	V_{SSA}	S	-	V_{SSA}	-	-
H1	K1	-	-	-	20	-	VREF-	S	-	VREF-	-	-
J1	L1	-	G1(8)	-	21	-	V_{REF+}	S	-	V_{REF+}	-	-
K1	M1	9	H1	13	22	6	V_{DDA}	S	-	V_{DDA}	-	-

译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义（续）

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (after reset)	Alternate functions(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					Default	Remap
G2	L2	10	G2	14	23	7	PA0-WKUP	I/O	-	PA0	WKUP/ USART2 CTS(9)/ ADC12 IN0/ TIM2 CH1 ETR(9)	-
H2	M2	11	H2	15	24	8	PA1	I/O	-	PA1	USART2 RTS(9)/ ADC12 IN1/ TI M2 CH2(9)	-
J2	K3	12	F3	16	25	9	PA2	I/O	-	PA2	USART2 TX(9)/ ADC12 IN2/ TIM2 CH3(9)	-
K2	L3	13	G3	17	26	10	PA3	I/O	-	PA3	USART2 RX(9)/ ADC12 IN3/ TIM2 CH4(9)	-
E4	E3	-	C2	18	27	-	VSS 4	S	-	VSS 4	-	-
F4	H3	-	D2	19	28	-	VDD 4	S	-	VDD 4	-	-
G3	M3	14	H3	20	29	11	PA4	I/O	-	PA4	SPI1 NSS(9)/ USART2 CK(9)/ ADC12 IN4	-
H3	K4	15	F4	21	30	12	PA5	I/O	-	PA5	SPI1 SCK(9)/ ADC12 IN5	-
J3	L4	16	G4	22	31	13	PA6	I/O	-	PA6	SPI1 MISO(9)/ ADC12 IN6/ TIM3 CH1(9)	TIM1 BKIN
K3	M4	17	H4	23	32	14	PA7	I/O	-	PA7	SPI1 MOSI(9)/ ADC12 IN7/ TIM3 CH2(9)	TIM1 CH1N
G4	K5	-	H5	24	33		PC4	I/O	-	PC4	ADC12 IN14	-
H4	L5	-	H6	25	34		PC5	I/O	-	PC5	ADC12 IN15	-
J4	M5	18	F5	26	35	15	PB0	I/O	-	PB0	ADC12_IN8/ TIM3 CH3(9) TIM1_CH2N	
K4	M6	19	G5	27	36	16	PB1	I/O	-	PB1	ADC12_IN9/ TIM3 CH4(9) TIM1_CH3N	

译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义（续）

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (复位后)	替代功能(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					默认	重映射
G5	L6	20	G6	28	37	17	PB2	I/O	FT	PB2/BOOT1	-	-
H5	M7	-	-	-	38	-	PE7	I/O	FT	PE7	-	TIM1 ETR_
J5	L7	-	-	-	39	-	PE8	I/O	FT	PE8	-	TIM1 CH1N_
K5	M8	-	-	-	40	-	PE9	I/O	FT	PE9	-	TIM1 CH1_
G6	L8	-	-	-	41	-	PE10	I/O	FT	PE10	-	TIM1 CH2N_
H6	M9	-	-	-	42	-	PE11	I/O	FT	PE11	-	TIM1 CH2_
J6	L9	-	-	-	43	-	PE12	I/O	FT	PE12	-	TIM1 CH3N_
K6	M10	-	-	-	44	-	PE13	I/O	FT	PE13	-	TIM1 CH3_
G7	M11	-	-	-	45	-	PE14	I/O	FT	PE14	-	TIM1 CH4_
H7	M12	-	-	-	46	-	PE15	I/O	FT	PE15	-	TIM1 BKIN_
J7	L10	21	G7	29	47	-	PB10	I/O	FT	PB10	I2C2_SCL/ USART3 _TX(9)	TIM2 CH3_
K7	L11	22	H7	30	48	-	PB11	I/O	FT	PB11	I2C2 SDA/_ USART3 RX(9)_	TIM2 CH4_
E7	F12	23	D6	31	49	18	V_{SS_1}	S	-	VSS 1_	-	-
F7	G12	24	E6	32	50	19	V_{DD_1}	S	-	VDD 1_	-	-
K8	L12	25	H8	33	51	-	PB12	I/O	FT	PB12	SPI2 NSS/_I2C2 SMBAI/_ USART3 CK(9)/_TIM1 _BKIN(9)	-
J8	K12	26	G8	34	52	-	PB13	I/O	FT	PB13	SPI2 SCK/_ USART3 CTS(9)/_ TIM1 CH1N (9)_	-
H8	K11	27	F8	35	53	-	PB14	I/O	FT	PB14	SPI2 MISO/_ USART3 RTS(9)_ TIM1 CH2N (9)_	-
G8	K10	28	F7	36	54	-	PB15	I/O	FT	PB15	SPI2 MOSI/ _ TIM1 CH3N(9)_	-
K9	K9	-	-	-	55	-	PD8	I/O	FT	PD8	-	USART3 TX_
J9	K8	-	-	-	56	-	PD9	I/O	FT	PD9	-	USART3 RX_

译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义（续）

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (复位后)	替代功能(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					默认	重映射
H9	J12	-	-	-	57	-	PD10	I/O	FT	PD10	-	USART3 CK_
G9	J11	-	-	-	58	-	PD11	I/O	FT	PD11	-	USART3 _CTS
K10	J10	-	-	-	59	-	PD12	I/O	FT	PD12	-	TIM4 CH1 / _USART3 RTS_
J10	H12	-	-	-	60	-	PD13	I/O	FT	PD13	-	TIM4 CH2_
H10	H11	-	-	-	61	-	PD14	I/O	FT	PD14	-	TIM4 CH3_
G10	H10	-	-	-	62	-	PD15	I/O	FT	PD15	-	TIM4 CH4_
F10	E12	-	F6	37	63	-	PC6	I/O	FT	PC6	-	TIM3 CH1_
E10	E11		E7	38	64	-	PC7	I/O	FT	PC7	-	TIM3 CH2_
F9	E10		E8	39	65	-	PC8	I/O	FT	PC8	-	TIM3 CH3_
E9	D12	-	D8	40	66	-	PC9	I/O	FT	PC9	-	TIM3 CH4_
D9	D11	29	D7	41	67	20	PA8	I/O	FT	PA8	USART1 CK/_ TIM1 CH1(9)/_ MCO	-
C9	D10	30	C7	42	68	21	PA9	I/O	FT	PA9	USART1 TX(9)/_ TIM1 CH2(9)_	-
D10	C12	31	C6	43	69	22	PA10	I/O	FT	PA10	USART1 RX(9)/_ TIM1 CH3(9)_	-
C10	B12	32	C8	44	70	23	PA11	I/O	FT	PA11	USART1 CTS/‾ CANRX(9)/ USBDM/ TIM1 CH4(9)_	-
B10	A12	33	B8	45	71	24	PA12	I/O	FT	PA12	USART1 RTS/‾ CANTX(9) / USBDP TIM1 ETR(9)_	-
A10	A11	34	A8	46	72	25	PA13	I/O	FT	JTMS/SWDIO	-	PA13
F8	C11	-	-	-	73	-	未连接					-
E6	F11	35	D5	47	74	26	VSS 2_	S	-	VSS 2_	-	-
F6	G11	36	E5	48	75	27	VDD 2_	S	-	VDD 2_	-	-

译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义（续）

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (复位后)	替代功能(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					默认	重新映射
A9	A10	37	A7	49	76	28	PA14	I/O	FT	JTCK/SWCLK	-	PA14
A8	A9	38	A6	50	77	29	PA15	I/O	FT	JTDI	-	TIM2 CH1 _ _ ETR/ PA15 /SPI1 NSS_
B9	B11	-	B7	51	78		PC10	I/O	FT	PC10	-	USART3 TX_
B8	C10	-	B6	52	79		PC11	I/O	FT	PC11	-	USART3 RX_
C8	B10	-	C5	53	80		PC12	I/O	FT	PC12	-	USART3 CK_
D8	C9	-	C1	-	81	2	PD0	I/O	FT	PD0	-	CANRX
E8	B9	-	D1	-	82	3	PD1	I/O	FT	PD1	-	CANTX
B7	C8		B5	54	83	-	PD2	I/O	FT	PD2	TIM3 ETR_	-
C7	B8	-	-	-	84	-	PD3	I/O	FT	PD3	-	USART2 CTS_
D7	B7	-	-	-	85	-	PD4	I/O	FT	PD4	-	USART2 RTS_
B6	A6	-	-	-	86	-	PD5	I/O	FT	PD5	-	USART2 TX_
C6	B6	-	-	-	87	-	PD6	I/O	FT	PD6	-	USART2 RX_
D6	A5	-	-	-	88	-	PD7	I/O	FT	PD7	-	USART2 CK_
A7	A8	39	A5	55	89	30	PB3	I/O	FT	JTDO	-	TIM2 CH2 /_ PB3 TRACESWO SPI1 SCK_
A6	A7	40	A4	56	90	31	PB4	I/O	FT	JNTRST	-	TIM3 CH1/_ PB4/ SPI1 MISO_
C5	C5	41	C4	57	91	32	PB5	I/O		PB5	I2C1_SMBAl TIM3_CH2 / SPI1 MOSI_	
B5	B5	42	D3	58	92	33	PB6	I/O	FT	PB6	I2C1_SCL(9)/ TIM4 CH1(9) USART1_TX_	
A5	B4	43	C3	59	93	34	PB7	I/O	FT	PB7	I2C1_SDA(9)/ TIM4 CH2(9) USART1_RX_	
D5	A4	44	B4	60	94	35	BOOT0	I		BOOT0	-	-

译文由AI生成，请仔细甄别

表 5. 中密度 STM32F103xx 引脚定义（续）

Pins							引脚名称	Type(1)	I / O Level(2)	Main function(3) (复位后)	替代功能(4)	
LFBGA100	UFBG100	LQFP48/UFQFPN48	TFBGA64	LQFP64	LQFP100	VFQFPN36					默认	重映射
B4	A3	45	B3	61	95	-	PB8	I/O	FT	PB8	TIM4 CH3(9)_	I2C1 SCL /_ CANRX
A4	B3	46	A3	62	96	-	PB9	I/O	FT	PB9	TIM4_CH4(9)	I2C1_SDA/ CANTX
D4	C3	-	-	-	97	-	PE0	I/O	FT	PE0	TIM4 ETR_	-
C4	A2	-	-	-	98	-	PE1	I/O	FT	PE1	-	-
E5	D3	47	D4	63	99	36	VSS 3_	S	-	VSS 3_	-	-
F5	C4	48	E4	64	100	1	VDD 3_	S	-	VDD 3_	-	-

1. I = 输入，O = 输出，S = 电源。

2. FT = 5 V容错。

3. Function availability depends upon the chosen device. For devices having reduced peripheral counts, it is always the lower number of peripheral that is included. For example, if a device has only one SPI and two USARTs, they are called SPI1 and USART1 and USART2, respectively. Refer to *Table 2*.

4. 如果多个外设共享同一个I/O引脚，为了避免这些替代功能之间的冲突，应通过外设时钟使能位（在相应的RCC外设时钟使能寄存器中）仅使能一个外设。

5. PC13、PC14和PC15通过电源开关供电。由于开关只能吸收有限的电流（3 mA），在输出模式下使用GPIO PC13至PC15受到限制：速度不应超过2 MHz，最大负载为30 pF，并且这些IO不能用作电流源（例如驱动LED）。

6. 第一次备份域上电后的主功能。之后，即使在复位后也取决于备份寄存器的内容（因为这些寄存器不会被主复位复位）。有关如何管理这些IO的详细信息，请参阅STM32F10xxx参考手册中的电池备份域和BKP寄存器描述部分，该手册可在STMicroelectronics网站www.st.com获取。

7. VFQFPN36 封装中引脚编号 2 和 3、LQFP48、UFQFP48 和 LQFP64 封装中引脚编号 5 和 6、以及 TFBGA64 封装中 C1 和 C2 在复位后配置为 OSC_IN/OSC100 OUT，但是这些引脚上的 PD0 和 PD1 的功能可以通过软件重新映射。对于 LQFP 封装，PD0 和 PD1 默认可用，因此无需重新映射。更多详情，请参阅 STM32F10xxx 参考手册中的替代功能 I/O 和调试配置部分。PD0 和 PD1 在输出模式下使用受限，因为它们在输出模式下只能以 50 MHz 使用。

8. 与 LQFP64 封装不同，TFBGA64 封装中没有 PC3。相反，提供了 $VREF_+$ 功能。

9. 此替代功能可通过软件重新映射到其他端口引脚（如果所使用的封装上可用）。更多详情，请参阅STM32F10xxx参考手册中的替代功能I/O和调试配置部分，该手册可从STMicroelectronics网站下载：www.st.com。

译文由AI生成，请仔细甄别

4 内存映射

内存映射图示见图11。

图11. 内存映射图



译文由AI生成，请仔细甄别

5 电气特性

5.1 参数条件

除非另有规定，所有电压均参考VSS。

5.1.1 最小值和最大值

除非另有规定，最小值和最大值在环境温度、电源电压和频率的最坏条件下通过在生产中对100%的设备进行的测试得到保证，环境温度为TA = 25°C和TA = TAmax（由所选温度范围给出）。

数据基于特性化结果、设计仿真和/或技术特性，在表格脚注中注明，未在生产中进行测试。基于根据特性化，最小值和最大值指样本测试，表示平均值加减三倍标准偏差（均值 ± 3σ）。

5.1.2 典型值

除非另有说明，典型数据基于TA = 25°C、VDD = 3.3 V（适用于2 V ≤ VDD ≤ 3.6 V电压范围）。它们仅作为设计指南提供，未经测试。

典型ADC精度值是通过在完整温度范围内对一批来自标准扩散批次的样品进行表征确定的，其中95%的器件误差小于或等于指示值（均值 ± 2σ）.

5.1.3 典型曲线

除非另有说明，所有典型曲线仅作为设计指南提供，未经测试。

5.1.4 加载电容器

用于引脚参数测量的加载条件如图12所示。

5.1.5 引脚输入电压

设备引脚上的输入电压测量在图13中描述。

图12。引脚加载条件



图13。引脚输入电压



译文由AI生成，请仔细甄别

5.1.6 电源方案

图14. 电源方案



注意：在图14中，4.7 µF电容器必须连接到VDD3。

5.1.7 当前消耗测量

图15. 当前消耗测量方案



译文由AI生成，请仔细甄别

5.2 绝对最大额定值

超过表6、表7和表8中列出的绝对最大额定值可能会对设备造成永久性损坏。这些是应力额定值，仅此而已，并不表示设备在这些条件下能正常工作。长时间暴露在最大额定值条件下可能会影响设备可靠性。

表 6. 电压特性

符号	评分	Min	Max	Unit
VDD –VSS	外部主电源电压（包括VDDA和VDD）（1）	–0.3	4.0	V
VIN(2)	5 V容限引脚上的输入电压	VSS –0.3	VDD +4.0	
	任何其他引脚上的输入电压	VSS –0.3	4.0	
|ΔVDDx|	不同VDD电源引脚之间的差异	-	50	mV
|VSSX –VSS|	所有不同接地引脚之间的差异	-	50	
VESD(HBM)	静电放电电压（人体模型）	参见第5.3.11节		

1. 所有主电源（VDD、VDDA）和接地（VSS、VSSA）引脚必须始终连接到外部电源，在允许的范围内。
2. VIN最大值必须始终得到尊重。参考表7以获取允许的最大注入电流值。

表7.当前特性

符号	评分	Max.	Unit
I_{VDD}	总电流流入VDD/VDDA电源线（源）（1）	150	mA
I_{VSS}	总电流从VSS地线流出（sinking）（1）	150	
I_{IO}	任何I/O和控制引脚吸收的输出电流	25	
	任何I/O和控制引脚提供的输出电流	–25	
IINJ(PIN)(2)	在五个耐压引脚上的注入电流(3)	-5/+0	
	在除(4)以外的任何引脚上的注入电流	± 5	
ΣIINJ(PIN)	总注入电流（所有I/O和控制引脚的总和）（5）	± 25	

1. 所有主要电源（VDD、VDDA）和接地（VSS、VSSA）引脚必须始终连接到外部电源，在允许的范围内。
2. 负向注入会干扰设备的模拟性能。参见表49的脚注2。
3. 在这些I/O上无法进行正向注入。通过VIN<VSS进行负向注入。IINJ(PIN)必须永不超出。参考表6以获取最大允许输入电压值。
4. 通过VIN > VDD进行正向注入，而通过VIN < VSS进行负向注入。IINJ(PIN)必须永不超出。参考表6以获取最大允许输入电压值。
5. 当多个输入提交到电流注入时，最大 ΣIINJ(PIN) 是注入的正电流和负电流的绝对和（瞬时值）。

表8。热特性

符号	评分	值	Unit
T_{STG}	存储温度范围	–65 至 +150	°C
T_J	最大结温	150	

译文由AI生成，请仔细甄别

5.3 工作条件

5.3.1 一般工作条件

表 9. 一般工作条件

符号	参数	条件		Min	Max	Unit
fHCLK	内部 AHB 时钟频率	-		0	72	MHz
fPCLK1	内部APB1时钟频率	-		0	36	
fPCLK2	内部APB2时钟频率	-		0	72	
V_{DD}	标准工作电压	-		2	3.6	V
VDDA(1)	模拟工作电压（未使用ADC）	必须与VDD(2)相同电位		2	3.6	
	模拟工作电压（使用ADC）			2.4	3.6	
V_{BAT}	备用工作电压	-		1.8	3.6	
V_{IN}	I/O 输入电压	标准 IO		–0.3	V_{DD}+ 0.3	V
		FT IO(3)	2 V < VDD ≤ 3.6 V	–0.3	5.5	
			V_{DD} = 2 V	–0.3	5.2	
		BOOT0		0	5.5	
P_D	功耗在 T_A = 85 °C 对于后缀 6 或 T_A = 105 °C 对于后缀 7(4)	LFBGA100		-	454	mW
		LQFP100		-	434	
		UFBGA100		-	339	
		TFBGA64		-	308	
		LQFP64		-	444	
		LQFP48		-	363	
		UFQFPN48		-	624	
		VFQFPN36		-	1000	
T_A	环境温度6 后缀版本	最大功率耗散		–40	85	°C
		低功耗耗散(5)		–40	105	
	环境温度 7 后缀版本	最大功率耗散		–40	105	
		低功耗耗散(5)		–40	125	
T_J	结温范围	6后缀版本		–40	105	
		7后缀版本		–40	125	

1. 当使用ADC时，请参考表47。
2. 建议VDD和VDDA由同一电源供电。VDD和VDDA之间最大差值300 mV
   在启动和运行期间，VDD和VDDA之间可容忍的最大差值为300 mV。
3. 要维持高于 VDD + 0.3 V 的电压，必须禁用内部上拉/下拉电阻。
4. 如果 TA 更低，只要 TJ 不超过 TJmax，允许更高的 PD 值（见第 6.10 节）。
5. 在低 -功率 d 耗散状态，只要TJ不超过TJmax，TA就可以扩展到这个范围（参见第6.10节）。

译文由AI生成，请仔细甄别

5.3.2 上电/断电工作条件

TA需符合一般工作条件。

表10. 上电/断电时的运行条件

符号	参数	条件	Min	Max	Unit
t_{VDD}	V_{DD} 上升时间率	-	0	∞	μs/V
	V_{DD} 下降时间率		20	∞	

5.3.3 嵌入式复位和电源控制模块特性

表11中的参数是根据在表9中总结的环境温度和VDD电源电压条件下进行的测试得出的。

表11. 内置复位和电源控制模块特性

符号	参数	条件	Min	Typ	Max	Unit
V_{PVD}	可编程电压检测器电平选择	PLS[2:0] = 000 (上升沿)	2.10	2.18	2.26	V
		PLS[2:0] = 000 (下降沿)	2,00	2.08	2.16	
		PLS[2:0] = 001 (上升沿)	2.19	2.28	2.37	
		PLS[2:0] = 001 (下降沿)	2.09	2.18	2.27	
		PLS[2:0] = 010 (上升沿)	2.28	2.38	2.48	
		PLS[2:0] = 010 (下降沿)	2.18	2.28	2.38	
		PLS[2:0] = 011 (上升沿)	2.38	2.48	2.58	
		PLS[2:0] = 011 (下降沿)	2.28	2.38	2.48	
		PLS[2:0] = 100 (上升沿)	2.47	2.58	2.69	
		PLS[2:0] = 100 (下降沿)	2.37	2.48	2.59	
		PLS[2:0] = 101 (上升沿)	2.57	2.68	2.79	
		PLS[2:0] = 101 (下降沿)	2.47	2.58	2.69	
		PLS[2:0] = 110 (上升沿)	2.66	2.78	2.90	
		PLS[2:0] = 110 (下降沿)	2.56	2.68	2.80	
		PLS[2:0] = 111 (上升沿)	2.76	2.88	3.00	
		PLS[2:0] = 111 (下降沿)	2.66	2.78	2.90	
VPVDhyst(2)	PVD 滞后	-	-	100	-	mV
VPOR/PDR	开机/关机复位阈值	下降沿	1.8(1)	1.88	1.96	V
		上升沿	1.84	1.92	2.0	
VPDRhyst(2)	PDR 滞后	-	-	40	-	mV
TRSTTEMPO(2)	复位暂定	-	1.0	2.5	4.5	ms

1. 产品行为由设计指定，具体到最小的 VPOR/PDR 值。
2. 按设计指定，未在生产中测试。

译文由AI生成，请仔细甄别

5.3.4 嵌入式参考电压

表12中给出的参数是根据表9中总结的环境温度和VDD电源电压条件下的测试结果得出的。

表12。嵌入式内部参考电压

符号	参数	条件	Min	Typ	Max	Unit
VREFINT	内部参考电压	–40 °C < T_A < +105 °C	1.16	1.20	1.26	V
		–40 °C < TA < +85 °C	1.16	1.20	1.24	
TS vrefint(1)_	ADC采样时间当读取内部参考电压	-	-	5.1	17.1(2)	µs
VRERINT(2)	内部参考电压跨越温度范围	VDD = 3 V ±10 mV	-	-	10	mV
TCoeff(2)	温度系数	-	-	-	100	ppm/°C

1. 最短采样时间可以通过多次迭代在应用中确定。
2. 设计指定，生产中未测试。

5.3.5 供应电流特性

电流消耗是多个参数和因素（如工作电压、环境温度、I/O引脚负载、设备软件配置、工作频率、I/O引脚切换率、内存中程序位置以及执行的二进制代码）的函数。

电流消耗按照图15所述进行测量。

本节中给出的所有运行模式电流消耗测量都是使用一个减少的代码完成的，该代码的消耗等效于Dhrystone 2.1代码。

最大电流消耗

MCU处于以下条件下：

- 所有I/O引脚均处于输入模式，并在VDD或VSS处具有静态值（无负载）
- 所有外设均被禁用，除非特别说明
- 闪存访问时间调整为fHCLK频率（0等待状态，0至24 MHz；1等待状态，24至48 MHz；2等待状态，48 MHz以上）
- 预取使能（提醒：此位必须在时钟设置和总线预分频之前设置）
- 当外设使能时，fPCLK1 = fHCLK/2，fPCLK2 = fHCLK

表13、表14和表15中给出的参数是根据表9中总结的环境温度和VDD电源电压条件下的测试结果得出的。

译文由AI生成，请仔细甄别

表13。运行模式下的最大电流消耗，从Flash运行数据处理代码

符号	参数	条件	fHCLK	Max(1)		Unit
				TA = 85 °C	TA = 105 °C	
I_{DD}	输入电流在运行模式	外部时钟(2)，所有外设启用	72 MHz	50.0	50.3	mA
			48 MHz	36.1	36.2	
			36 MHz	28.6	28.7	
			24 MHz	19.9	20.1	
			16 MHz	14.7	14.9	
			8 MHz	8.6	8.9	
		外部时钟(2)，禁用所有外设	72 MHz	32.8	32.9	
			48 MHz	24.4	24.5	
			36 MHz	19.8	19.9	
			24 MHz	13.9	14.2	
			16 MHz	10.7	11.0	
			8 MHz	6.8	7.1	

1. 通过特性分析评估，未在生产中测试，除非另有说明。
2. 外部时钟为8 MHz且PLL开启时$f_{HCLK} > 8$ MHz。

表14。运行模式下的最大电流消耗，从RAM运行数据处理代码

符号	参数	条件	fHCLK	Max(1)		Unit
				T_A = 85 °C	T_A = 105 °C	
I_{DD}	电源电流运行模式	外部时钟(2)，all外设已启用	72 MHz	48	50	mA
			48 MHz	31.5	32	
			36 MHz	24	25.5	
			24 MHz	17.5	18	
			16 MHz	12.5	13	
			8 MHz	7.5	8	
		外部时钟(2)，全部外设禁用	72 MHz	29	29.5	
			48 MHz	20.5	21	
			36 MHz	16	16.5	
			24 MHz	11.5	12	
			16 MHz	8.5	9	
			8 MHz	5.5	6	

1. 基于特性测试，在VDD最大、fHCLK最大时生产测试。
2. 外部时钟为 8 MHz 且 PLL 在 fH 时开启$_{CLK} > 8$ MHz。

译文由AI生成，请仔细甄别

图16. 运行模式下典型电流消耗与频率的关系（3.6 V），代码从RAM运行，外设启用



图17. 运行模式下典型电流消耗与频率的关系（3.6 V），代码从RAM运行，外设禁用



译文由AI生成，请仔细甄别

表 15. 休眠模式下的最大电流消耗，从 Flash 或 RAM 运行代码

符号	参数	条件	fHCLK	Max(1)		Unit
				T_A = 85 °C	T_A = 105 °C	
I_{DD}	输入电流 睡眠模式	外部时钟(2), 所有外设已启用	72 MHz	30	32	mA
			48 MHz	20	20.5	
			36 MHz	15.5	16	
			24 MHz	11.5	12	
			16 MHz	8.5	9	
			8 MHz	5.5	6	
		外部时钟(2), all 外设禁用	72 MHz	7.5	8	
			48 MHz	6	6.5	
			36 MHz	5	5.5	
			24 MHz	4.5	5	
			16 MHz	4	4.5	
			8 MHz	3	4	

1. 基于特性分析，在生产中在VDD最大、fHCLK最大且外设启用时进行测试。
2. 外部时钟为8 MHz且PLL启用时，f_{HCLK} > 8 兆赫兹。

译文由AI生成，请仔细甄别

表16. 停机和待机模式下的典型和最大电流消耗

符号	参数	条件	Typ(1)			Max		Unit
			V_{DD}/V_{BAT} = 2.0 V	V_{DD}/V_{BAT} = 2.4 V	V_{DD}/V_{BAT} = 3.3 V	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in Stop mode	运行模式下的调节器，低速和高速内部RC振荡器以及高速振荡器关闭（无独立看门狗）	-	23.5	24	200	370	μA
		低功耗模式下，低速和高速内部RC振荡器以及高速振荡器关闭（无独立看门狗）	-	13.5	14	180	340	
	待机模式下的供电电流	低速内部RC振荡器和独立看门狗开启	-	2.6	3.4	-	-	
		低速内部RC振荡器开启，独立看门狗关闭	-	2.4	3.2	-	-	
		低速内部RC振荡器和独立看门狗关闭，低速振荡器和RTC关闭	-	1.7	2	4	5	
IDD VBAT_	备份域供应当前	低速振荡器和RTC开启	0.9	1.1	1.4	1.9(2)	2.2	

1. 典型值在TA = 25°C下测量。
2. 通过特性评估，而非在生产中测试，除非另有说明。

图18. VBAT上的典型电流消耗（RTC开启）



译文由AI生成，请仔细甄别

图19. 停止模式下典型电流消耗，稳压器处于运行模式



图20. 停止模式下典型电流消耗，稳压器处于低功耗模式



译文由AI生成，请仔细甄别

图21. 待机模式下的典型电流消耗



典型电流消耗

MCU处于以下条件下：

- 所有 I/O 引脚均处于输入模式，在 VDD 或 VSS 处具有静态值（无负载）
- 所有外设均被禁用，除非明确说明
- 闪存访问时间调整为 fHCLK 频率（0 等待状态从 0 到 24 MHz，24 到 48 MHz 之间一个等待状态，48 MHz 以上两个等待状态）
- 环境温度和 VDD 电源电压条件总结在表 9 中
- 预取已开启（此位必须在时钟设置和总线预分频之前设置）
- 当外设启用时 $f_{PCLK1} = f_{HCLK} / 4$，$f_{PCLK2} = f_{HCLK} / 2$，$f_{ADCCLK} = f_{PCLK2}/4$

译文由AI生成，请仔细甄别

表 17. 运行模式下的典型电流消耗，代码从 Flash 运行数据处理

符号	参数	条件	fHCLK	Typ(1)		Unit
				所有外设启用(2)	所有外设禁用	
I_{DD}	供电电流运行模式	外部时钟(3)	72 MHz	36	27	mA
			48 MHz	24.2	18.6	
			36 MHz	19.0	14.8	
			24 MHz	12.9	10.1	
			16 MHz	9.3	7.4	
			8 MHz	5.5	4.6	
			4 MHz	3.3	2.8	
			2 MHz	2.2	1.9	
			1 MHz	1.6	1.45	
			500 kHz	1.3	1.25	
			125 kHz	1.08	1.06	
		运行在高速度内部RC (HSI), AHB预分频器用于降低频率	64 MHz	31.4	23.9	mA
			48 MHz	23.5	17.9	
			36 MHz	18.3	14.1	
			24 MHz	12.2	9.5	
			16 MHz	8.5	6.8	
			8 MHz	4.9	4.0	
			4 MHz	2.7	2.2	
			2 MHz	1.6	1.4	
			1 MHz	1.02	0.9	
			500 kHz	0.73	0.67	
			125 kHz	0.5	0.48	

1. 典型值是在TA = 25°C、VDD = 3.3 V下测量的。
2. 为模拟部分为每个ADC增加额外的0.8 mA功耗。在应用中，这种功耗仅在ADC开启时发生（ADC_CR2寄存器中的ADON位被设置）。
3. 外部时钟为 8 MHz，当 fHCLK > 8 MHz 时 PLL 处于开启状态。

译文由AI生成，请仔细甄别

表18. Sleep模式下典型电流消耗，代码从Flash或RAM运行

符号	参数	条件	fHCLK	Typ(1)		Unit
				所有外设启用(2)	所有外设禁用	
I_{DD}	电源输入电流睡眠模式	外部时钟(3)	72 MHz	14.4	5.5	mA
			48 MHz	9.9	3.9	
			36 MHz	7.6	3.1	
			24 MHz	5.3	2.3	
			16 MHz	3.8	1.8	
			8 MHz	2.1	1.2	
			4 MHz	1.6	1.1	
			2 MHz	1.3	1.0	
			1 MHz	1.11	0.98	
			500 kHz	1.04	0.96	
			125 kHz	0.98	0.95	
		以高速运行内部RC速度(HSI)，AHB预分频器用于降低频率	64 MHz	12.3	4.4	
			48 MHz	9.3	3.3	
			36 MHz	7	2.5	
			24 MHz	4.8	1.8	
			16 MHz	3.2	1.2	
			8 MHz	1.6	0.6	
			4 MHz	1.0	0.5	
			2 MHz	0.72	0.47	
			1 MHz	0.56	0.44	
			500 kHz	0.49	0.42	
			125 kHz	0.43	0.41	

1. 典型值是在 TA = 25°C，VDD = 3.3 V 下测量的。

2. 为模拟部分增加额外的功耗 0.8 mA/ADC。在应用中，这种功耗仅在 ADC 处于开启状态时发生（ADC_CR2 寄存器中的 ADON 位被设置）。

3. 外部时钟为 8 MHz，当 fHCLK > 8 MHz 时 PLL 处于开启状态。

译文由AI生成，请仔细甄别

片上外设电流消耗

片上外设的当前功耗如表 19 所示。MCU 处于以下条件：

- 所有 I/O 引脚均处于输入模式，并在 VDD 或 VSS 处具有静态值（无负载）
- 所有外设均被禁用，除非另有说明
- 给定的值是通过测量当前消耗来计算的
  - 所有外设都关闭时钟时
  - 只有一个外设开启时钟时
- 环境工作温度和 VDD 电源电压条件总结在 表 6

表 19。外设电流消耗

外设		µA/MHz
AHB (高达 72 MHz)	DMA1	16.53
	BusMatrix(1)	8.33
APB1 (高达 36 MHz)	APB1-Bridge	10.28
	TIM2	32.50
	TIM3	31.39
	TIM4	31.94
	SPI2	4.17
	USART2	12.22
	USART3	12.22
	I2C1	10.00
	I2C2	10.00
	USB	17.78
	CAN1	18.06
	WWDG	2.50
	PWR	1.67
	BKP	2.50
	IWDG	11.67

译文由AI生成，请仔细甄别

表19. 外设电流消耗（续）

外设		μA/MHz
APB2 (高达 72 MHz)	APB2-Bridge	3.75
	GPIOA	6.67
	GPIOB	6.53
	GPIOC	6.53
	GPIOD	6.53
	GPIOE	6.39
	SPI1	4.72
	USART1	11.94
	TIM1	23.33
	ADC1(2)	17.50
	ADC2(2)	16.07

1. 当至少有一个主外围设备处于ON状态（CPU或DMA）时，BusMatrix会自动激活。
2. 测量ADC电流消耗的特定条件：fHCLK = 56 MHz，f_{APB1} = fHCLK / 2，f_{APB2} = fHCLK，fADCCLK = fAPB2 / 4，当ADCx_CR2寄存器中的ADON位设置为1时，必须为每个ADC添加0.65 mA的模拟部分电流消耗 t
必须为每个ADC添加0.65 mA的模拟部分电流消耗

5.3.6 外部时钟源特性

由外部源产生的高速外部用户时钟

表20中给出的特性是通过使用高速外部时钟源，并在表9中总结的环境温度和电源电压条件下进行测试得出的。

表20. 高速外部用户时钟特性

符号	参数	条件	Min	Typ	Max	Unit
fHSE ext_	用户外部时钟源频率(1)	-	1	8	25	MHz
VHSEH	OSC_IN输入引脚高电平电压		0.7VDD	-	V_{DD}	V
VHSEL	OSC_IN 输入引脚低电平电压		V_{SS}	-	0.3VDD	
tw(HSE) $t_{w(HSE)}$	OSC_IN 高或低时间(1)		5	-	-	ns
tr(HSE) $t_{f(HSE)}$	OSC IN 上升或下降时间(1)_		-	-	20	
Cin(HSE)	OSC_IN 输入电容(1)	-	-	5	-	pF
DuCy(HSE)	占空比	-	45	-	55	%
I_L	OSC_IN 输入漏电流	VSS ≤VIN ≤VDD	-	-	±1	μA

1. 按设计指定，未在生产环境中测试。

译文由AI生成，请仔细甄别

低速外部用户时钟由外部源生成

表21中给出的特性是通过使用低速外部时钟源，并在表9中总结的环境温度和电源电压条件下进行的测试结果。

表21。低速外部用户时钟特性

符号	参数	条件	Min	Typ	Max	Unit
fLSE ext_	用户外部时钟源 frequency(1)	-		32.768	1000	kHz
VLSEH	OSC32_IN 输入引脚高电平电压		0.7VDD	-	V_{DD}	V
VLSEL	OSC32_IN 输入引脚低电平电压		V_{SS}	-	0.3VDD	
tw(LSE) $t_{w(LSE)}$	OSC32_IN 高或低时间(1)		450	-	-	ns
tr(LSE) $t_{f(LSE)}$	OSC32 IN 上升或下降时间(1)_		-	-	50	
Cin(LSE)	OSC32_IN 输入电容(1)	-	-	5	-	pF
DuCy(LSE)	占空比	-	30	-	70	%
I_L	OSC32_IN 输入漏电流	VSS ≤VIN ≤VDD	-	-	±1	μA

1. 按设计指定，未在生产环境中测试。

图22。高速外部时钟源AC时序图



译文由AI生成，请仔细甄别

图23。低速外部时钟源AC时序图



由晶体/陶瓷谐振器产生的高速外部时钟

高速外部 (HSE) 时钟可使用 4 至 16 MHz 晶体/陶瓷谐振器振荡器供电。本段中提供的所有信息均基于使用表 22 中指定的典型外部组件获得的特性化结果。在应用中，谐振器和负载电容器必须尽可能靠近振荡器引脚放置，以最小化输出失真和启动稳定时间。有关谐振器特性（频率、封装、精度）的更多详细信息，请参阅晶体谐振器制造商。

表 22. HSE 4-16 MHz 振荡器特性(1) (2)

符号	参数	条件	Min	Typ	Max	Unit
fOSC IN_	振荡器频率	-	4	8	16	MHz
R_F	反馈电阻	-	-	200	-	kΩ
i_2	HSE 驱动电流	VDD = 3.3 V, VIN = VSS 带 30 pF 负载	-	-	1	mA
g_m	振荡器跨导	启动	25	-	-	mA/V
tSU(HSE(3)	启动时间	VDD已稳定	-	2	-	ms

1. 晶体/陶瓷谐振器制造商提供的谐振器特性。
2. 通过特性评估，未在生产中测试，除非另有说明。
3. tSU(HSE)是从启用（由软件）到达到稳定的8 MHz振荡的时刻测量的启动时间。此值针对标准晶体谐振器进行测量，并且会因晶体制造商而异。

对于 CL1 和 CL2，建议使用 5 pF 至 25 pF 范围（典型值）的高质量外部陶瓷电容器，专为高频应用设计，并选择以匹配晶体或谐振器的需求（见图 24）。CL1 和 CL2 通常尺寸相同。晶体制造商通常会指定一个负载电容，该电容是 CL1 和 CL2 的串联组合。在调整 CL1 和 CL2 大小时，必须包括 PCB 和 MCU 引脚电容（10 pF 可用作引脚和板电容的总和的粗略估计）。

译文由AI生成，请仔细甄别

CL2。参考 AN2867 “ST 微控制器振荡器设计指南”，可在 STMicroelectronics 网站上 www.st.com 获取。

图24. 使用8 MHz晶体的典型应用



1. REXT值取决于晶体的特性。

由晶体/陶瓷谐振器产生低速外部时钟

低速外部 (LSE) 时钟可以由 32.768 kHz 晶体/陶瓷谐振器振荡器供电。本段中给出的所有信息均基于使用表 23 中指定的典型外部组件获得 characterization 结果。在应用中，谐振器和负载电容器必须尽可能靠近振荡器引脚，以减少 tortion 和启动稳定时间。有关谐振器特性（频率、封装、精度）的更多详细信息，请参阅晶体谐振器制造商。

表 23. LSE 振荡器特性 (f_{LSE} = 32.768 kHz)(1) (2)

符号	参数	条件		Min	Typ	Max	Unit
R_F	反馈电阻	-		-	5	-	MΩ
I_2	LSE 驱动电流	VDD = 3.3 V, VIN = VSS		-	-	1.4	μA
g_m	振荡器跨导	-		5	-	-	μA/V
tSU(LSE)(3)	启动时间	VDD 是稳定的	T_A = 50 °C	-	1.5	-	s
			T_A = 25 °C	-	2.5	-	
			T_A = 10 °C	-	4	-	
			TA = 0 °C	-	6	-	
			T_A = -10 °C	-	10	-	
			T_A = -20 °C	-	17	-	
			T_A = -30 °C	-	32	-	
			T_A = -40 °C	-	60	-	

1. 通过特性评估，而非在生产中测试，除非另有说明。
2. 参考表格下方的注意和警告段落，以及AN2867“ST微控制器振荡器设计指南”。
3. tSU(LSE)是从启用时刻（由本段落中给出的softwinformation）到达到稳定32.768 kHz振荡的时间。此值针对标准晶体进行测量，并可能因晶体制造商而显著变化

注意： 对于 CL1 和 CL2，建议使用 5 至 15 pF 范围内的高质量陶瓷电容器，以匹配晶体或谐振器的需求。CL1 和 CL2，通常是

译文由AI生成，请仔细甄别

通常尺寸相同。晶体制造商通常会指定一个负载电容，这是 C 的串联组合

C_{L1} 和 C_{L2}。

负载电容 CL 有以下公式：$C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$，其中 Cstray 是引脚电容和板或走线 PCB 相关的电容。通常，它介于 2 和 7 pF 之间。

注意：为避免 CL1 和 CL2 的最大值（15 pF）被超过，强烈建议使用具有负载电容 $C_L \leq 7$ pF 的谐振器。切勿使用负载电容为 12.5 pF 的谐振器。

示例：当选择具有负载电容 CL = 6 pF 和寄生电容 Cstray = 2 pF 的谐振器时，则 $C_{L1} = C_{L2} = 8$ pF.

图 25. 典型 32.768 kHz 晶体应用



5.3.7 内部时钟源特性

表24中给出的参数是在表9中总结的环境温度和VDD电源电压条件下进行的测试得出的。

高速内部 (HSI) RC 振荡器

表 24. HSI振荡器特性(1)

符号	参数	条件		Min	Typ	Max	Unit
f_{HSI}	频率	-		-	8	-	MHz
DuCy(HSI)	占空比	-		45	-	55	%
ACCHSI	HSI的精度振荡器	用户修剪的 RCC CR寄存器(2)		-	-	1(3)	%
		工厂-校准 (4)(5)	TA = –40 至 105 °C	–2	-	2.5	%
			T_A = –10至85°C	–1.5	-	2.2	%
			T_A = 0 至70°C	–1.3	-	2	%
			T_A = 25 °C	–1.1	-	1.8	%
tsu(HSI)(4)	HSI振荡器启动time	-		1	-	2	µs
IDD(HSI)(4)	HSI振荡器功率消耗	-		-	80	100	µA

1. VDD = 3.3 V, TA = –40 至 105 °C，除非另有说明。
2. 参考 AN2868 “STM32F10xxx 内部 RC 振荡器 (HSI) 校准”，可在 www.st.com 获取。

译文由AI生成，请仔细甄别

3. 由设计指定，生产中未测试。
4. 由特性评估，生产中未测试，除非另有说明。
5. HSI振荡器的实际频率可能会受到回流的影响，但不会漂移出指定范围。

低速内部(LSI)RC振荡器

表25. LSI振荡器特性（1）

符号	参数	Min	Typ	Max	Unit
fLSI(2)	频率	30	40	60	kHz
tsu(LSI)(3)	LSI振荡器启动时间	-	-	85	µs
IDD(LSI)(3)	LSI振荡器功耗	-	0.65	1.2	µA

1. VDD = 3 V，TA = –40至105°C，除非另有规定。
2. 通过特性评估，未在生产中测试，除非另有说明。
3. 按设计指定，未在生产中测试。

从低功耗模式唤醒时间

表26中给出的唤醒时间是在一个8-MHz HSI RC振荡器的唤醒阶段上测量的。唤醒设备所使用的时钟源取决于当前的运行模式：

- 停止或待机模式：时钟源是RC振荡器
- 睡眠模式：进入睡眠模式前的时钟源是时钟。

All timin gs 都来自测试 p在环境温度和 VDD 电源下执行
电压条件总结在表 9 中。

译文由AI生成，请仔细甄别

表 26. 低功耗模式唤醒时间

符号	参数	Typ	Unit
tWUSLEEP(1)	Wakeup from Sleep mode	1.8	μs
tWUSTOP(1)	从停止模式唤醒（调节器处于运行模式）	3.6	
	从停机模式唤醒（调节器处于低功耗模式）	5.4	
tWUSTDBY(1)	从待机模式唤醒	50	

1. The wakeu p 时间从唤醒事件开始计算，直到用户应用程序代码的那个点 reads the first instruction.

5.3.8 PLL特性

表 27 中给出的参数是根据表 9 中总结的环境温度和 VDD 电源电压条件下进行的测试得出的。

表 27. PLL 特性

符号	参数	值			Unit
		Min(1)	Typ	Max(1)	
fPLL IN_	PLL 输入时钟(2)	1	8.0	25	MHz
	PLL 输入时钟占空比	40	-	60	%
fPLL OUT_	PLL multiplier output clock	16	-	72	MHz
tLOCK	PLL lock time	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

1. 通过特性评估，未在生产中测试，除非另有说明。
2. 注意使用适当的乘数因子，以便PLL输入时钟值与fPLL OUT定义的范围兼容._

5.3.9 内存特性

闪存

特性在TA = –40至105°C下给出，除非另有说明。

表28. 闪存特性

符号	参数	条件	Min(1)	Typ	Max(1)	Unit
tprog	16位编程时间	TA = –40 至 +105 °C	40	52.5	70	μs
tERASE	页 (1 KB) 擦除时间	TA = –40 至 +105 °C	20	-	40	ms
t_{ME}	批量删除时间	TA = –40 至 +105 °C	20	-	40	

译文由AI生成，请仔细甄别

表 28. 闪存特性（续）

符号	参数	条件	Min(1)	Typ	Max(1)	Unit
I_{DD}	电源电流	读取模式 f_{HCLK} = 72 MHz 带有两个等待状态，VDD = 3.3 V	-	-	20	mA
		写入 / 擦除模式 f_{HCLK} = 72 MHz，V_{DD} = 3.3 V	-	-	5	
		掉电模式 / 停止， VDD = 3.0 至 3.6 V	-	-	50	µA
Vprog	编程电压	-	2	-	3.6	V

1. 设计指定，生产中未测试。

表 29. 闪存耐久性和数据保持

符号	参数	条件	值			Unit
			Min(1)	Typ	Max	
N_{END}	耐久度	TA = –40 至 +85 °C (6 后缀版本) TA = –40 至 +105 °C (7 后缀版本)	10	-	-	kcycles
t_{RET}	数据保持	1 kcycle(2) 在 TA = 85 °C	30	-	-	年
		1 kcycle(2) at TA = 105 °C	10	-	-	
		10 kcycles(2) at TA = 55 °C	20	-	-	

1. 通过特性评估，而非在生产中测试，除非另有说明。
2. 在整个温度范围内进行循环测试。

5.3.10 EMC特性

在设备特性化过程中，对样品进行敏感性测试。

功能EMS（电磁敏感性）

当设备上执行简单应用（通过I/O端口切换2个LED）。设备受到两个电磁事件的压力，直到发生故障。故障由LED指示：

- 静电放电 (ESD) (正极和负极) 应用于所有设备引脚，直到出现功能故障。此测试符合 IEC 61000-4-2 标准。
- FTB: 快速瞬变电压 (正极和负极) 通过 100 pF 电容施加到 VDD 和 VSS 上，直到出现功能故障。此测试符合 IEC 61000-4-4 标准。

设备复位允许恢复正常操作。

测试结果见表 30。它们基于应用笔记 AN1709 中定义的 EMS 等级和类别，该应用笔记可在 www.st.com 上获取。

译文由AI生成，请仔细甄别

表 30. EMS 特性

符号	参数	条件	等级/等级
VFESD	应施加在任何 I/O 引脚上的电压限制以诱导功能故障	VDD = 3.3 V, TA = +25 °C，fHCLK = 72 MHz 符合 IEC 61000-4-2	2B
VEFTB	快速瞬态电压脉冲限制为通过 100 pF 应用于 VDD 和 VSS 引脚以诱导功能扰动	VDD = 3.3 V, TA = +25 °C, fHCLK = 72 MHz 符合 IEC 61000-4-4	4A

设计耐噪软件以避免噪声问题

EMC特性评估和优化在组件级别进行，使用典型应用环境和简化的MCU软件。需要注意的是，良好的EMC性能高度依赖于用户应用，尤其是软件。

因此建议用户针对其应用所需的EMC等级，应用EMC软件优化和预认证测试。

软件推荐

软件流程必须包括对以下失控情况的管理：

- 损坏的程序计数器
- 意外重置
- 关键数据损坏（控制寄存器...）

预资格试验

大多数常见故障（意外复位和程序计数器损坏）可以通过手动将 NRST 引脚或振荡器引脚置于低电平 1 秒来复现。

为了完成这些测试，可以直接在设备上施加 ESD 压力，范围在规格值内。当检测到意外行为时，软件可以进行加固以防止不可恢复的错误发生（参见应用笔记 AN1015，可在 www.st.com 上获取）。

电磁干扰 (EMI)

设备发出的电磁场在执行简单应用程序时（通过I/O端口切换2个LED）被监控。此发射测试符合IEC 61967-2标准，该标准规定了测试板和引脚负载。

表 31. 用于 fHSE = 8 MHz 和 fHCLK = 48 MHz 的 EMI 特性

符号	参数	条件	监控频率带	值	Unit
S_{EMI}	峰值(1)	VDD = 3.3 V, TA = 25 °C，LQFP100 封装 符合 IEC 61967-2	0.1 至 30 MHz	12	dBµV
			30 至 130 MHz	22	
			130 MHz 至 1GHz	23	
	Level(2)		0.1 MHz to 1GHz	4	-

1. 参考AN1709 “EMI辐射测试”章节。
2. 参考 AN1709 “EMI 等级分类”章节。

译文由AI生成，请仔细甄别

表32。 fHSE = 8 MHz 和 fHCLK = 72 MHz 的EMI特性

符号	参数	条件	监控频段	值	Unit
S_{EMI}	峰值(1)	VDD = 3.3 V, TA = 25 °C, LQFP100 package 符合 IEC 61967-2	0.1 至 30 MHz	12	dBµV
			30 至 130 MHz	19	
			130 MHz 至 1GHz	29	
	Level(2)		0.1 MHz 至 1GHz	4	-

1. 参考AN1709“EMI辐射测试”章节。
2. 参考 AN1709 “EMI 等级分类”章节。

5.3.11 绝对最大额定值（电气灵敏度）

基于三种不同的测试（ESD、LU）使用特定的测量方法，对设备进行应力测试，以确定其在电气灵敏度方面的性能。

静电放电 (ESD)

静电放电（一个正脉冲后接一个负脉冲，间隔1秒）根据每个引脚组合施加到每个样品的引脚上。样品数量取决于器件中的电源引脚数量（3个 × (n + 1) 电源引脚）。此测试符合 JESD22-A114/C101 标准。

表 33. ESD 绝对最大额定值

符号	评分	条件	等级	最大值(1)	Unit
VESD(HBM)	静电放电电压（人体模型）	TA = +25 °C 符合 JESD22-A114	2	2000	V
VESD(CDM)	静电放电电压（充电设备模型)	TA = +25 °C 符合 ANSI/ESD STM5.3.1	II	500	

1. 基于表征期间测试保证

静态闩锁

需要在六个部件上进行两项互补的静态测试以评估闩锁效应性能：

- 对每个电源引脚施加电源过压
- 对每个输入、输出和可配置I/O引脚施加电流注入

这些测试符合EIA/JESD 78A IC闩锁标准。

表34. 电气灵敏度

符号	参数	条件	类别
LU	静态闩锁类别	TA = +105 °C 符合 JESD78A	II 级 A

译文由AI生成，请仔细甄别

5.3.12 I/O电流注入特性

通常情况下，在正常产品操作期间应避免向 I/O 引脚注入电流，因为外部电压低于 VSS 或高于 VDD（对于标准、3 V 兼容的 I/O 引脚）。然而，为了表明微控制器在异常注入意外发生时的鲁棒性，在器件特性化过程中会进行抽样敏感性测试。

对 I/O 电流注入的功能脆弱性

当在设备上执行简单应用程序时，通过将电流注入在浮动输入模式下编程的 I/O 引脚来对设备进行压力测试。在将电流逐个注入 I/O 引脚时，检查设备是否存在功能故障。

故障通过超出范围的参数指示：ADC 错误超过某个限制 (>5 LSB TUE)、相邻引脚上的超出规格电流注入或其他功能故障（例如复位、振荡器频率偏差）。

测试结果在表35中给出

表 35. I/O 电流注入脆弱性

符号	描述	功能易感性		Unit
		负向注入	正向注入	
I_{INJ}	在OSC_IN32上的注入电流，OSC_OUT32，PA4，PA5，PC13	-0	+0	mA
	在所有FT引脚上的注入电流	-5	+0	
	注入到任何其他引脚的电流	-5	+5	

译文由AI生成，请仔细甄别

5.3.13 I/O端口特性

通用输入/输出特性

除非另有说明，表36中给出的参数是根据在表9中总结的条件下进行的测试推导出来的。所有I/Os均符合CMOS和TTL标准。

表36. I/O静态特性

符号	参数	条件	Min	Typ	Max	Unit
V_{IL}	低级别 输入电压	标准IO 输入 低电平 电压	-	-	0.28*(VDD-2 V)+0.8 V(1)	V
		IO FT(3) 输入 低电平电压	-	-	0.32*(VDD-2V)+0.75 V(1)	
		除了所有 I/O BOOT0	-	-	0.35 V $_{DD}$(2)	
V_{IH}	高电平 输入电压	标准IO 输入 高电平 电压	0.41*(VDD-2 V)+1.3 V(1)	-	-	
		IO FT(3) 输入 高电平 电压	0.42*(VDD-2 V)+1 V(1)	-	-	
		所有I/O引脚除 BOOT0	0.65 V $_{DD}$(2)	-	-	
V_{hys}	标准I/O 施密特触发器 电压迟滞(4)	-	200	-	-	mV
	IO FT 施密特触发器 电压迟滞(4)	-	5% VDD(5)	-	-	
I_{lkg}	输入漏电流 (6)	VSS ≤ VIN ≤ VDD 标准I/O	-	-	±1	μA
		VIN = 5 V I/O FT	-	-	3	
R_{PU}	弱上拉 等效电阻(7)	VIN = VSS	30	40	50	kΩ
R_{PD}	弱下拉 等效电阻(7)	VIN = VDD	30	40	50	
C_{IO}	I/O引脚电容		-	5	-	pF

1. 基于设计仿真的数据。
2. 已生产测试。
3. FT = 5 V耐受。要维持高于VDD + 0.3 V的电压，内部上拉/下拉电阻必须禁用。
4. 施密特触发器开关电平之间的迟滞电压。通过特性分析评估，除非另有说明，否则不进行生产测试。
5. 至少为 100 mV。
6. 泄漏可能高于 Max，如果相邻引脚注入负电流。

译文由AI生成，请仔细甄别

7. 上拉和下拉电阻设计为在开关的PMOS/NMOS上串联一个真实电阻。这个PMOS/NMOS contribution to the series resistance is minimum (~10%)。

所有 I/O 均符合 CMOS 和 TTL 标准（无需软件配置）。它们的特性覆盖范围超过严格的 CMOS 技术或 TTL 参数。这些要求的覆盖范围在标准 I/O 的图 26 和图 27 中，以及 5 V 容错 I/O 的图 28 和图 29 中显示。

图26。标准I/O输入特性 - CMOS端口



图27。标准I/O输入特性 - TTL端口



译文由AI生成，请仔细甄别

图28. 5 V耐受I/O输入特性 - CMOS端口



图29. 5 V耐受I/O输入特性 - TTL端口



译文由AI生成，请仔细甄别

输出驱动电流

GPIO（通用输入/输出）可以吸收或提供高达 ±8 mA 的电流，并可以吸收或提供高达 ±20 mA 的电流（VOL/VOH 放宽），PC13、PC14 和 PC15 除外，它们可以吸收或提供高达 ±3 mA 的电流。在使用输出模式的 GPIO PC13 至 PC15 时，速度不应超过 2 MHz，最大负载为 30 pF。

在用户应用中，能够驱动电流的 I/O 引脚数量必须限制在 5.2 节中规定的绝对最大额定值范围内：

- 所有 I/O 在 VDD 上提供的电流之和，加上 MCU 在 VDD 上运行的最大消耗，不能超过绝对最大额定值 IVDD（见表 7）。
- 所有 I/O 在 VSS 上吸收的电流之和，加上 MCU 在 VSS 上运行的最大消耗，不能超过绝对最大额定值 IVSS（见表 7）。

输出电压电平

除非另有说明，表 37 中给出的参数是根据表 9 中总结的环境温度和 VDD 电源电压条件下的测试结果得出的。所有 I/O 均符合 CMOS 和 TTL 标准。

表 37. 输出电压特性

符号	参数	条件	Min	Max	Unit
VOL(1)	I/O 引脚的低电平电压 当 8 个引脚同时被 sinking 时	CMOS端口(2)， IIO = +8 mA 2.7 V < VDD < 3.6 V	-	0.4	V
VOH(3)	当8个引脚同时 sourcing 时，I/O 引脚的输出高电平电压		VDD−0.4	-	
VOL (1)	当 8 个引脚同时 sinking 时，I/O 引脚的输出低电平电压	TTL 端口(2) IIO =+ 8mA 2.7 V < VDD < 3.6 V	-	0.4	
VOH (3)	当8个引脚同时 sourcing 时，输出 I/O 引脚的高电平电压		2.4	-	
VOL(1)(4)	当8个引脚同时 sunk 时，输出 I/O 引脚的低电平电压	IIO = +20 mA 2.7 V < VDD < 3.6 V	-	1.3	
VOH(3)(4)	当8个引脚同时 sourcing 时，为I/O引脚输出高电平电压		VDD−1.3	-	
VOL(1)(4)	当8个引脚同时 sunk 时，为I/O引脚输出低电平电压	IIO = +6 mA 2 V < VDD < 2.7 V	-	0.4	
VOH(3)(4)	输出 I/O 引脚的高电平电压 当 8 个引脚同时被拉出时		VDD−0.4	-	

1. 设备吸收的 IIO 电流必须始终遵守表 7 中规定的绝对最大额定值，并且 IIO（I/O 端口和控制引脚）的总和不得超过 IVSS。

2. TTL 和 CMOS 输出与 JEDEC 标准 JESD36 和 JESD52 兼容。

3. 设备提供的 IIO 电流必须始终遵守表 7 中规定的绝对最大额定值，并且 IIO（I/O 端口和控制引脚）的总和不得超过 IVDD。

4. 通过特性评估，而非在生产中测试，除非另有说明。

译文由AI生成，请仔细甄别

输入/输出交流特性

输入/输出交流特性的定义和值分别给出在图30和表38中。

除非另有规定，表38中给出的参数是根据在表9中总结的环境温度和VDD电源电压条件下进行的测试得出的。

表38. I/O交流特性(1)

MODEx[1:0]号	位值(1)符	参数	条件	Min	Max	Unit
10	fmax(IO)out	最大频率(2)	CL = 50 pF, VDD = 2 V 至 3.6 V	-	2	MHz
	tf(IO)out	输出高至低电平下降时间	CL = 50 pF, VDD = 2 V 至 3.6 V	-	125(3)	ns
	tr(IO)out	输出从低到高电平上升时间		-	125(3)	
01	fmax(IO)out	最大频率(2) CL = 50 pF，VDD = 2 V 至 3.6 V		-	10	MHz
	tf(IO)out	输出高到低电平下降时间	CL = 50 pF, VDD = 2 V 至 3.6 V	-	25(3)	ns
	tr(IO)out	从低到高输出上升时间		-	25(3)	
11	Fmax(IO)out	最大频率(2)	CL = 30 pF, VDD = 2.7 V 至 3.6 V	-	50	MHz
			CL = 50 pF, VDD = 2.7 V 至 3.6 V	-	30	
			CL = 50 pF, VDD = 2 V 至 2.7 V	-	20	
	tf(IO)out	输出高到低电平下降时间	CL = 30 pF, VDD = 2.7 V 至 3.6 V	-	5(3)	ns
			CL = 50 pF, VDD = 2.7 V 至 3.6 V	-	8(3)	
			CL = 50 pF, VDD = 2 V 至 2.7 V	-	12(3)	
	tr(IO)out	输出低到高上升时间	CL = 30 pF, VDD = 2.7 V 至 3.6 V	-	5(3)	
			CL = 50 pF, VDD = 2.7 V 至 3.6 V	-	8(3)	
			CL = 50 pF, VDD = 2 V 至 2.7 V	-	12(3)	
-	tEXTIpw	外部脉冲宽度检测到的信号EXTI控制器	-	10	-	ns

1. I/O 速度使用 MODEx[1:0] 位进行配置。有关 GPIO 端口配置寄存器的描述，请参阅 STM32F10xxx 参考手册。

2. 最大频率在图30中定义。

3. 按设计指定，未在生产中测试。

译文由AI生成，请仔细甄别

图30。I/O交流特性定义



5.3.14 NRST引脚特性

NRST 引脚输入驱动器使用 CMOS 技术。它连接到一个永久上拉电阻 RPU（参见表格 36）。

除非另有说明，表39中给出的参数是根据表9中总结的环境温度和VDD电源电压条件下的测试结果得出的。

表 39. NRST 引脚特性

符号	参数	条件	Min	Typ	Max	Unit
VIL(NRST)(1)	NRST 输入低电平电压	-	–0.5	-	0.8	V
VIH(NRST)(1)	NRST 输入高电平电压	-	2	-	VDD+0.5	
Vhys(NRST)	NRST 施密特触发器电压滞后	-	-	200	-	mV
R_{PU}	弱上拉等效电阻(2)	VIN = VSS	30	40	50	kΩ
VF(NRST)(1)	NRST 输入滤波脉冲	-	-	-	100	ns
VNF(NRST)(1)	NRST 输入非滤波脉冲	-	300	-	-	ns

1. 按设计规定，生产中未测试。
2. 拉起电路设计了一个真实电阻与一个可切换的PMOS串联。这个PMOS对串联电阻的贡献必须最小（~10%）。

译文由AI生成，请仔细甄别

图31. 推荐的NRST引脚保护



2. 复位网络可以保护设备免受寄生复位的影响。
3. 用户必须确保NRST引脚上的电平可以低于表39中指定的VIL(NRST)最大电平，否则设备不会考虑复位。

5.3.15 TIM定时器特性

表40中给出的参数是按设计指定的，未在生产中测试。

有关输入/输出替代功能特性的详细信息，请参阅第5.3.12节（输出比较、输入捕获、外部时钟、PWM输出）。

表 40. TIMx(1) 特性

符号	参数	条件	Min	Max	Unit
tres(TIM)	计时器分辨率时间	-	1	-	tTIMxCLK
		fTIMxCLK = 72 MHz	13.9	-	ns
f_{EXT}	外部时钟 CH1 到 CH4 的频率	-	0	fTIMxCLK/2	MHz
		fTIMxCLK = 72 MHz	0	36	MHz
ResTIM	计时器分辨率	-	-	16	bit
tCOUNTER	16位计数器时钟周期 当内部时钟是 已选择	-	1	65536	tTIMxCLK
		fTIMxCLK = 72 MHz	0.0139	910	µs
tMAX COUNT_	最大可能计数	-	-	65536 × 65536	tTIMxCLK
		fTIMxCLK = 72 MHz	-	59.6	s

1. TIMx 是一个通用术语，用于指代 TIM1、TIM2、TIM3 和 TIM4 定时器。

译文由AI生成，请仔细甄别

5.3.16 通信接口

I²C接口特性

STM32F103xx 性能系列 I²C 接口符合标准 I²C 通信协议的要求，但有以下限制：SDA 和 SCL 引脚映射到的 I/O 引脚不是“真正”的开漏。当配置为开漏时，连接 I/O 引脚和 VDD 之间的 PMOS 被禁用，但仍然存在。

I²C 特性在表 41 中描述。也请参考第 5.3.12 节，以获取有关输入/输出备用功能特性（SDA 和 SCL）的更多详细信息。

表 41. I²C 特性

符号	参数	标准模式 I²C(1)(2)		快速模式 I²C(1)(2)		Unit
		Min	Max	Min	Max	
$t_{w(SCLL)}$	SCL 时钟低电平时间	4.7	-	1.3	-	µs
$t_{w(SCLH)}$	SCL 时钟高电平时间	4.0	-	0.6		
$t_{su(SDA)}$	SDA 建立时间	250	-	100	-	ns
$t_{h(SDA)}$	SDA 数据保持时间	-	3450(3)	-	900(3)	
$t_{r(SDA)}$ $t_{r(SCL)}$	SDA 和 SCL 上升时间	-	1000	-	300	
$t_{f(SDA)}$ $t_{f(SCL)}$	SDA 和 SCL 下降时间	-	300	-	300	
$t_{h(STA)}$	起始条件保持时间	4.0	-	0.6	-	µs
$t_{su(STA)}$	重复启动条件设置时间	4.7	-	0.6	-	
$t_{su(STO)}$	停止条件设置时间	4.0	-	0.6	-	µs
$t_{w(STO:STA)}$	停止到启动条件时间（总线空闲）	4.7	-	1.3	-	µs
C_b	每条线路的容性负载	-	400	-	400	pF
t_{SP}	被模拟滤波器抑制的尖峰脉冲宽度模拟滤波器	0	50(4)	0	50(4)	ns

1. 设计指定，未在生产中测试。
2. fPCLK1 必须至少为 2 MHz 以实现标准模式 I²C 频率。它必须至少为 4 MHz 以实现快速模式 I²C 频率。它必须是 10 MHz 的倍数以达到 400 kHz 的最大 I2C 快速模式时钟。
3. 如果接口不拉伸 SCL 信号的低电平周期，则必须满足最大数据保持时间。
4. 模拟滤波器过滤出的尖峰的最小宽度高于 tSP(max)。

译文由AI生成，请仔细甄别

图32. I²C总线交流波形和测量电路



1. 测量点在CMOS电平上进行：0.3 VDD和0.7 VDD。
2. Rs = 串联保护电阻，Rp = 上拉电阻，VDD I2C = I2C总线电源._

表 42. SCL 频率 (fPCLK1 = 36 MHz, VDD I2C = 3.3 V)(1)(2)_

fSCL (kHz)	I2C CCR 值_
	R_P = 4.7 kΩ
400	0x801E
300	0x8028
200	0x803C
100	0x00B4
50	0x0168
20	0x0384

1. RP = 外部上拉电阻，fSCL = I²C 速度，

2. 对于 200 kHz 左右的速度，达到的速度公差是 ±5%。对于其他速度范围，达到的速度公差是 ±2%。这些变化取决于设计应用程序时使用的外部组件的精度。

译文由AI生成，请仔细甄别

SPI 接口特性

除非另有说明，表 43 中给出的参数是根据表 9 中总结的环境温度、fPCLKx 频率和 VDD 电源电压条件下的测试结果得出的。

请参考第5.3.12节，了解输入/输出交替功能特性（NSS、SCK、MOSI、MISO）的更多详细信息。

表43. SPI特性

符号	参数	条件	Min	Max	Unit
f_{SCK} 1/tc(SCK)	SPI 时钟频率	主模式	-	18	MHz
		从模式	-	18	
tr(SCK)tf(SCK)	SPI 时钟上升和下降时间	电容负载：C = 30 pF	-	8	ns
DuCy(SCK)	SPI 从设备输入时钟占空比	从设备模式	30	70	%
tsu(NSS)(1)	NSS 设置时间	从设备模式	4 tPCLK	-	ns
$t_{h(NSS)}$ (1)	NSS hold time	Slave mode	2 t_{PCLK}	-	
tw(SCKH)(1) tw(SCKL)(1)	SCK 高电平时间和低电平时间	主模式，fPCLK = 36 MHz，presc = 4	50	60	
tsu(MI) (1) tsu(SI)(1)	数据输入建立时间	主模式	5	-	
		从模式	5	-	
th(MI) (1)	数据输入保持时间	主模式	5	-	
$t_{h(SI)}$ (1)		从属模式	4	-	
ta(SO)(1)(2)	数据输出访问时间	从机模式，fPCLK = 20 MHz	0	3 tPCLK	
tdis(SO)(1)(3)	数据输出禁用时间	从机模式	2	10	
tv(SO) (1)	数据输出有效时间	从属模式（启用边缘后）	-	25	
tv(MO)(1)	数据输出有效时间	主模式（启用边缘后）	-	5	
th(SO)(1)	数据输出保持时间	从属模式（启用边缘后）	15	-	
th(MO)(1)		主模式（启用边缘后）	2	-	

1. 通过特性分析评估，未在生产中测试，除非另有说明。
2. 最小时间 这是驱动输出的最小时间，最大时间用于验证数据。
3. 最小时间用于使输出无效，最大时间用于将数据置于Hi-Z状态。

译文由AI生成，请仔细甄别

图33. SPI时序图 - 从机模式和CPHA = 0



图34. SPI时序图 - 从机模式和CPHA = 1



译文由AI生成，请仔细甄别

图35. SPI时序图 - 主模式



USB特性

USB接口通过USB-IF认证（全速）。

表44. USB启动时间

符号	参数	Max	Unit
tSTARTUP(1)	USB 收发器启动时间	1	µs

1. 设计保证。

译文由AI生成，请仔细甄别

表 45. USB DC 电气特性

符号	参数	条件	最小值(1)	最大值(1)	Unit
输入电平					
V_{DD}	USB 工作电压(2)		3.0(3)	3.6	V
VDI(4)	差分输入灵敏度	I(USBDP, USBDM)	0.2	-	V
VCM(4)	差分共模范围	包括VDI范围	0.8	2.5	
VSE(4)	单端接收器阈值		1.3	2.0	
输出电平					
V_{OL}	静态输出电平低	1.5 kΩ至3.6 V(5)的RL	-	0.3	V
V_{OH}	静态输出电平高	15 kΩ至VSS(5)的RL	2.8	3.6	

1. 所有电压均相对于本地地电位进行测量。
2. 为了符合 USB 2.0 全速电气规范，USBDP (D+) 引脚必须通过一个 1.5 kΩ 电阻上拉到 3.0 至 3.6 V 电压范围。
3. STM32F103xx USB 功能可确保低至 2.7 V，但不是完整的 USB 电气特性，这些特性在 2.7 至 3.0 V VDD 电压范围内会下降。
4. 按设计指定，未在生产中测试。
5. RL是连接在USB驱动器上的负载。

图 36. USB 时序：数据信号上升和下降时间的定义



表46。USB：全速电气特性(1)

符号	参数	条件	Min	Max	Unit
驱动特性					
t_r	上升时间(2)	CL = 50 pF	4	20	ns
t_f	下降时间(2)	CL = 50 pF	4	20	ns
t_{rfm}	上升/下降时间匹配	tr/tf	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

1. 由设计指定，生产中未测试。
2. 从数据信号的10%到90%进行测量。有关更详细的信息，请参阅USB规范 - 第7节（版本2.0）。

5.3.17 CAN（控制器局域网）接口

有关输入/输出替代功能特性的详细信息，请参阅第5.3.12节（CAN_TX和CAN_RX）。

译文由AI生成，请仔细甄别

5.3.18 12位ADC特性

除非另有说明，表47中给出的参数是在表9中总结的环境温度、fPCLK2频率和VDDA电源电压条件下进行的测试得出的。

注意：建议每次上电后进行校准。

表47. ADC特性

符号	参数	条件	Min	Typ	Max	Unit
V_{DDA}	电源	-	2.4	-	3.6	V
VREF+	正参考电压	-	2.4	-	V_{DDA}	V
IVREF	VREF输入引脚上的电流	-	-	160(1)	220(1)	μA
f_{ADC}	ADC时钟频率	-	0.6	-	14	MHz
fS(2)	采样率	-	0.05	-	1	MHz
fTRIG(2)	外部触发频率	fADC = 14 MHz	-	-	823	kHz
			-	-	17	1 / fADC
VAIN(3)	转换电压范围		0 (VSSA 或 VREF- 接地)	-	VREF+	V
RAIN(2)	外部输入阻抗	参见公式1和表48以获取详细信息	-	-	50	kΩ
RADC(2)	采样开关电阻	-	-	-	1	kΩ
CADC(2)	内部采样保持电容器	-	-	-	8	pF
tCAL(2)	校准时间	fADC = 14 MHz	5.9			μs
		-	83			1 / f_{ADC}
tlat(2)	注入触发转换延迟	fADC = 14 MHz	-	-	0.214	μs
		-	-	-	3(4)	1 / f_{ADC}
tlatr(2)	常规触发转换延迟	fADC = 14 MHz	-	-	0.143	μs
		-	-	-	2(4)	1 / f_{ADC}
tS(2)	采样时间	fADC = 14 MHz	0.107	-	17.1	μs
		-	1.5	-	239.5	1 / f_{ADC}
tSTAB(2)	启动时间	-	0	0	1	μs
tCONV(2)	总转换时间(包括采样时间)	fADC = 14 MHz	1	-	18	μs
		-	14 至 252 (tS 用于采样 +12。5 用于逐次逼近)			1 / fADC

1. 通过特性分析评估，未在生产中测试，除非另有说明。
2. 由设计指定，未在生产中测试。
3. 在 VFQFPN 和 LQFP 封装的器件中，$VREF_+$ 内部连接到 VDDA，VREF- 内部连接到 VSSA。TFBGA64 封装的器件有一个 $VREF_+$ 引脚但没有 VREF- 引脚（VREF- 内部连接到 VSSA），请参见表 5 和图 7。
4. 对于外部触发，必须将表47中指定的延迟加上1/fPCLK2的延迟。

译文由AI生成，请仔细甄别

Equation 1: R_{AIN} max formula:

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

上述公式（公式1）用于确定允许的最大外部阻抗，以使误差低于LSB的1/4。这里N = 12 （从12位分辨率）。

表48. RAIN max for fADC = 14 MHz(1)

Ts (周期)	tS (µs)	RAIN max (kΩ)
1.5	0.11	0.4
7.5	0.54	5.9
13.5	0.96	11.4
28.5	2.04	25.2
41.5	2.96	37.2
55.5	3.96	50
71.5	5.11	NA
239.5	17.1	NA

1. 通过特性评估，未在生产中测试，除非另有说明。

表 49. ADC 精度 - 有限测试条件(1) (2)

符号	参数	测试条件	Typ	Max(3)	Unit
ET	总未调整误差	f_{PCLK2} = 56 MHz， fADC = 14 MHz，RAIN < 10 kΩ， V_{DDA} = 3 V 至 3.6 V, TA = 25 °C 在 ADC 校准后进行测量 ADC 校准	±1.3	±2	LSB
EO	偏移误差		±1.0	±1.5	
EG	增益误差		±0.5	±1.5	
ED	微分线性误差		±0.7	±1.0	
EL	积分线性误差		±0.8	±1.5	

1. ADC 直流精度值在内部校准后进行测量。
2. 应避免在任何模拟输入引脚上注入负电流，因为这会显著降低另一个模拟输入上进行的转换精度。建议在可能注入负电流的模拟引脚上添加肖特基二极管（引脚接地）。在 5.3.12 节中规定的 IINJ(PIN) 和 ΣIINJ(PIN) 范围内的任何正向注入电流不会影响 ADC 精度。

3. 通过特性评估，而非在生产中测试，除非另有说明。

译文由AI生成，请仔细甄别

表50. ADC精度(1) (2) (3)

符号	参数	测试条件	Typ	Max(4)	Unit
ET	总未调整误差	f_{PCLK2} = 56 MHz，f_{ADC} = 14 MHz，R_{AIN} < 10 kΩ，V_{DDA} = 2.4 V至3.6 V 测量在之后进行ADC校准	±2	±5	LSB
EO	偏移误差		±1.5	±2.5	
EG	增益误差		±1.5	±3	
ED	差分线性误差		±1	±2	
EL	积分线性误差		±1.5	±3	

1. ADC DC精度值在内部校准后进行测量。
2. 在受限的 VDD、频率和温度范围内可以实现更好的性能。
3. 应避免在任何模拟输入引脚上注入负电流，因为这会显著降低转换的精度。y 的转换进行 g p在另一个模拟 g inp引脚上。建议为可能注入负电流的标准模拟引脚添加一个肖特基二极管（引脚接地）。为可能注入负电流的标准模拟引脚添加一个肖特基二极管（引脚接地）。A ny pos itive injection curren t within the limits spec ified for $I_{INJ(PIN)}$ an d $\Sigma I_{INJ(PIN)}$ in *Section 5.3* .12 不影响 ADC 精度。
4. 通过特性评估，而非在生产中测试，除非另有规定。

图37. ADC精度特性



译文由AI生成，请仔细甄别

图38. 使用ADC的典型连接图



1. 请参考表47获取RAIN、RADC和CADC的值。
2. Cparasitic表示PCB的电容（取决于焊接和PCB布局质量）加上焊盘电容（焊盘电容值请参考表36）。Cparasitic值过高会降低转换精度。为解决这个问题，应降低fADC。
3. Ilkg的值请参考表36。
4. 参见图14。

通用PCB设计指南

电源去耦必须按照图39或图40所示进行，具体取决于$VREF_+$ 是否连接到VDDA。10 nF电容器应为陶瓷（高质量），并尽可能靠近芯片放置。

图39. 电源和参考去耦 (VREF+ 未连接到VDDA)



1. $VREF_+$ 和VREF–输入仅在100引脚封装上可用。

译文由AI生成，请仔细甄别

图40. 电源和参考去耦 (VREF+ 连接到VDDA)



1. $VREF_+$ 和VREF–输入仅在100引脚封装上可用。

5.3.19 温度传感器特性

表 51. TS 特性

符号	参数	Min	Typ	Max	Unit
TL(1)	VSENSE线性度与温度	-	±1	±2	°C
Avg_Slope(1)	平均斜率	4.0	4.3	4.6	mV/°C
V25(1)	25°C时的电压	1.34	1.43	1.52	V
tSTART(2)	启动时间	4	-	10	µs
TS_temp(3)(2)	读取温度时的ADC采样时间	-	-	17.1	

1. 通过特性评估，而非在生产中测试，除非另有说明。
2. 设计指定，生产中未测试。
3. 最短采样时间可以通过多次迭代在应用中确定。

译文由AI生成，请仔细甄别

6 Package information

为了满足环保要求，ST提供这些设备在不同的ECOPACK®包装等级中，具体取决于其环保合规水平。ECOPACK®规范、等级定义和产品状态可在：www.st.com上获取。ECOPACK®是ST的商标。

6.1 Device marking

参考技术笔记“STM32微控制器和微处理器的引脚1/球A1参考标记图”（TN1433），可在www.st.com上获取，以了解引脚1/球A1的位置，以及标记区域相对于引脚1/球A1的位置和方向。

标记为“ES”、“E”或附带工程样品通知信的部件尚未获得认证，因此不批准用于生产。ST对由此使用造成的任何后果不承担责任。在任何情况下，ST都不会对客户在生产中使用这些工程样品负责。在使用这些工程样品进行认证活动之前，必须先联系ST的质量部门。

译文由AI生成，请仔细甄别

6.2 VFQFPN36 package information (ZR)

图41. VFQFPN - 36引脚，6x6毫米，0.5毫米间距超薄型细间距四边扁平封装外形



1. 绘图不按比例绘制。

译文由AI生成，请仔细甄别

表 52. VFQFPN - 36 引脚, 6x6 毫米, 0.5 毫米间距超薄型细间距四边扁平封装机械数据

符号	毫米			inches(1)		
	Min	Typ	Max	Min	Typ	Max
A	0.800	0.900	1.000	0.0315	0.0354	0.0394
A1	-	0.020	0.050	-	0.0008	0.0020
A2	-	0.650	1.000	-	0.0256	0.0394
A3	-	0.200	-	-	0.0079	-
b	0.180	0.230	0.300	0.0071	0.0091	0.0118
D	5.875	6.000	6.125	0.2313	0.2362	0.2411
D2	1.750	3.700	4.250	0.0689	0.1457	0.1673
E	5.875	6.000	6.125	0.2313	0.2362	0.2411
E2	1.750	3.700	4.250	0.0689	0.1457	0.1673
e	0.450	0.500	0.550	0.0177	0.0197	0.0217
L	0.350	0.550	0.750	0.0138	0.0217	0.0295
K	0.250	-	-	0.0098	-	-
ddd	-	-	0.080	-	-	0.0031

1. 英寸单位的值从毫米转换为，并四舍五入到4位小数。

译文由AI生成，请仔细甄别

图42. VFQFPN - 36引脚，6x6毫米，0.5毫米间距超薄型细间距四边扁平封装推荐封装尺寸



1. 尺寸以毫米为单位。

译文由AI生成，请仔细甄别

6.3 UFQFPN48 封装信息 (A0B9)

这个UFQFPN是一个48引脚、7 x 7毫米、0.5毫米间距的超薄细间距方形扁平封装。

图43. UFQFPN48 – 外形



1. 绘图未按比例绘制。
2. 所有引脚/焊盘也应焊接到PCB上，以提高引脚/焊盘焊接连接的寿命。
3. UFQFPN48封装的底部有一个裸露的焊盘。建议将这个背面焊盘连接并焊接到PCB地。

译文由AI生成，请仔细甄别

表 53. UFQFPN48 – 机械数据

符号	毫米			英寸(1)		
	Min	Typ	Max	Min	Typ	Max
A	0.500	0.550	0.600	0.0197	0.0217	0.0236
A1	0.000	0.020	0.050	0.0000	0.0008	0.0020
A3	-	0.152	-	-	0.0060	-
b	0.200	0.250	0.300	0.0079	0.0098	0.0118
D(2)	6.900	7.000	7.100	0.2717	0.2756	0.2795
D1	5.400	5.500	5.600	0.2126	0.2165	0.2205
D2(3)	5.500	5.600	5.700	0.2165	0.2205	0.2244
E(2)	6.900	7.000	7.100	0.2717	0.2756	0.2795
E1	5.400	5.500	5.600	0.2126	0.2165	0.2205
E2(3)	5.500	5.600	5.700	0.2165	0.2205	0.2244
e	-	0.500	-	-	0.0197	-
L	0.300	0.400	0.500	0.0118	0.0157	0.0197
ddd	-	-	0.080	-	-	0.0031

1. 英寸单位的值从毫米转换而来，并四舍五入到小数点后四位。
2. 尺寸 D 和 E 不包括模具凸起，不超过 0.15 毫米。
3. 尺寸 D2 和 E2 不符合 JEDEC 标准。

图44. UFQFPN48 – 封装示例



1. 尺寸以毫米为单位。

译文由AI生成，请仔细甄别

6.4 LFBGA100 封装信息 (H0)

图 45. LFBGA100 – 100 球低剖面细间距球栅格阵列，10 x 10 mm，0.8 mm 间距，封装轮廓



1. 图示不按比例绘制。

表 54. LFBGA100 – 100球低剖面细间距球栅格阵列，10 x 10 毫米，0.8 毫米间距，封装机械数据

符号	毫米			英寸(1)		
	Min	Typ	Max	Typ	Min	Max
A	-	-	1.700			0.0669
A1	0.270	-	-	0.0106		
A2	-	0.300	-		0.0118	
A4	-	-	0.800	-	-	0.0315
b	0.450	0.500	0.550	0.0177	0.0197	0.0217
D	9.850	10.000	10.150	0.3878	0.3937	0.3996
D1	-	7.200	-	-	0.2835	-
E	9.850	10.000	10.150	0.3878	0.3937	0.3996
E1	-	7.200	-	-	0.2835	-
e	-	0.800	-	-	0.0315	-
F	-	1.400	-	-	0.0551	-
ddd	-	-	0.120	-	-	0.0047

译文由AI生成，请仔细甄别

表 54. LFBGA100 – 100球低剖面细间距球栅格阵列，10 x 10 毫米，0.8 毫米间距，封装机械数据（续）

符号	毫米			英寸(1)		
	Min	Typ	Max	Typ	Min	Max
eee	-	-	0.150	-	-	0.0059
fff	-	-	0.080	-	-	0.0031

1. 英寸单位的值从毫米转换为并四舍五入到4位小数。

图 46. LFBGA100 – 100 球低剖面细间距球栅格阵列，10 x 10 毫米，0.8 毫米间距，包推荐占位区域



表 55. LFBGA100 推荐的 PCB 设计规则 (0.8 毫米间距 BGA)

维度	推荐值
节距	0.8
Dpad	0.500 mm
Dsm	0.570 mm 典型值 (取决于阻焊层注册公差)
开窗	0.500 mm
钢网厚度	0.100 mm 至 0.125 mm 之间
焊盘走线宽度	0.120 mm

译文由AI生成，请仔细甄别

6.5 LQFP100 package information (1L)

这是100引脚、14 x 14毫米低剖面四边平直封装（LQFP）。

Note: See list of notes in the notes section.

图47. LQFP100 - 外形(15)



译文由AI生成，请仔细甄别

表 56. LQFP100 - 机械数据

符号	毫米			英寸(14)		
	Min	Typ	Max	Min	Typ	Max
A	-	1.50	1.60	-	0.0590	0.0630
A1(12)	0.05	-	0.15	0.0019	-	0.0059
A2	1.35	1.40	1.45	0.0531	0.0551	0.0570
b(9)(11)	0.17	0.22	0.27	0.0067	0.0087	0.0106
b1(11)	0.17	0.20	0.23	0.0067	0.0079	0.0090
c(11)	0.09	-	0.20	0.0035	-	0.0079
c1(11)	0.09	-	0.16	0.0035	-	0.0063
D(4)	16.00 BSC			0.6299 BSC		
D1(2)(5)	14.00 BSC			0.5512 BSC		
E(4)	16.00 BSC			0.6299 BSC		
E1(2)(5)	14.00 BSC			0.5512 BSC		
e	0.50 BSC			0.0197 BSC		
L	0.45	0.60	0.75	0.177	0.0236	0.0295
L1(1)(11)	1.00			-	0.0394	-
N(13)	100					
θ	0°	3.5°	7°	0°	3.5°	7°
θ1	0°	-	-	0°	-	-
θ2	10°	12°	14°	10°	12°	14°
θ3	10°	12°	14°	10°	12°	14°
R1	0.08	-	-	0.0031	-	-
R2	0.08	-	0.20	0.0031	-	0.0079
S	0.20	-	-	0.0079	-	-
aaa(1)	0.20			0.0079		
bbb(1)	0.20			0.0079		
ccc(1)	0.08			0.0031		
ddd(1)	0.08			0.0031		

译文由AI生成，请仔细甄别

注意：

1. 尺寸和公差方案符合 ASME Y14.5M-1994。
2. 顶部封装体尺寸可能比底部封装体尺寸小最多 0.15 mm。
3. Datums A-B 和 D 将在基准平面 H 处确定。
4. 将在坐姿基准平面 C 处确定。
5. 尺寸 D1 和 E1 不包括模压毛刺或凸起。允许的模压毛刺或凸起为每侧“0.25 毫米”。D1 和 E1 是包括模压不匹配的最大塑料本体尺寸。
6. 销 1 标识符的详细信息是可选的，但必须位于指示的区域内部。
7. 所有尺寸均以毫米为单位。
8. 引脚内不允许侵入。
9. 维度“b”不包括挡边凸起。允许的挡边凸起不应使引线宽度超过最大“b”尺寸超过0.08毫米。挡边不能位于下半径或脚部。凸起与相邻引线之间的最小间距为0.4毫米和0.5毫米间距封装的0.07毫米。
10. 每个角落的确切形状是可选的。
11. 这些尺寸适用于引线尖端0.10毫米至0.25毫米处的引线平面部分。
12. A1定义为从定位平面到封装本体最低点的距离。
13. “N”是指指定本体尺寸的端子位置数量。
14. 英寸值从毫米转换并四舍五入到4位小数。
15. 绘图不按比例绘制。

图48. LQFP100 - 封装示例



1. 尺寸以毫米为单位。

译文由AI生成，请仔细甄别

6.6 UFBGA100 软件包信息 (A0C2)

此 UFBGA 是一个 100 球、7 x 7 毫米、0.50 毫米节距的微细节距球栅格阵列封装。

注意: 请查看笔记部分中的笔记列表。

图49. UFBGA100 - 外形(13)



译文由AI生成，请仔细甄别

表 57. UFBGA100 - 机械数据

符号	毫米(1)			英寸(12)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A(2)(3)	-	-	0.60	-	-	0.0236
A1(4)	0.05	-	-	0.0020	-	-
A2	-	0.43	-	-	0.0169	-
b(5)	0.23	0.28	0.33	0.0090	0.0110	0.0130
D(6)	7.00 BSC			0.2756 BSC		
D1	5.50 BSC			0.2165 BSC		
E	7.00 BSC			0.2756 BSC		
E1	5.50 BSC			0.2165 BSC		
e(9)	0.50 BSC			0.0197 BSC		
N(11)	100					
SD(12)	0.25 BSC			0.0098 BSC		
SE(12)	0.25 BSC			0.0098 BSC		
aaa	0.15			0.0059		
ccc	0.20			0.0079		
ddd	0.08			0.0031		
eee	0.15			0.0059		
fff	0.05			0.0020		

注意：

1. 尺寸和公差方案符合 ASME Y14.5M-2009，但不适用于欧洲投影。
2. UFBGA 代表超薄型细间距球栅阵列：0.50 mm < A ≤ 0.65 mm / 细间距 e < 1.00 mm。
3. 轮廓高度，A，是从坐平面到包装最高点的距离。它垂直于坐平面测量。
4. A1 定义为从坐平面到包装体的最低点的距离。
5. 尺寸 b 在平行于主要基准 C 的平面中，以端子（球）的最大直径处测量。
6. BSC 代表基本尺寸。它对应于标称值，没有公差。对于公差，请参考形位表。在图纸上，这些尺寸被框起来。
7. 主要基准 C 是由三个或更多支持设备时接触点所建立的平面定义的，此时设备放置在平面表面上。
8. 端子（球）A1 角必须在包装体的顶表面上通过使用角倒角、油墨或金属化标记或其他包装体特征来识别。

译文由AI生成，请仔细甄别

积分热塞。一个区别特征是允许在封装的底部表面以识别终端A1角。每个角的精确形状是可选的。

9. e 代表焊球栅格间距。
10. N 代表 BGA 上的焊球总数。
11. 基本尺寸SD和SE相对于基准A和B定义。它定义了在完全填充矩阵的外排或列中的中心球（位）的位置。
12. 英寸值从毫米转换为并舍入到4位小数。
13. 图纸不按比例绘制。

图50. UFBGA100 - 封装示例



表58. UFBGA100 - PCB设计规则示例（0.5毫米间距BGA）

尺寸	值
间距	0.50 mm
Dpad	0.280 mm
Dsm	0.370 mm 典型值 (取决于焊膏膜对位公差)
钢网开口	0.280 毫米
钢网厚度	在 0.100 毫米和 0.125 毫米之间

译文由AI生成，请仔细甄别

6.7 LQFP64 package information (5W)

这个LQFP是64引脚，10 x 10毫米低剖面四边平封装。

Note: 请查看笔记部分的笔记列表。

图51. LQFP64 - 外形(15)



译文由AI生成，请仔细甄别

表59。LQFP64 - 机械数据

符号	毫米			英寸(14)		
	Min	Typ	Max	Min	Typ	Max
A	-	-	1.60	-	-	0.0630
A1(12)	0.05	-	0.15	0.0020	-	0.0059
A2	1.35	1.40	1.45	0.0531	0.0551	0.0570
b(9)(11)	0.17	0.22	0.27	0.0067	0.0087	0.0106
b1(11)	0.17	0.20	0.23	0.0067	0.0079	0.0091
c(11)	0.09	-	0.20	0.0035	-	0.0079
c1(11)	0.09	-	0.16	0.0035	-	0.0063
D(4)	12.00 BSC			0.4724 BSC		
D1(2)(5)	10.00 BSC			0.3937 BSC		
E(4)	12.00 BSC			0.4724 BSC		
E1(2)(5)	10.00 BSC			0.3937 BSC		
e	0.50 BSC			0.1970 BSC		
L	0.45	0.60	0.75	0.0177	0.0236	0.0295
L1	1.00 REF			0.0394 REF		
N(13)	64					
θ	0°	3.5°	7°	0°	3.5°	7°
θ1	0°	-	-	0°	-	-
θ2	10°	12°	14°	10°	12°	14°
θ3	10°	12°	14°	10°	12°	14°
R1	0.08	-	-	0.0031	-	-
R2	0.08	-	0.20	0.0031	-	0.0079
S	0.20	-	-	0.0079	-	-
aaa(1)	0.20			0.0079		
bbb(1)	0.20			0.0079		
ccc(1)	0.08			0.0031		
ddd(1)	0.08			0.0031		

译文由AI生成，请仔细甄别

注意：

1. 尺寸和公差方案符合 ASME Y14.5M-1994。
2. 顶部封装体尺寸可能比底部封装体尺寸小最多 0.15 mm。
3. Datums A-B和D将在基准平面H处确定。
4. 将在坐姿基准平面C处确定。
5. 尺寸D1和E1不包括模具毛刺或凸起。允许的模具毛刺或凸起为“每侧0.25毫米”。D1和E1是包括模具不匹配的最大塑料件尺寸。
6. 销1标识符的详细信息是可选的，但必须位于指示区域内。
7. 所有尺寸以毫米为单位。
8. 引脚不允许向内侵入。
9. 维度“b”不包括挡边凸起。允许的挡边凸起不应使引线宽度超过最大“b”尺寸超过0.08毫米。挡边不能位于下半径或脚部。凸起与相邻引线之间的最小间距为0.4毫米和0.5毫米间距封装的0.07毫米。
10. 每个角落的确切形状是可选的。
11. 这些尺寸适用于引线尖端0.10毫米至0.25毫米的平面部分。
12. A1定义为从基准面到封装体最低点的距离。
13. “N”是指指定本体尺寸的端子位置数量。
14. 英寸值从毫米转换并四舍五入到4位小数。
15. 绘图不按比例绘制。

图 52. LQFP64 - 尺寸示例



1. 尺寸以毫米为单位。

译文由AI生成，请仔细甄别

6.8 TFBGA64 包信息 (R8)

图 53. TFBGA64 – 64 球，5 x 5 毫米，0.5 毫米间距薄型细间距球栅数组封装轮廓



1. 绘图未按比例绘制。

表 60. TFBGA64 – 64 球，5 x 5 mm，0.5 mm 间距，薄型细间距球栅阵列数组封装机械数据

符号	毫米			英寸(1)		
	Min	Typ	Max	Min	Typ	Max
A	-	-	1.200	-	-	0.0472
A1	0.150	-	-	0.0059	-	-
A2	-	0.200	-	-	0.0079	-
A4	-	-	0.600	-	-	0.0236
b	0.250	0.300	0.350	0.0098	0.0118	0.0138
D	4.850	5.000	5.150	0.1909	0.1969	0.2028
D1	-	3.500	-	-	0.1378	-
E	4.850	5.000	5.150	0.1909	0.1969	0.2028

译文由AI生成，请仔细甄别

表60. TFBGA64 – 64球，5 x 5毫米，0.5毫米间距，薄型细间距球栅阵列

封装机械数据（续）

符号	毫米			英寸(1)		
	Min	Typ	Max	Min	Typ	Max
E1	-	3.500	-	-	0.1378	-
e	-	0.500	-	-	0.0197	-
F	-	0.750	-	-	0.0295	-
ddd	-	-	0.080	-	-	0.0031
eee	-	-	0.150	-	-	0.0059
fff	-	-	0.050	-	-	0.0020

1. 英寸单位的值从毫米转换为并四舍五入到4位小数。

图 54. TFBGA64 – 64 球，5 x 5 mm，0.5 mm 间距，薄型细间距球栅阵列

，推荐焊盘布局



表 61. TFBGA64 推荐的 PCB 设计规则（0.5 mm 间距 BGA）

维度	推荐值
节距	0.5
Dpad	0.280 mm
Dsm	0.370 mm 典型值 (取决于阻焊层对准公差)
开窗	0.280 mm
钢网厚度	0.100 mm 至 1.125 mm 之间
焊盘走线宽度	0.100 mm

译文由AI生成，请仔细甄别

6.9 LQFP48 封装信息 (5B)

这是48引脚、7 x 7毫米的低剖面四边扁平封装。

注意： 请查看笔记部分中的笔记列表。

图 55. LQFP48 – 外形(15)



译文由AI生成，请仔细甄别

表 62. LQFP48 – 机械数据

符号	毫米			inches(14)		
	Min	Typ	Max	Min	Typ	Max
A	-	-	1.60	-	-	0.0630
A1(12)	0.05	-	0.15	0.0020	-	0.0059
A2	1.35	1.40	1.45	0.0531	0.0551	0.0571
b(9)(11)	0.17	0.22	0.27	0.0067	0.0087	0.0106
b1(11)	0.17	0.20	0.23	0.0067	0.0079	0.0090
c(11)	0.09	-	0.20	0.0035	-	0.0079
c1(11)	0.09	-	0.16	0.0035	-	0.0063
D(4)	9.00 BSC			0.3543 BSC		
D1(2)(5)	7.00 BSC			0.2756 BSC		
E(4)	9.00 BSC			0.3543 BSC		
E1(2)(5)	7.00 BSC			0.2756 BSC		
e	0.50 BSC			0.1970 BSC		
L	0.45	0.60	0.75	0.0177	0.0236	0.0295
L1	1.00 REF			0.0394 REF		
N(13)	48					
θ	0°	3.5°	7°	0°	3.5°	7°
θ1	0°	-	-	0°	-	-
θ2	10°	12°	14°	10°	12°	14°
θ3	10°	12°	14°	10°	12°	14°
R1	0.08	-	-	0.0031	-	-
R2	0.08	-	0.20	0.0031	-	0.0079
S	0.20	-	-	0.0079	-	-
aaa(1)(7)	0.20			0.0079		
bbb(1)(7)	0.20			0.0079		
ccc(1)(7)	0.08			0.0031		
ddd(1)(7)	0.08			0.0031		

译文由AI生成，请仔细甄别

备注：

1. 尺寸和公差方案符合 ASME Y14.5M-1994。
2. 顶包体尺寸可能比底包体尺寸小多达0.15毫米。
3. 基准A-B和D将在基准平面H处确定。
4. 将在安装基准平面C处确定。
5. 尺寸D1和E1不包括模具毛刺或凸起。允许的模具毛刺或凸起为每侧“0.25毫米”。D1和E1是包括模具不匹配的最大塑料体尺寸。
6. 引脚1标识符的详细信息是可选的，但必须位于指示区域内。
7. 所有尺寸以毫米为单位。
8. 禁止向引线内侵入。
9. 尺寸“b”不包括挡边凸起。允许的挡边凸起不应使引线宽度超过最大“b”尺寸超过0.08毫米。挡边不能位于下半径或脚部。凸起与相邻引线之间的最小间距为0.4毫米和0.5毫米间距封装的0.07毫米。
10. 每个角落的确切形状是可选的。
11. 这些尺寸适用于引线尖端从0.10毫米到0.25毫米的平面部分。
12. A1定义为从定位平面到封装本体最低点的距离。
13. “N”是指指定本体尺寸的端子位置数量。
14. 英寸单位的值从毫米转换并四舍五入到4位小数。
15. 图纸不按比例绘制。

图56. LQFP48 – 封装示例



1. 尺寸以毫米为单位表示。

译文由AI生成，请仔细甄别

6.10 Thermal characteristics

最大芯片结温（TJmax）必须永远不超过表9：一般工作条件中给出的值。

在摄氏度中，最大芯片结温，TJ max，可以使用以下公式计算：

$$T_J \text{ max} = T_A \text{ max} + (P_D \text{ max} \times \Theta_{JA})$$

其中：

- TA max 是环境温度的最大值（° C），
- ΘJA 是封装结到环境的传热阻力，单位为 ° C/W，
- PD max 是 PINT max 和 PI/O max 的总和（PD max = PINT max + PI/Omax），
- PINT max 是 IDD 和 VDD 的乘积，以瓦特表示。这是芯片的最大内部功率。

PI/O max 表示输出引脚上的最大功耗，其中：

$$P_{I/O} \text{ max} = \Sigma (V_{OL} \times I_{OL}) + \Sigma((V_{DD} - V_{OH}) \times I_{OH}),$$

考虑应用中 I/O 在低电平和高电平时的实际 VOL / IOL 和 V_{OH} / I_{OH}。

表 63. 封装热特性

符号	参数	值	Unit
Θ_{JA}	**热阻结-环境 LFBGA100 -** 10 × 10 **mm / 0.8 mm 插槽**	44	°C/W
	热阻结-环境 LQFP100 - 14 × 14 **mm / 0.5 mm 插槽**	46	
	热阻结-环境 UFBGA100 - 7 × 7 **mm / 0.5 mm 插槽**	59	
	热阻结-环境 LQFP64 - 10 × 10 **mm / 0.5 mm 插槽**	45	
	热阻结-环境 TFBGA64 - 5 × 5 **mm / 0.5 mm 插槽**	65	
	热阻结壳 LQFP48 - 7 x 7 mm / 0.5 mm 间距	55	
	热阻结壳 UFQFPN 48 - 7 × 7 **mm / 0.5 mm 间距**	32	
	热阻结壳 VFQFPN 36 - 6 × 6 **mm / 0.5 mm 间距**	18	

6.10.1 参考文档

JESD51-2 集成电路热测试方法 环境条件 - 自然对流（静止空气）。可从 www.jedec.org 获取。

译文由AI生成，请仔细甄别

6.10.2 选择产品温度范围

订购微控制器时，温度范围在订购信息方案中指定，该方案显示在第七节中。

每个温度范围后缀对应于最大耗散时的特定保证环境温度，以及特定最大结温。

由于应用通常不会以最大耗散状态使用 STM32F103xx，因此计算精确的功耗和结温以确定哪个温度范围最适合应用是有用的。

以下示例展示了如何计算给定应用的所需温度范围。

示例 1：高性能应用

假设以下应用条件：

最大环境温度 TAmax = 82 °C（根据 JESD51-2 测量），IDDmax = 50 mA，VDD = 3.5 V，最大同时使用 20 个 I/O 在低电平输出，IOL = 8 mA，VOL= 0.4 V，以及最大同时使用 8 个 I/O 在低电平输出，IOL = 20 mA，VOL= 1.3 V

PINTmax = 50 mA × 3.5 V= 175 mW

P_{IOmax} = 20 × 8 mA × 0.4 V + 8 × 20 mA × 1.3 V = 272 mW

这给出了：PINTmax = 175 mW 和 PIOmax = 272 mW：

PDmax = 175 + 272 = 447 mW

Thus: PDmax = 447 mW

使用表63中获得的值，TJmax 计算如下：

– 对于LQFP100，46 °C/W

T_{Jmax} = 82 °C + (46 °C/W × 447 mW) = 82 °C + 20.6 °C = 102.6 °C

这属于后缀 6 版本部分的范围内（–40 < TJ < 105°C）。

在这种情况下，部件必须至少按温度范围后缀 6 排序（见第 7 节）。

示例 2：高温应用

使用相同的规则，可以处理在高温环境下运行且功耗低的设备，只要结温 TJ 保持在指定范围内即可。

假设以下应用条件：

最高环境温度 TAmax = 115 °C（根据 JESD51-2 测量），IDDmax = 20 mA，VDD = 3.5 V，同时使用最多 20 个 I/O 在输出低电平时，IOL = 8 mA，VOL= 0.4 V

PINTmax = 20 mA × 3.5 V= 70 mW

P_{IOmax} = 20 × 8 mA × 0.4 V = 64 mW

这给出了：PINTmax = 70 mW 和 PIOmax = 64 mW：

P_{Dmax} = 70 + 64 = 134 mW

因此：PDmax = 134 mW

译文由AI生成，请仔细甄别

使用表63中获得的值，TJmax 计算如下：

– 对于LQFP100，46 °C/W

T_{Jmax} = 115 °C + (46 °C/W × 134 mW) = 115 °C + 6.2 °C = 121.2 °C

这属于后缀7版本部件(–40 < T_J < 125 °C)的范围内。

在这种情况下，部件必须至少按温度范围后缀 7 排序（参见第 7 节）。

图57. LQFP100 PD最大值与TA



译文由AI生成，请仔细甄别

7 订购信息方案

示例： STM32 F 103 C 8 T 7 xxxx

设备系列

STM32 = 基于ARM的32位微控制器

产品类型

F = 通用型

设备子系列

103 = 性能系列

引脚数

T = 36 引脚

C = 48 引脚

R = 64 引脚

V = 100 引脚

闪存大小

8 = 64 K字节闪存

B = 128 K字节闪存

封装

H = BGA

我 = UFBGA

他 = LQFP

你 = VFQFPN 或 UFQFPN

温度范围

6 = 工业温度范围，–40 至 85 °C

7 = 工业温度范围，–40 至 105 °C

选项

x = 标准产品空白处和R为客户定制代码

xxx = 编程部件

TR = 卷带和卷盘

有关可用选项（速度、包装等）的列表，或有关此设备任何方面的进一步信息，请联系您最近的 ST 销售办事处。

译文由AI生成，请仔细甄别

8 重要安全通知

意法半导体集团（ST）高度重视产品安全，这也是为何本文件中提到的ST产品可能经过各种安全认证机构认证和/或可能实施本文件中规定的我们自己的安全措施。然而，无论何种级别的安全认证和/或内置安全措施都无法

g保证 ST p产品能够抵抗所有形式的攻击。因此，这是
ST 每位客户的责任，以确定 ST 产品中提供的安全级别是否满足客户需求，这既与 ST 产品本身有关，也与其与其他组件和/或软件结合使用时有关，用于客户最终产品或应用程序。特别要注意的是：

- ST 产品可能已由一个或多个安全认证机构认证，例如平台安全架构 (www.psacertified.org) 和/或物联网平台安全评估标准 (www.trustcb.com)。有关此处提到的 ST 产品是否已获得安全认证以及此类认证的级别和当前状态的详细信息，请访问相关认证标准网站或前往 www.st.com 上的相关产品页面以获取最新信息。由于 ST 产品的状态和/或安全认证级别可能会随时间变化，客户应根据需要重新检查安全认证状态/级别。如果 ST 产品未显示在特定安全

  标准，客户不应假设其已获得认证 .
- 认证机构有权评估、授予和撤销与ST产品相关的安全认证。因此，这些认证机构独立负责授予或撤销ST产品的安全认证，而ST对认证机构就任何ST产品所进行的任何错误、评估、评估、测试或其他活动不承担任何责任。

- 基于行业的加密算法（如AES、DES或MD5）和其他可能与ST产品一起使用的开放标准技术基于ST未开发的规范。ST对这种加密算法或开放技术的任何缺陷或为绕过、解密或破解此类算法或技术而开发或可能开发的任何方法不承担责任。

- 虽然可以进行稳健的安全测试，但没有级别的认证可以绝对保证抵御所有攻击，包括例如尚未测试的高级攻击、新的或未确定的攻击形式，或在ST产品超出其规范或预期用途、或与其他客户用于创建其最终产品或应用程序的组件或软件一起使用时发生的任何形式的攻击。ST对抵抗此类攻击不承担责任。因此，无论包含的安全功能和/或ST可能提供的任何信息或支持，每个客户都有责任确定测试的攻击级别是否满足其需求，无论是单独针对ST产品还是将其纳入客户最终产品或应用程序中。

- 所有安全 y ST的功能 p产品 （包括一个 y 硬件、软件、
  文档以及类似内容），包括但不限于任何增强的安全
  因此，在适用的法律允许的范围内，ST 不承担任何明示或暗示的保证，包括但不限于对适销性或特定用途适用性的暗示保证，除非适用的书面和签署的合同条款另有规定。

译文由AI生成，请仔细甄别

9 版本历史

表64. 文档版本历史

Date	修订	变更
01-Jun-2007	1	初始发布。
20-Jul-2007	2	Note 9、Note 5、Note 7、Note 7 中闪存大小修改，BGA100 引脚添加到表 5：中密度 STM32F103xx 引脚定义。 图3：STM32F103xx性能系列LFBGA100球脚排列增加。 THSE更改为TLSE，如图23所示：低速外部时钟源AC时序图。电源方案中VBAT范围修改。 tSU(LSE)更改为tSU(HSE)，如表22所示：HSE 4-16 MHz振荡器特性。 IDD(HSI)最大值添加到表24：HSI振荡器特性。 r 特性。 静电放电（ESD）中样本尺寸修改，机器模型移除。 静态闩锁中部件数量修改，标准参考更新。表33：电气敏感度中25 °C和85 °C条件移除，类名修改。RPU和RPD最小和最大值添加 到表35：I/O静态特性。RPU最小值和最大值添加到表38：NRST引脚特性。 图32：I2C总线AC波形和测量电路及图 第31页：推荐NRST引脚保护已更正。 表9下方、表38、表44的注释已删除。 IDD典型值在表11：运行和睡眠模式下的最大电流消耗中已更改。表39：TIMx特性已修改。tSTAB、$VREF_+$ 值、tlat和fTRIG添加到表46：ADC特性。在表中：TA = 85 °C的典型耐久性和数据保持已添加，TA = 25 °C的数据保持已删除。 表12：嵌入式内部参考电压中的VBG更改为VREFINT。文档标题已更改。控制器局域网（CAN）部分已修改。 图14：电源方案已修改。第1页上的功能列表已优化。 小文本已更改。

译文由AI生成，请仔细甄别

表64. 文档修订历史（续）

Date	修订	变更
18-Oct-2007	3	STM32F103CBT6, STM32F103T6 and STM32F103T8 根部件编号 新增 (参见表 2：STM32F103xx 中密度设备特性和外设数量) VFQFPN36 封装新增 (参见第 6 节：封装信息)。所有封装均符合 ECOPACK® 标准。封装机械数据英寸值从毫米计算并四舍五入到 4 位小数 (参见 第 6 节：封装信息)。 表 5：中密度 STM32F103xx 引脚定义已更新并 澄清。 表 26：低功耗模式唤醒时间已更新。 TA min corrected in Table 12: 嵌入式内部参考电压。 Note 2 added below Table 22: HSE 4-16 MHz 振荡器特性。 VESD(CDM) value added to Table 32: ESD 绝对最大额定值。 Note 4 added and VOH parameter description modified in Table 36： 输出电压特性。 Note 1 modified under Table 37: I/O AC 特性。 公式 1 和 表 47：RAIN max 对于 fADC = 14 MHz 添加到第 5.3.18 节：12 位 ADC 特性。 VAIN、tS max、tCONV、$VREF_+$ min 和 tlat max 修改，注释修改并在表 46： ADC 特性中添加 tlatr。 图 37：ADC 精度特性更新。注释 1 在图 38：典型连接图使用 ADC 下方修 改。静电放电 (ESD) 在第 59 页修改。 TIM4 通道数量在图 1：STM32F103xx 中修改。 性能线框图。 最大电流消耗表 13、表 14 和表 15 更新。 Vhys 在表 35 中修改：I/O 静态特性。 表 49：ADC 精度更新。VFESD 值添加在表 30：EMS 特性。值已修正， 注释 2 已修改，注释 3 已删除在表 26：低功耗模式唤醒时间。 表 16：停止和待机模式下的典型和最大电流消耗：为 VDD/VBAT = 2.4 V 添加典型值，注释 2 已修改 ，注释 2 已添加。 表 21：添加了待机模式下的典型电流消耗。 在第 49 页上添加了片上外设电流消耗。 ACCHSI 值已更新于表 24：HSI 振荡器特性。 Vprog 已添加至表 28：闪存特性。 上选项字节的地址已修改于图 11：内存映射。 典型 fLSI 值已添加于表 25：LSI 振荡器特性，且整个文档中的内部 RC 值已从 32 kHz 修正为 40 kHz。 T_{S_temp} 已添加至表 50：TS 特性。N END 在表格中修改。 T_S_vrefint 添加到表 12：嵌入式内部参考电压。 在页面 61 的通用输入/输出特性中指定了未使用引脚的处理方法。所有 I/O 均 符合 CMOS 和 TTL 标准。 图 39：电源和参考去耦 ($VREF_+$ 未连接到 VDDA) 已修改。 tJITTER 和 fVCO 从表 27：PLL 特性中移除。附录 A：页面 81 的重要说明已 添加。 添加了图 16、图 17、图 19 和图 21。

译文由AI生成，请仔细甄别

表64. 文档修订历史（续）

Date	修订	变更
22-Nov-2007	4	文档状态从初步数据提升为数据手册。 STM32F103xx 是 USB 认证的。小文本已更改。 第 15 页上的电源方案已修改。STM32F103Tx 的通信外设数量已更正，GPIO 数量已更正 用于表 2 中的 LQFP 封装：STM32F103xx 中密度设备特性和外设计数。 PC14 和 PC15 的主要功能和默认替代功能已修改，Note 6 已添加，表 5 中已添加重映射列：中密度 STM32F103xx 引脚定义。 VDD–VSS 评级和 Note 1 在表 6：电压特性中已修改，Note 1 在表 7：电流特性中已修改。 在表 11：嵌入式复位和电源控制模块特性中添加了 Note 1 和 Note 2。 IDD 值在 72 MHz 时带外设启用修改于表 14：运行模式下的最大电流消耗，代码从 RAM 运行数据处理。 IDD 值在 72 MHz 时带外设启用修改于表 15：睡眠模式下的最大电流消耗，代码从 Flash 或 RAM 在第 43 页运行。 IDD_VBAT 典型值在 2.4 V 时修改，IDD¯VBAT 最大值添加于表 16：停止和待机模式下的典型和最大电流消耗。第 47 页的表 17 和第 48 页的表 18 添加了注释。ADC1 和 ADC2 消耗和注释修改于表 19：外设电流消耗。 $t_{SU(HSE)}$ 和 $t_{SU(LSE)}$ 表22和表23中修改的条件，分别。 从表26中移除的最大值：低功耗模式唤醒时间。tRET条件在表中修改。图14：电源方案已修正。 图20：停止模式下的典型电流消耗，添加了低功耗模式的稳压器。 图33下方移除了注释：SPI时序图 - 从机模式和CPHA = 0。图34下方添加了注释：SPI时序图 - 从机模式和CPHA = 1(1)。 从第61页的通用输入/输出特性中移除了未使用引脚的详细信息。 表42：SPI特性已更新。表43：USB启动时间已添加。VAIN、tlat和tlatr已修改，表46：ADC特性中添加了注释并移除了Ilkg。表49：ADC精度中修改了测试条件并添加了注释。表47和表50下方添加了注释。 表55：LQPF100机械数据、表58：LQFP64机械数据以及表60：LQFP48、7 x 7 mm、48引脚低剖面四边扁平封装机械数据中的英寸值已修正。 ΘJA值已添加到表62：封装热特性中的VFQFPN36封装。 订单代码已替换为第7节：订购信息方案。MCU的运行条件已在第46页的典型电流消耗中修改。Avg_Slope和V25已在表50：TS特性中修改。第68页的I2C接口特性已修改。 A.4：第81页ADC输入0上的电压毛刺中指定了阻抗。

译文由AI生成，请仔细甄别

表64。文档修订历史（续）

Date	修订	变更
14-Mar-2008	5	图2：第12页的时钟树已添加。 表8中给出的最大TJ值：第37页的热特性。 添加了CRC功能（参见第9页的CRC（循环冗余校验）计算单元和第34页的图11：内存映射以获取地址）。 表16中修改了IDD：停止和待机模式下的典型和最大电流消耗。 表24中修改了ACCHSI：第54页的HSI振荡器特性，删除了注释2。 添加了PD、TA和TJ，修改了tprog值并在表28：第56页的闪存特性中澄清了tprog描述。tRET在表中修改。 表38中修正了VNF(NRST)单元：第NRST引脚特性。 66. 表42：第70页上的SPI特性已修改。 将IVREF添加到表46：第74页上的ADC特性。 表48：ADC精度 - 已添加有限测试条件。表49：ADC精度已修改。 LQFP100封装规范已更新（参见第6节：封装信息，第79页）。 已添加推荐的LQFP100、LQFP 64、LQFP48和VFQFPN36焊盘（参见图55、图60、图64和图44）。 第104页上的第6.9节：热特性已修改，已添加第6.9.1节和第6.9.2节。 附录 A：第 81 页的重要说明已删除。
21-Mar-2008	6	小文本更改。图 11：内存映射已清晰。 在表格中： NEND 在整个温度范围内进行测试，循环条件 指定用于 tRET，tRET 最小值在 TA = 55 °C 修改 V25，平均_Slope和TL在表50中修改：TS特性。CRC功能已移除。
22-May-2008	7	CRC功能已重新添加。小文本更改。第1节：引言已修改。第2.2节：整个系列完全兼容性已添加。 在表16：页面44上的停止和待机模式下的典型和最大电流消耗中添加了IDD在TA最大= 105 °C。 从表21：页面47上的待机模式下的典型电流消耗中移除了IDD_VBAT。 在表 41 1 = 36 _2 = 中添加了值：SCL频率 3 3 69 （fPCLK MHz，VDDI C . V）在页面。 图33：SPI时序图 - 从机模式和CPHA = 0 在第71页修改。公式1已修正。 tRET在TA = 105 °C时在第57页的表格中修改。 VUSB添加到表44：USB直流电气特性在第73页。 图65：LQFP100 PD最大值与TA在第106页修改。 Axx选项添加到表63：订购信息方案在第110页。

译文由AI生成，请仔细甄别

表 64。文档修订历史（续）

Date	修订	变更
21-Jul-2008	8	电源监控更新，并将VDDA添加到表9：一般工作条件。 图14：第36页上的电源方案中修改了电容。 第 5 节修订了表格注释：电气特性。 表 16：停机和待机模式下的典型和最大电流消耗已修改。 向表 16：停机和待机模式下的典型和最大电流消耗添加了数据，表 21：待机模式下的典型电流消耗已删除。 fHSE_ext 在第 50 页的表 20：高速外部用户时钟特性中已修改。fPLL_IN 在第 56 页的表 27：PLL 特性中已修改。 从第 68 页的表 40：I2C 特性中删除了快速模式下的最小 SDA 和 SCL 下降时间值，注释 1 已修改。 th(NSS) 在第 70 页的表 42：SPI 特性中以及第 71 页的图 33：SPI 时序图 - 从机模式和 CPHA = 0 中已修改。 CADC 在表 46 中修改：第 74 页的 ADC 特性和图 38：使用修改后的 ADC 的典型连接图 典型 TS_temp 值从表 50 中删除：第 78 页的 TS 特性 LQFP48 封装规范更新（参见表 60 和表 64），第 6 节：封装信息修订 Axx 选项从表 63 中删除：第 110 页的订购信息方案 小文本更改
22-Sep-2008	9	STM32F103x6 部件编号已移除（参见表 63：订购信息方案）。小文本更改。 通用定时器（TIMx）和高级控制定时器（TIM1）在第 18 页更新。 表 5：中密度 STM32F103xx 引脚定义在第 28 页中的注释已更新。 注意 2 6 37 修改如下表：电压特性在第， |Δ | |Δ | VDDxmin 和 VDDx min 已移除。 第 5.3.5 节中指定的测量条件：电源电流特性在第 40 页。 IDD 在 85 °C 状态下待机，修改于表 16：第 44 页上的停止和待机模式下的典型和最大电流消耗。 第 61 页上的通用输入/输出特性已修改。 fHCLK 条件修改于表 30：第 58 页上的 EMS 特性。ΘJA 和节距值修改于表 62：封装热特性。小字修改。

译文由AI生成，请仔细甄别

表64. 文档修订历史（续）

Date	修订	变更
23-Apr-2009	10	I/O 信息在页码 1 上已澄清。 图3：STM32F103xx性能系列LFBGA100球脚排列修改。 图11：内存映射修改。 表4：计时器功能比较添加。 PB4、PB13、PB14、PB15、PB3/TRACESWO从默认列移动到重映射列，在表5：中密度STM32F103xx引脚定义中。 表9：一般工作条件中，LFBGA100的PD已修正。 表13：运行模式下的最大电流消耗，从Flash运行数据处理代码，表15：睡眠模式下的最大电流消耗，从Flash或RAM运行代码中，注释已修改。 表20：高速外部用户时钟特性与表21： 低速外部用户时钟特性已修改。 图20显示一条典型曲线（标题已修改）。ACCHSI最大值 在表24：HSI振荡器特性中已修改。 添加了TFBGA64封装（参见表59和表60）。小字修改。
22-Sep-2009	11	Note 5 更新，Note 4 添加于表 5：中密度 STM32F103xx 引脚定义。 VRERINT 和 TCoeff 添加于表 12：嵌入式内部参考电压。IDD_VBAT 值添加于表 16：停止和待机模式下的典型和最大电流消耗。图 18：典型 VBAT 电流消耗（RTC 开启）添加。 fHSE_ext 最小值修改于表 20：高速外部用户时钟特性。 CL1 和 CL2 被 C 替换于表 22：HSE 4-16 MHz 振荡器特性，表 23：LSE 振荡器特性（fLSE = 32.768 kHz），注释修改并移至表格下方。表 24：HSI 振荡器特性修改。条件从表 26：低功耗模式唤醒时间中移除。 Note 1 修改并置于图 24：典型 8 MHz 晶体应用下方。 IEC 1000 标准更新为 IEC 61000 和 SAE J1752/3 更新为 IEC 61967-2 在第 5.3.10 节：第 57 页的 EMC 特性。 抖动添加到表 27：PLL 特性。 表 42：SPI 特性已修改。 CADC 和 RAIN 参数在表 46：ADC 特性中已修改。 RAIN 最大值在表 47：RAIN 最大值对于 fADC = 14 MHz 已修改。 图47：LFBGA100轮廓已更新。
03-Jun-2010	12	添加了STM32F103TB设备。 添加了VFQFPN48封装。 更新了表40下方的注释2：I^2C特性 更新了图32：I^2C总线AC波形和测量电路 更新了图31：推荐的NRST引脚保护 更新了第5.3.12节：I/O电流注入特性

译文由AI生成，请仔细甄别

表64. 文档修订历史（续）

Date	修订	变更
19-Apr-2011	13	更新表格6下脚注：第37页的电压特性，以及表格7下脚注：第37页的电流特性 更新表格20下tw min：第50页的高速外部用户时钟特性 更新了表 23 = 中 32 768 53 的启动时间：LSE 振荡器特性（fLSE . kHz）在第页上添加了第 5.3.12 节：I/O 电流注入特性更新了第 5.3.13 节：I/O 端口特性
07-Dec-2012	14	添加了 UFBGA100 7 x 7 mm。 更新了图 59：LQFP64，10 x 10 mm，64 引脚低剖面扁平封装轮廓以添加引脚 1 的识别。
14-May-2013	15	在封面页面包装中用 UQFN48 替换了 VQFN48 封装，表 2：STM32F103xx 中密度器件特性及外设数量，图 9：STM32F103xx 性能线 UFQFPN48 引脚图，表 2：STM32F103xx 中密度器件特性及外设数量，表 56：UFBGA100 机械数据，表 63：订购信息方案并更新了表 62：封装热特性为表 2：STM32F103xx 中密度器件特性及外设数量中的 TFBGA ADC 通道添加了脚注 更新了第 2.3.21 节中的 ‘所有 GPIO 都是高电流...’ ：GPIO（通用输入/输出） 更新了表 5：中等密度 STM32F103xx 引脚定义 修正了第 5.1.1 节中的 Sigma 字母 修正了第 5.3.16 节中的通信接口 删除了第 5.3.16 节中的第一句话 添加了表 9：一般工作条件中的 ‘VIN’ 更新了输出驱动电流的第一句话 在表 24：HSI 振荡器特性中添加了注释 5. 更新了表 35：I/O 静态特性中的 ‘VIL’ 和 ‘VIH’ 在图 26：标准 I/O 输入特性 - CMOS 端口、图 27：标准 I/O 输入特性 - TTL 端口、图 28：5 添加了注释 5 V 耐压 I/O 输入特性 - CMOS 端口和图 29：5 V 耐压 I/O 输入特性 - TTL 端口 更新图32：I^2C总线交流波形和测量电路 更新注释2和3，删除表40中“设备必须内部...”的注释：I^2C特性 更新表41的标题：SCL频率（fPCLK 1 = 36 MHz，VDD I2C = 3.3 ¯V） 更新表49中注释2：ADC精度 更新图53：UFBGA100 - 100球，7 x 7毫米，0.50毫米间距，超细间距球栅阵列封装轮廓和表56：UFBGA100机械数据 更新图47：LFBGA100轮廓和表53：LFBGA100机械数据 更新图60：TFBGA64 - 8 x 8主动球阵列，5 x 5毫米，0.5毫米间距，封装轮廓和表59：TFBGA64 - 8 x 8主动球阵列，5 x 5毫米，0.5毫米间距，封装机械数据

译文由AI生成，请仔细甄别

表 64. 文档修订历史（续）

Date	修订	变更
05-Aug-2013	16	更新了表32：ESD绝对最大额定值的‘VESD(CDM)’参考 在图30中更正了‘tf(IO)out’：I/O交流特性定义 更新表52：UFQFPN48机械数据
21-Aug-2015	17	更新表3：STM32F103xx系列移除注释。更新表63：订购信息方案移除注释。更新第6节：封装信息并添加第：工程样品的标记所有封装。更新I^2C特性，添加tSP参数和表40中I^2C特性的注释4。 更新图32：I^2C总线交流波形和测量电路 交换SCLL和SCLH。 更新图33：SPI时序图-从机模式和CPHA = 0。更新最小/最大值注释，将“设计保证，未在生产中测试”替换为“设计保证”。更新最小/最大值注释，将“基于特性分析，未在生产中测试”替换为“基于特性分析期间的测试保证”。 更新表19：外设电流消耗。
29-Mar-2022	18	更新表5：中密度STM32F103xx引脚定义。更新图37：ADC精度特性，图38：使用ADC的典型连接图及其脚注。 全文进行了一些小的文字修改。
18-Sep-2023	19	更新特性。 更新部分 1：引言。 更新图 11：内存映射。 更新表 24：HSE 4-16 MHz 振荡器特性以及表 25：LSE 振荡器特性 (fLSE = *32*.768 kHz)。 更新表 33：fHSE = *8* MHz 和 fHCLK = *48* MHz 的 EMI 特性以及创建的表 34：fHSE = *8* MHz 和 fHCLK = *72* MHz 的 EMI 特性。 更新图 33：SPI 时序图 - 从机模式和 CPHA = *0*，图 34：SPI 时序图 - 从机模式和 CPHA = *1*，以及图 35：SPI 时序图 - 主机模式。更新表 46：USB 启动时间。 新增部分 8：重要安全提示。 已更新第 6 节中的所有软件包：软件包信息。
28-Jul-2025	20	已更新第 7 节：订购信息方案。

译文由AI生成，请仔细甄别

重要通知 – 请仔细阅读

意法半导体 NV 及其子公司（“意法半导体”）保留随时更改、修正、增强、修改和改进意法半导体产品及/或本文件的权利，恕不另行通知。订购者应在下订单前获取意法半导体产品的最新相关信息。意法半导体产品按意法半导体下单时有效的销售条款出售。

订购者对意法半导体产品的选择、挑选和使用负全部责任，意法半导体对应用协助或订购者产品设计不承担任何责任。

意法半导体在此不授予任何知识产权的明确或暗示许可。

与本文所述信息不同的ST产品转售将使ST对此产品提供的任何保修失效。

ST和ST标志是ST的商标。有关ST商标的更多信息，请参阅www.st.com/trademarks。所有其他产品或服务名称均为其各自所有者的财产。

本文中的信息将取代并替换本文先前版本中提供的任何信息。

© 2025 STMicroelectronics – 保留所有权利

译文由AI生成，请仔细甄别