




- 处理器设计的需求分析
- RISC-V数据通路的组件选择
- RISC-V部分指令的数据通路设计
- RISC-V控制器

单核计算机系统



功能层面上CPU的定义

●一个能够通过输入的机器码,执行相应操作、并保持相应状态的数字电路。

数字电路 (逻辑门、寄存器)

RISC-V机器码 0x00600293

(例如: addi x5, x0, 6)

执行完这条指令后, 寄存器x5的值为6

处理器(CPU)的组成部分


- ●数据通路(datapath, ALU...)是处理器中执行操作的硬件
 - ●执行控制器的操作(例如:控制器"告诉"数据通路,执行add指令,则数据通路就会将相应操作数传给加法器...)

≈∞处理器的四肢

- ●控制器(CU:Control Unit)是对数据通路要做什么操作进行调度的硬件结构
 - ●"告诉"数据通路需要执行什么操作?需要读内存吗?读哪个寄存器?需要写寄存器吗?写哪个寄存器?...

≈≈处理器的**大脑**

(再看) 单核计算机系统



CPU的组成部分

addi x5,x0,6

000000001100000000000101001011

数据通路

根据收到的控制器信息可知:

- 1. 操作数为0号寄存器的值和立即数"6"
- 2. 执行的运算是加法 故:选择0号寄存器的值和立 即数作为操作数,并选择加法 器的结果作为最终结果
- 3. 加法器结果存目的寄存器x5

控制器

决定: 要让数据通路执行什么操作?

- 加减乘除/逻辑/比较?
- 源操作数应该如何选择?
- 哪个寄存器?
- 什么立即数?
- 指令执行完后, PC如何改变? 是否分支?

处理器设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ② 为数据通路选择合适的组件
- ③根据指令需求连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤ 集成控制信号,形成完整的控制逻辑

RISC V处理器设计示例

- •本章CPU设计示例是基于以下简单指令进行讲解,包括:
 - ➤ 常用算术逻辑指令add、sub、addi等
 - ➤ 存储器访问指令ld(load doubleword)和sd(store doubleword)
 - ➤ 条件分支指令beq(branch if equal)等
 - > 跳转指令jalr, jal
 - ➤ lui, auipc等指令
- 这个子集没有包含所有的定点指令(例如移位、乘法、除法等指令均不在集合中),也没有包含任何浮点指令。
- 其余指令的实现与此类似。

RISC-V指令格式回顾及需求

• 简单源于规整

R型	func7	rs2	rs1	func3	rd	opcode
I型	imm[11:5]	imm[4:0]	rs1	func3	rd	opcode
S型	imm[11:5]	rs2	rs1	func3	imm[4:0]	opcode
B型	imm[12 ,10:5]	rs2	rs1	func3	imm[4:1, 11]	opcode
J型	imm[20 ,10:5]	imm[4:1, 11]	imm[19:15]	imm[14:12]	rd	opcode
U型	imm[31:25]	imm[24:20]	imm[19:15]	imm[14:12]	rd	opcode

RISC-V 部分指令回顾及需求

- R型指令: op rd, rs1, rs2
 - •需求:常用算术逻辑运算,可读写的寄存器(可同时读2个)。
- I型指令: opi rd, rs1, imm # R[rd]=R[rs1] + s-ext(imm)
 - load类指令 rd, offset(rs1) #R[rd]=mem[R[rs1] + offset]
 - jalr rd, offset(rs1) #R[rd] = PC + 4, PC = R[rs1] + offset
 - •新增需求: 立即数扩展、PC寄存器、存储器可读、加法器...
- •S型指令: store类指令 rs2, offset(rs1) #mem[R[rs1] + offset]=R[rs2]
 - •新增需求:存储器可写、立即数生成器(包括扩展等)

S型 imm[11:5] rs2 rs1 func3 imm[4:0]

opcode

RISC-V部分指令回顾——续

•B型指令: bxx rs1,rs2, label

•新增需求:多路选择器、更复杂的立即数生成器、比较器

B型

, 1					
imm[12 10:5]	rs2	rs1	funct3	imm[4:1 <mark>11</mark>]	opcode
7	5	5	3	5	7


- •J型指令: jal rd, offset
- •U型指令:将长立即数加到PC并写入目的寄存器
- 到·新增需求: 更复杂的立即数生成器

U型

<u>J</u>			
	imm[31:12]	rd	opcode
	U-immediate[31:12]	dest	LUI
			AUIPC

RISC-V指令系统的需求

- 算术逻辑单元(ALU)
 - 。运算类型:加、减、或、比较等各种运算
- 立即数生成器
 - 。零扩展、符号扩展、字段拼接等
- •程序计数器 (PC)
- 存储组件: 寄存器堆(RF:Register File), 存储器(Memory)








- 处理器设计的需求分析
- RISC-V数据通路的组件选择
- RISC-V部分指令的数据通路设计
- RISC-V控制器

数据通路组件分类

- 组合逻辑单元
 - 处理数据的单元
 - 没有存储功能
 - 输出仅依赖于输入:输入相同,则输出相同
 - 如基本逻辑门、ALU等
- 时序逻辑单元(状态单元)
 - 存储数据的单元
 - 有内部存储功能,即包含"状态"
 - 下一状态取决于输入和当前的状态
 - 如指令存储器、数据存储器以及寄存器(PC以及寄存器堆)

冯诺依曼架构vs 哈佛架构

- 冯诺依曼架构(以X86为代表)
 - 也叫普林斯顿架构,程序空间和数据空间是一体的,数据和程序采用同
 - 一数据总线和地址总线。
 - 指令和数据的宽度相同。
 - 指令和数据不能同时进行操作,只能顺序执行。
- •哈佛架构(以DSP和ARM为代表)
 - 存储器分为数据存储器和程序存储器(指令存储器),总线分为程序存 储器的数据总线和地址总线以及数据存储器的数据总线和地址总线。
 - 可同时对数据和程序进行操作,具有较高的执行效率。
 - 指令和数据可以有不同的宽度。




RISC-V 主要状态单元——存储器

- 将指令和数据分开保存在一个64位的字节寻址的存储空间中
- 指令存储器 IM (IMEM): Instruction Memory
- 数据存储器 DM (DMEM): Data Memory)
- RISC CPU采用的是哈佛架构
- 从指令存储器读(取)指令,在数据存储器中读写数据

数据存储器(DM:Data Memory)

- •组合逻辑 vs 时序逻辑
- 数据接口信号
 - Data In: 数据输入
 - Data Out: 数据输出
- 读写控制
 - · Address: 指定一个存储单元,将其内容送到数据输出端
 - · WriteEnable:写使能。在时钟信号(clk)的上升沿,如果写使能信号有效,将数据输入信号的内容存入地址信号指定存储单元

注:存储器的读操作不受时钟控制



指令存储器(IM:Instruction Memory)

• 输入总线: Instruction Address

• 输出总线: Instruction


Address Instruction (cache) memory Instruction

• 数据通路中不会写指令存储器

•读操作时,指令存储器可以看做是组合逻辑电路。


RISC-V主要状态单元——寄存器堆


- (RegisterFile)内部构成: 32个寄存器
- 数据接口信号
 - 。busA, busB: 两个数据输出
 - · busW: 一个数据输入
- 读写控制
 - 。Ra/Rb(5位):将对应编号的寄存器的内容放到busA/busB(读)
 - 。Rw(5位):在时钟信号(clk)的上升沿,如果写使能信号(WriteEnable)有效,将busW的内容存入Rw号寄存器。



RISC-V指令系统的数据通路需求


- 算术逻辑单元(ALU)
 - 。运算类型:加、减、或、比较等
 - 。操作数:来自寄存器或扩展后的立即数
- 立即数生成(伸缩扩展)部件
 - 。将一个不足32/64位的立即数扩展为32/64位
 - 。扩展方式:零扩展、符号扩展、拼接
- •程序计数器 (PC)
 - 。一个32/64位的寄存器
 - 。支持两种加法:加4或加一个立即数







数据通路模块——常用组合逻辑单元



ALU功能需求

		ALU控制
ALU控制	操作	$A \longrightarrow Zero$
0000	与(and)	ALU Result
0001	或(or)	$B \longrightarrow Overflow$
0010	加(add)	
0110	减(sub)	*CarryOut
0111	小于则置位(slt)	
1100	或非(nor)	


ALU设计技巧

• 从简单开始: 然后再进行扩展

•分而治之:从1位ALU设计开始


•利用已知的元件或者组件,组合起来实现复杂功能

ALU—简单运算




ALU—如何进行减法运算

A-B=A+B'+1(注意: 这里A和B都是1位二进制)




1-bit到多位ALU




ALU—溢出检测逻辑


Overflow=CarryIn[N-1] xor CarryOut[N-1]



ALU-



32bit ALU



ALU控制 (ALUControl)	操作
0000	与(and)
0001	或(or)
0010	加(add)
0110	减(sub)
0111	小于则置位(slt)
1100	或非(nor)






- 处理器设计的需求分析
- RISC-V数据通路的组件选择
- RISC-V部分指令的数据通路设计
- RISC-V控制器

处理器的设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ② 为数据通路选择合适的组件
- ③ 根据指令需求连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤ 集成控制信号,形成完整的控制逻辑


所有指令的共同需求——取指令

- 程序计数器(PC)的内容是指令的地址
- 用PC的内容作为地址,访问指令存储器获得指令编码




所有指令的共同需求——更新PC

- 取指令
 - •程序计数器(PC)的内容 是指令的地址
 - 用PC的内容作为地址, clk— ▷ 访问指令存储器获得指令编码
- 顺序执行时更新PC
 - PC <— PC + 4</p>
- 发生分支及跳转时更新
 - PC <—目标地址




所有指令的共同需求——更新PC(分支)

- 取指令
 - •程序计数器(PC)的内容 是指令的地址
 - 用PC的内容作为地址, cl 访问指令存储器获得指令编码
- ●顺序执行时更新PC
 - PC <--- PC + 4
- 发生分支及跳转时更新
 - PC <— 目标地址
 - ① 对于B型指令及jal: 目标地址是PC + offset
 - ② 对于jalr: 目标地址是R[rs1]+offset



所有指令的共同需求——更新PC(分支)

- 取指令
 - •程序计数器(PC)的内容 是指令的地址
 - 用PC的内容作为地址, clk-访问指令存储器获得指令编码
- 更新PC
- 1) 顺序执行时: PC <— PC + 4
- 2)发生分支及跳转时: PC <— 目标地址
- ① 对于B型指令以及jal: 目标地址是PC + offset
- ② 对于jalr: 目标地址是R[rs1]+offset



实现add指令

 31

 funct7
 rs2
 rs1
 funct3
 rd
 opcode


 00000000
 rs2
 rs1
 000
 rd
 0110011

add rd, rs1, rs2


- 指令对机器状态进行两次更改:
 - Reg[rd] = Reg[rs1] + Reg[rs2]
 - PC = PC + 4

add指令的数据通路——取指


- 根据PC从IM中读出指令
- 通过加法器计算下一个PC值(PC+4)




add指令的数据通路——译码




add指令的数据通路——执行




add指令的数据通路——写回寄存器



add指令的时序图




实现sub指令



sub rd, rs1, rs2

- 几乎与加法相同
- inst[30]在加法和减法之间进行选择

sub指令的数据通路



实现R型部分指令

			,			
0000000	rs2	rs1	000	rd	0110011	add
0100000	rs2	rs1	000	rd	0110011	sub
0000000	rs2	rs1	001	rd	0110011	sll
0000000	rs2	rs1	010	rd	0110011	slt
0000000	rs2	rs1	011	rd	0110011	sltu
0000000	rs2	rs1	100	rd	0110011	xor
0000000	rs2	rs1	101	rd	0110011	srl
0100000	rs2	rs1	101	rd	0110011	sra
0000000	rs2	rs1	110	rd	0110011	or
0000000	rs2	rs1	111	rd	0110011	and

opcode、funct3和funct7字段确定ALU的不同功能

回顾addi指令

addi rd, rs1, imm

addi x15, x1, -50

31

imm[11:5]	imm[4:0]	rs1	func3	rd	opcode
1111110	01110	00001	000	01111	0010011


$$imm = -50$$

$$rs1=1$$


$$rd=15$$

add rd=15 OP-Imm


add指令数据通路—>addi?




addi指令的数据通路



addi指令的数据通路




I型指令的立即数生成




- 指令12位立即数字段复制到立即数的低12位
- 通过将指令的最高比特位复制填充到 i

立即数除了低12位之外的高位完成符号扩展



R型和I型共用的数据通路



实现ld指令(load dword)


31 0 imm[11:5] imm[4:0] rs1 func3 rd opcode

 $1d \times 14, 8(\times 2)$

0000000	01000	00010	011	01110	0000011
000000	01000	00010	UII		

- R[rs1]为基地址,加上立即数,得到目标访问地址
 - · 与addi类似,但用于计算地址,而不是获得最终结果
- 从存储器读出的数据装入寄存器rd中

ld指令的数据通路



RISC-V 访存装载指令

imm[11:0]	rs1	000	rd	0000011	lb
imm[11:0]	rs1	001	rd	0000011	lh
imm[11:0]	rs1	010	rd	0000011	1w
imm[11:0]	rs1	011	rd	0000011	1d
imm[11:0]	rs1	100	rd	0000011	lbu
imm[11:0]	rs1	101	rd	0000011	lhu
imm[11:0]	rs1	110	rd	0000011	lwu

- 为了支持8位、16位、32位等的访存装载指令
 - 增加额外的逻辑电路,用于从存储器取出的数据中提取出字节、 半字、字等不同大小的数据
 - 写回到寄存器前,进行符号扩展或零扩展


实现S型指令——sd

• 读取两个寄存器, rs1作为提供基地址的源寄存器, rs2作为提供待保存数据的源寄存器, 以及立即数偏移量


sd x 14, 8(x2)

31					0		
imm[11:5]	rs2	rs1	func3	imm[4:0]	opcode		
0000000	01110	00010	011	01000	0100011		
			sd		store		
0000000 01000							
	UUC	0000 010	UU		4		


(回顾对比) ld指令的数据通路



sd指令的数据通路



I型指令和S型指令中的立即数生成(ImmGen)



- · 立即数低5位由I型或S型对应的控制信号选择
- 立即数中的其他位连接到指令中的固定位置

实现B型指令

31 | 0 | imm[12|10:5] | rs2 | rs1 | funct3 | imm[4:1|11] | opcode


- •B型指令格式与S型指令格式基本相同
- •但立即数字段以2字节为增量表示-4096到+4094的偏移量
- •12位立即数字段表示13位有符号字节地址的偏移量
 - 偏移量的最低位始终为零,因此无需存储

B型指令的数据通路


- B型指令: beq、bne、blt、bge、bltu、bgeu
- PC不同的状态变化:
 - PC+4 (不发生分支转移)
 - PC + immediate (发生分支转移)
- •需要比较rsl和rs2的数值关系,并计算PC+立即数的结果
- •加一个ALU vs. 加专门的比较硬件电路(比较器)

分支跳转比较器


- 当A = B时, 输出 BrEq = 1, 否则为0
- 当A < B时, 输出 BrLt = 1, 否则为0
- •输入 BrUn = 1时,进行无符号比较输入 BrUn = 0时,进行有符号比较
- •对于bge,可以根据BrLt信号取反判断A≥B



B型指令的数据通路




B型指令的数据通路




分支跳转比较器

- 当A = B时, 输出 BrEq = 1, 否则为0
- 当A < B时,输出 BrLt = 1,否则为0
- •输入 BrUn = 1时,进行无符号比较输入 BrUn = 0时,进行有符号比较
- •对于bge,可以根据BrLt信号取反判断A≥B




B型指令立即数生成

- · 与S型指令立即数生成方式类似
- S型立即数最低位在B型立即数中变为第12位
- 只有一位数据在编码位置上有差异
 - 需要两个1位两路选择器




I型指令——jalr




- jalr rd, offset(rs1) #(jump and link register)
- 将 PC + 4 写入rd (返回地址)
- 设置 PC = R[rs1] + offset
- 立即数生成与I型算术和装载指令一样


jalr指令的数据通路



jalr指令的数据通路




J型指令——jal




- 语法: jal rd, Label (Label会被汇编器解析成offset)
- jal将 PC + 4 写入目的寄存器rd中
- 设置 PC = PC + offset
- · 立即数字段20位,对应一个±219的偏移量(以2字节为单位)


jal指令的数据通路




jal指令的数据通路




U型指令auipc的数据通路



RISC-V 的数据通路基础框架



指令执行示意图 (粗略图)



- 1. Instruction Fetch
- Decode/ Register Read
- 3. Execute 4. Memory 5. Register Write

数据通路的五个阶段


•取指: Instruction Fetch (IF)

• 译码: Instruction Decode (ID)

• 执行: EXecute (EX) - ALU (Arithmetic-Logic Unit)

• 访存: MEMory access (MEM)

• 写回: Write Back to register (WB)








- 处理器设计的需求分析
- RISC-V数据通路的组件选择
- RISC-V部分指令的数据通路设计
- RISC-V控制器


处理器的设计步骤

- ① 分析指令系统,得出对数据通路的需求
- ② 为数据通路选择合适的组件
- ③根据指令需求连接组件建立数据通路
- ④ 分析每条指令的实现,以确定控制信号
- ⑤ 集成控制信号,形成完整的控制逻辑


add指令的执行




sd指令的执行




beq指令的执行




关键路径(这个数据通路执行哪类指令?)





指令时延



IF	ID	EX	MEM	WB	Total
I-MEM	Reg Read	ALU	D-MEN	Reg W	
200ps	100ps	200ps	200ps	100ps	800ps

问题: 该表符合我们学过的那类指令?


指令时延

Instr	IF=200ps	ID=100ps	ALU=200ps	MEM=200ps	WB=100ps	Total
add	$\sqrt{}$	\checkmark	\checkmark		$\sqrt{}$	600ps
beq	$\sqrt{}$	V	$\sqrt{}$			500ps
jal	$\sqrt{}$	√	\checkmark		$\sqrt{}$	600ps
load	$\sqrt{}$	√	\checkmark	\checkmark	$\sqrt{}$	800ps
store	$\sqrt{}$	√	\checkmark			700ps

- 最大时钟频率 $f_{\text{max,ALU}}=1/(800\text{ps})=1.25\text{GHz}$ (假设一个时钟完成一条指令,也称为单周期CPU)
- 有些指令的某些阶段处于空闲状态
- 单个阶段最大时钟频率f_{max,ALU}=1/(200ps)=5GHz

单周期CPU设计模型

- 每个时钟节拍执行一条指令
- 当前状态值通过一系列组合逻辑 得到当前指令机器码,以及对应 的操作码类型、操作数、结果。
- 在下一时钟上升沿到来时,所有组合逻辑单元输出的状态值保持、 组合逻辑单元输出的状态值保持、 更新对应寄存器,同时开始下一个时钟周期的执行操作。




分阶段的数据通路——概述

- 问题: 单块的逻辑结构完成对所有指令从取指到执行的 所有操作,这种设计**笨重,效率低下**
- •解决方案:分阶段的数据通路设计

将原来执行一条指令的过程,拆分为几个阶段,然后将这几个阶段对应的电路结构前后串联起来构成完整的数据通路。

- 电路规模更小,更便于设计实现
- 便于修改优化一个阶段而不影响其他阶段





单周期数据通路必须有独立的指令存储器(IM)和数据存储器(DM),因为:

- A RISC-V中指令与数据格式不同,需要不同的存储器
- **使用独立的存储器会比较便宜**
- 少 处理器在一个周期内只能操作每个部件一次,而在一个周期内不可能对一个(单端口)存储器进行两次存取。

• 从前述的RISC-V 指令集编码可以看出,实际上用来区分 某条指令种类的编码只有inst[30]、inst[14:12]、inst[6:2]

	int[31:25]	int[24:20]	int[19:15]	int[14:12]	int[11:7]	inst[6:0]
R型	func7	rs2	rs1	func3	rd	opcode
I型	imm[11 :5]	imm[4:0]	rs1	func3	rd	opcode
S型	imm[11 :5]	rs2	rs1	func3	imm[4:0]	opcode
B型	imm[12 ,10:5]	rs2	rs1	func3	imm[4:1, 11]	opcode
J型	imm[20 ,10:5]	imm[4:1, 11]	imm[19:15]	imm[14:12]	rd	opcode
U型	imm[31 :25]	imm[24:20]	imm[19:15]	imm[14:12]	rd	opcode

• inst[30]用于区分移位指令是"逻辑右移"和"算术右 移",R型指令的ADD和SUB。

000000	rs2	rs1	000	rd	0110011	add
0100000	rs2	rs1	000	rd	0110011	sub
0000000	rs2	rs1	001	rd	0110011	sll
0000000	rs2	rs1	010	rd	0110011	slt
0000000	rs2	rs1	011	rd	0110011	sltu
0000000	rs2	rs1	100	rd	0110011	xor
9 <mark>0</mark> 00000	rs2	rs1	101	rd	0110011	srl
0100000	rs2	rs1	101	rd	0110011	sra
0000	shamt	rs1	101	rd	0010011	srli
010000	shamt	rs1	101	rd	0010011	srai

• inst[14:12]是部分指令32位机器码的funct3字段。它主要用于区分一个大类指令下不同的小功能。例如,B型指令下的各种不同的比较方式。Inst[14:12] Inst[6:2]

						<u></u>
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	BEQ
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BNE
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BLT
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BGE
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BLTU
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU

• inst[6:2]是指令的操作码(Opcode)字段,主要用于区分不同类别的指令。

	C . 7	2	1	C	1	01100	1 1
R 型	funct7	rs2	rs1	funct3	rd	01100	
I型(运算类)	imm[1]	1:0]	rs1	funct3	rd	00100	11
I型(lw)	imm[1]	1:0]	rs1	funct3	rd	00000	11
I 型(jalr)	imm[1]	1:0]	rs1	funct3	rd	11001	11
S 型	Imm[11:5]	rs2	rs1	funct3	imm[4:0]	01000	11
B 型	Imm[12,10:5]	rs2	rs1	funct3	imm[4:1,11]	11000	11
J 型(jal)		Imm[20,10:	rd	11011	11		
U型		Imm[.	31:12]		rd	01101	11

组合逻辑控制——例子

		In	st[14:1	2]	[nst[6:2]	
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	BEQ
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BNE
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BLT
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BGE
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BLTU
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU


• BrUn = Inst[14] · Inst[13] · Inst[6:2]

ALU功能需求 (关注控制信号生成)


ALU控制	操作
0000	与
0001	或
0010	加
0110	减
0111	小于则置位
1100	或非

ALU控制信号如何生成?

(最直接的方式: Opcode、funt7、funct3)



黑书P182图



根据opcode和ALUOp控制位设置ALU控制(黑书P175)

opcode	ALUOp	操作	func7	func3	ALU期望行为	ALU控制输入
ld	00	load Dword	*****	***	add	0010
sd	00	store Dword	*****	***	add	0010
beq	01	branch if equal	*****	***	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	and	0000
R-type	10	or	0000000	110	or	0001


注意:本表对应黑书教材P182的图,教材只考虑七种指令 00

ALU控制输入信号真值表(黑书P176)


ALU	J O p		funct7字段							ict3学	三段	ALU控
ALUOp1	ALUOp0	I[31]	1[30]	1[29]	1[28]	1[27]	I [26]	1[25]	l[14]	l [13]	l [12]	制输入
0	0	X	X	X	X	X	X	X	X	X	X	0010
0	1	X	X	X	X	X	X	X	X	X	X	0110
1	0	0	0	0	0	0	0	0	0	0	0	0010
1	0	0	1	0	0	0	0	0	0	0	0	0110
1	0	0	0	0	0	0	0	0	1	1	1	0000
1	0	0	0	0	0	0	0	0	1	1	O	0001

实际上用来区分某条指令种类的编码只有inst[30]、inst[14:12]、inst[6:2]

黑书P182图



黑书P182图




问题:为什么要有ALUOp?

答:实现多级译码, 即主控单元生成 ALUOp作用于ALU的 输入控制信号,控制 ALU执行。多级控制 可以减小主控制单元的 规模,多个小的控制单 元可能潜在地减少控制 单元延迟。这个优化 很重要,控制单元的 延迟决定了时钟周期。

03

RISC-V的数据通路的控制器如何实现?




RISC V控制器<mark>两种组合逻辑电路</mark>实现方式

• ROM(组合逻辑)

- 便于重新编程
 - 修正错误
 - 添加新的指令
- 在人工设计控制逻辑时十分常用
- 门级网表(组合逻辑)
 - 现在很多的芯片设计者会使用逻辑综合工具,将控制器真值表实现为门级网表电路

ROM (Read-Only Memory)

- ROM是一种具有n个输入b个输出的组合逻辑电路。
- 输入被称为地址输入(address input),通常命名为A0, A1,...,An-1。
- •输出被称为数据输出(data output),通常命名为



ROM和真值表

• ROM"存储"了一个n输入、b输出的组合逻辑功能的真值表。


• 一个3输入、4输出的组合功能的 真值表,可以被存储在一个2³ * 4 (8 * 4) 的只读存储器中。忽略延 迟,ROM的数据输出总是等于真 值表中由地址输入所选择的那行 输出位。

	输入		输出						
A2	A1	A0	D3	D2	D1	D0			
0	0	0	1	1	1	0			
0	0	1	1	1	0	1			
0	1	0	1	0	1	1			
0	1	1	0	1	1	1			
1	0	0	0	0	0	1			
1	0	1	0	0	1	0			
1	1	0	0	1	0	0			
1	1	1	1	0	0	0			


一个**3**输入**4**输出组合逻辑函数的真值表(具有输出极性控制的**2-4**译码器)

用ROM实现组合逻辑函数

- 两种不同的方式来构建译码器:
 - 使用分立的门
 - •用包含真值表的8*4ROM
- 使用ROM的物理实现并不是唯一的。



具有输出极性控制的2-4译码器




用存储真值表的8 * 4 ROM构建2-4译码器

实现方式1: 门级网表


实现方式2: ROM

将控制器中的控制信息提前存储起来




利用ROM实现控制器的理论依据

用来区分某条指令种类的编码只有inst[30]、inst[14:12]、inst[6:2] 并且ROM是组合逻辑电路



ROM 控制器实现



控制信号真值表

Inst[31:0]	BrEq	BrLt	PCSel	ImmSel	BrUn	ASel	BSel	ALUSel	MemRW	RegWen	WBSel
add	*	*	+4	*	*	Reg	Reg	Add	Read	1	ALU
sub	*	*	+4	*	*	Reg	Reg	Sub	Read	1	ALU
addi	*	*	+4	I	*	Reg	Imm	Add	Read	1	ALU
ld	*	*	+4	I	*	Reg	Imm	Add	Read	1	Mem
sd	*	*	+4	S	*	Reg	Imm	Add	Write	0	*
beq	0	*	+4	В	*	PC	Imm	Add	Read	0	*
beq	1	*	ALU	В	*	PC	Imm	Add	Read	0	*
•••	•••	•••	•••	•••	•••	•••	•••	•••			
blt	*	1	ALU	В	0	PC	Imm	Add	Read	0	*
bltu	*	1	ALU	В	1	PC	Imm	Add	Read	0	*
jalr	*	*	ALU	I	*	Reg	Imm	Add	Read	1	PC+4
jal	*	*	ALU	J	*	PC	Imm	Add	Read	1	PC+4
auipc	*	*	+4	U	*	PC	Imm	Add	Read	1	ALU

小结

- 实现了一个处理器数据通路
 - ·能够在一个时钟周期内执行给定RISC-V指令子集
 - 并非所有指令都会用到全部的硬件单元
 - 关键路径
- 5个执行阶段(IF、ID、EX、MEM、WB)
 - 有的阶段只有部分指令才会用到
- 控制器指定如何执行指令(ROM)
 - ·基于ROM或组合逻辑实现