2024 年春计算机组成原理期末考试回忆版试题

	忆者:夏提雅、Chtholly Boss		
Version: 1.2 (2024年7月4 免责声明·太试题是在离开者	日) 场后,回忆出来的,不存在任何	作弊行为: 太试题题目部分7	5保证题干,洗项与质题
一致,但考察的中心思想一致			、水面之一、这次与水之
(考i	试时间: 2024年7月4日; 满分	: 100分; 时间: 120分钟)	
一、选择题(共10小题,	每小题 1 分, 共 10 分)		
1. 下列器件速度比较,正	确的是()		
A. Cache > 寄存器 >	· 内存		
B. Cache > 内存 > 智	寄存器		
C. 寄存器 > Cache >	内存		
D. 寄存器 > 内存 >	Cache		
2. 由 3 个 "1" 和 5 个 "0	"组成的8位二进制补码,自	能表示的最小整数是()
A126	B125	C32	D2
3. 下列做法可以提升同步	通信总线的通信速率的是()	
I.增加总线宽度	II. 提升总线传输频率	III. 复用数据总线和	1地址总线
A. I	B. II	C. I 、II	D. I 、 II 、 III
4. 假设总线一个传输周期	可以传输4个字节的数据,	总线的传输周期为2个时	钟周期,总线的时钟
频率为 10MHz,则总线的	带宽为 ()		
A. 10MB/s	B. 20MB/s	C. 40MB/s D.	80MB/s
5. 在做手术过程中, 医生	经常将手伸出,等护士将手	术刀递上,待医生握紧后	,护士才松手。如果
把医生和护士看作是两个流	通信模块,上述一系列动作村	目当于 ()	
A. 同步通信			
B. 不互锁异步通信			
C. 半互锁异步通信			
D. 全互锁异步通信			
6. 在 RV-32I 型指令集中,	32 位计算机中 x1 寄存器对	应的地址存放的内容是 0x	12845678,则执行指
令 lb x12,2(x1)后,x12 寄	存器的值为()		
A. 0x00000012	B. 0x00000084	C. 0x00000056	D. 0xFFFFFF84
7. 下列关于 Cache 的说法	,不正确的是()		
A Cache 存放的内容。	是主存某个块内容的副本		

B. Cache 的命中率与(Cache 块的大小有关		
C. Cache 可以取代主有	字的地位		
D. Cache 的容量一般比	Ľ 主存小		
8. 计算机通用寄存器的位置	数与()有关		
A. 主存容量	B. 机器字长	C. 指令长度	D. 以上都不对
9. 中断服务程序的最后一	条指令是()		
A. 转移指令	B. 中断指令	C. 中断返回指令	D. 空指令
10. 硬盘适合于用()	方式实现输入输出操作		
A. 程序查询	B. 中断	C. DMA	D. 半互锁
一 特內師 / 标內 1 八	+ 20 (\)		
二、填空题(每空1分,其		系结构中剩下的7个伟	: 十 田 相 的 甘 由 皿
		、、 ·)、尾数 20 位(含 1 位数?	
		是。()	
要化简)	(,外元配私外间取八尺级	, c。 ()	11 / 建的农场,有相
	欲表示+3万之间的十进行	制数,在保证数的最大精度多	圣件下, 除阶符和数
符各取1位外,阶码应取_			K11 1 7 [MI]/11/11/30
		和和	三种方式。
5. 一个 16K×8 位的存储器			
6. 保护现场包括对			
		· · 问题	
		如果数据按照小尾(小端)方	
		(大端)方式存储,那么0	
0x。			
9. 已知某流水线划分为取	指、译码、执行、访存四个	、 阶段,若每个阶段的用时均	1为 <i>t</i> ,若连续执行 8
条指令,则流水线的加速比	比为。		
10. 写命中时,将数据同时	片写入 Cache 和主存的方法	叫做。	
		————————————————————————————————————	$\rightarrow 1 \rightarrow 2 \rightarrow 3$,则中
断源2对应的屏蔽字是	(1为屏蔽)。		
12. DMA 方式工作过程包	括预处理、	印后处理。	

三、简答题(共4小题,共20分)

1. (5分)


- (1) 写出 IEEE754 单精度浮点数标准下,正负浮点数(即规格化浮点数)的最大值。
- (2) 请验证 -120 的 IEEE754 单精度浮点数的十六进制写法是否为 C2F0 0000H。若不是,请写出其正确的 IEEE754 单精度浮点数表示(用十六进制表示)。

哈介	R滨工业大学(深圳)	计算机组成原理
2.	(5分)集中式总线判优判优逻辑有哪三种方式?其中哪一种对电路最敏感?	
3.	(4分)接收到的按偶校验(配偶原则)配置的汉明码为1100100,求传输的原始4~	位二进制代码。

4. (6分)

设 CPU 有 16 根地址线,8 根数据线, $\overline{\text{MREQ}}$ 为访存控制信号(低电平有效), $\overline{\text{WR}}$ 读/写控制信号(高电平为读,低电平为写)。

CPU 与存储器的连接图,如下:



- (1) 写出系统程序区和用户程序区的地址范围。
- (2) 指出哪些芯片进行了位扩展,哪些芯片进行了字扩展?

四、计算题(共2小题,共15分)

1. (5分)设机器数长 8 位 (含 1 位符号位),已知 $A = \frac{11}{64}$, $B = -\frac{5}{32}$,请用(单符号位)补码运算规则计算 A - B。

2. (10 分)已知x = 11101, y = -10101, 请用 Booth 算法,采用双符号位计算 $x \cdot y$ 。


五、

设某机主存容量为 16MB, **按字节寻址**, 其中 Cache 容量为 16KB, 每字块有 8 个字, 每个字 32 位。(10 分)

- (1) 若使用直接映射方式,请画出主存地址字段中各段的位数。
- (2) 若使用四路组相联映射方式,请画出主存地址字段中各段的位数。
- (3) 地址为ABCDEFH的主存单元会被映射到Cache中的第几组(用十进制表示,设起始块号为0)?
- (4) 若 Cache 速度是主存的 5 倍,Cache 命中率为 90%,试问有 Cache 与无 Cache 相比,速度提高了多少倍?

六、卜列涉及指令均为 RV64 指令。	(共5小尟,共15分))
1. 0x003b1513 对应的 RISC-V 指令是	<u>=</u>	
2. 下述指令序列中, bne x9, x24, NO bne x9,x24,NOP addi x11, x0, 3 andi x11, x11, 1 NOP: addi x11, x0, 0	P 的机器码的十六进制制	表示为 0x。
3. 执行完下述指令序列后,寄存器 x addi x11, x0, 11 addi x5, x0, 0 addi x10, x0, 0 Loop: bge x5, x11, Done addi x10, x10, x5	《10 的值为	。(用十进制表示)
addi x5, x5, 1 jal x0, Loop Done:		
4. 在五阶段流水线中执行下述指令序	序列,则指令序列存在_	个数据冒险;若能够使用前递的方
式解决数据冒险,则指令序列至少需	要个时钟周期才	能实现; 若能够使用重新编排代码与前递
相结合的方式解决数据冒险,则指令 ld x1, 4(x0) ld x2, 8(x0) add x3, x2, x4 add x8, x1, x5 ld x7, 12(x0) ld x5, 16(x0) add x6, x1, x5	个分,最少需要个	下时钟周期才能头现。
5. 已知数组 int a[100]的基地址存储在汇编代码实现 C 语句: a[10] = a[3] +		的值存放在寄存器 x3 中,请写出 RISC-V

七、综合题(10分)



在上图所示的数据通路中:

RegWEn: 0表示读有效,1表示写有效。

MemRW: 0表示读有效,1表示写有效。

假设我们有一条 ldsub 指令,其含义为

Reg[rd] = Mem[Reg[rs1] + Reg[rs2]]

(1)给出下列各个控制信号在处理该指令时的值(只需填0、1或2)。

Asel	Bsel	WBSel	MemRW	RegWEn	PCSel

(2) 该指令是否需要符号扩展?如不需要,请问指令执行时,ImmGen 的符号扩展单元发生了什么变化?