数字逻辑设计实验报告

实验四: 状态机实验

2023313409 房效民

完成日期: 2024年11月1日

班级: 20233119

学期: 秋季学期

上课地点: T2615

实验完成时间: 4h

数字逻辑设计实验

目录

1	状态转换图	2
2	UART 数据桢仿真	3
3	RTL 图	4

1 状态转换图

状态机状态转移图如下:




图 1: 状态转换图

状态解释:

IDLE: 空闲态,发送高电平,编码 0000

START: 起始态,发送低电平,编码 0001

DATA x: 发送 data 数据的第 x 位,编码 0010-1001

STOP:停止位,发送高电平,编码 1010 valid:控制输入数字,每 0.1 秒变一次。check:波特率控制器,每秒 9600 次。

图中红色字体表示下一个状态还是本身的输出条件

2 UART 数据桢仿真



图 2: UART 波形图

仿真分析: 发送数据 0xa5,dout 通过数据帧格式依次发出 0101001011, 其中:

START 位: 0。

data 数据:低位先传。

停止位: 1

3 RTL 图




图 3: RTL




图 4: 状态寄存器




图 5: 转移逻辑




图 6: 输出