

第六章 存储器层次结构


第一部分

存储器层级结构与局部性


本章重点

- 存储技术及其趋势
- 局部性
- 存储器层次结构中的高速缓存


存储器层次结构 (本页PPT不严谨)



存储器示例



DRAM



SRAM




磁盘



M. 2接口-SSD



MSATA-SSD



PCM

相变存储器：是新一代存储技术,具有非易失性、可字节寻址等特点,其读写速度远高于NAND Flash,可进行数百万次数据擦除与写入,存储的数据可长期保存。

存储器属性以及发展趋势


靠CPU侧: SRAM + DRAM

TABLE I: Characteristics of Different Types of Memory

Category	Read Latency (<i>ns</i>)	Write Latency (<i>ns</i>)	Endurance (# of writes per bit)
SRAM	2-3	2-3	∞
DRAM	15	15	10^{18}
STT-RAM	5-30	10-100	10^{15}
PCM	50-70	150-220	10^8 - 10^{12}
Flash	25,000	200,000-500,000	10^5
HDD	3,000,000	3,000,000	∞

内存存储器的分类及应用

内存由半导体存储器芯片组成，芯片有多种类型：



SRAM vs DRAM 一览

	每位 晶体管数	访问 时间	持续的 刷新?	敏感 的?	单位 价格	应用
SRAM	4 或 6	1X	否	可能	1000x	高速缓存
DRAM	1	10X	是	是	1X	主存, 帧缓冲区

增强的DRAMs

- 自1966年DRAM问世以来，其基本单元就没有变化。
 - Intel 于1970年将其推向市场
- DRAM 集成了更好的接口逻辑与更快的I/O传输接口：
 - 同步 DRAM (SDRAM)
 - 使用常见的时钟信号取代异步控制信号
 - 允许行地址复用(比如： RAS, CAS)
 - 双倍数据速率同步DRAM (DDR SDRAM)
 - 每个时钟周期每个引脚使用两个时钟沿传送两比特控制信号
 - 以预取缓冲区的大小来划分不同类型：
 - DDR (2 bits), DDR2 (4 bits), DDR3 (8 bits)
 - 到2010年，多数服务器和桌面系统均支持该标准
 - Intel Core i7 支持DDR3 和 DDR4 SDRAM

非易失性存储器

■ DRAM 和 SRAM 是易失性存储器

- 断电数据丢失

■ 非易失性存储器断电后，依然保持数据

- 只读存储器(ROM): 生产时写入程序，只能写一次
- 可编程 ROM (PROM): 可以重新编程一次
- 可擦除 PROM (EPROM): 可用紫外线整块擦除
- 电可擦除PROM (EEPROM): 可用电子信号整块擦除
- 闪存: 基于EEPROM, 以块为单位进行擦除
 - 100,000 次擦除后即磨损坏

■ 非易失性存储器的应用


- 存储固件程序的ROM(BIOS,磁盘控制器, 网卡,图形加速器, 安全子系统,...)
- 固态硬盘(U盘, 智能手机, mp3播放器, 平板电脑, 笔记本电脑...)
- 磁盘高速缓存

半导体RAM的组织


记忆单元(Cell) → 存储器芯片(Chip) → 内存条（存储器模块）

存储体(Memory Bank): 由记忆单元(位元)构成的存储阵列

记忆单元的组织:



SRAM



DRAM

举例：典型的16M位DRAM（4Mx4）

16M位 = 4Mbx4 = 2048x2048x4 = $2^{11} \times 2^{11} \times 4$

- (1) 地址线：11根线分时复用，由RAS和CAS提供控制时序。
- (2) 需4个位平面，对相同行、列交叉点的4位一起读/写
- (3) 内部结构框图（见下页）

问题：

为什么每出现新一代DRAM芯片，容量至少提高到4倍？

行地址和列地址分时复用，每出现新一代DRAM芯片，至少要增加一根地址线。每加一根地址线，则行地址和列地址各增加一位，所以行数和列数各增加一倍。因而容量至少提高到4倍。

举例：SPARCstation 20's内存条(模块)

one memory module (内存条)

Smallest: 4 MB = 16x 2Mb DRAM chips, 8 KB of Page SRAM


Biggest: 64 MB = 32x 16Mb chips, 16 KB of Page SRAM

每个芯片有512行x512列，并有8个位平面


每次读/写各芯片同行同列的8位，共 $16 \times 8 = 128$ 位

问题：行缓冲
数据的地址有
何特点？

一定在同
一行中！




举例：128MB的DRAM存储器



- 由8片DRAM芯片构成
- 每片 16Mx8 bits
- 行地址、列地址各12位
- 每行共4096列(8位/列)
- 选中某一行并读出之后再由列地址选择其中的一列(8个二进制) 送出

■ 行、列地址为(*i*,*j*)的8个单元

举例：128MB的DRAM存储器



分别访问1次和2次

- 由8片DRAM芯片构成
- 每片 16Mx8 bits
- 行地址、列地址各12位
- 每行共4096列(8位/列)
- 选中某一行并读出之后再由列地址选择其中的一列(8个二进制) 送出

芯片内地址是否连续?

不连续, 交叉编址, 可同时读写所有芯片。

存储控制器

主存储器地址 A 处的64-bit数据

主存地址和片内地址有何关系?

主存地址27位, 片内地址24位, 与高24位主存地址相同。

主存低3位地址的作用是什么?

确定8个字节中的哪个, 即用来选片。 27

最多读64位


■ 行、列地址为 (i,j) 的8个单元

举例：128MB的DRAM存储器

从该存储器结构可理解为什么规定数据对齐存放。

例如，一个32位int型数据若存放在第8、9、10、11这4个单元，则需要访问几次内存？若存放在6、7、8、9这4个单元，则需要访问几次内存？

分别访问1次和2次



主存地址和片内地址有何关系？

主存地址27位，片内地址24位，与高24位主存地址相同。

主存低3位地址的作用是什么？

确定8个字节中的每个字节对应的片。

- 由8片DRAM芯片构成
- 每片 16Mx8 bits
- 行地址、列地址各12位
- 每行共4096列(8位/列)
- 选中某一行并读出之后再由列地址选择其中的一列(8个二进制) 送出

芯片内地址是否连续？

不连续，交叉编址，可同时读写所有芯片。

存储控制器

- 行、列地址为 (i,j) 的8个单元

最多读64位

DRAM芯片的规格

若一个 $2^n \times b$ 位DRAM芯片的存储阵列是 r 行 \times c 列，则该芯片容量为 $2^n \times b$ 位且 $2^n = r \times c$ 。如： **$16K \times 8$ 位DRAM**，则 **$r = c = 128$** 。


芯片内的地址位数为 n ，其中行地址位数为 $\log_2 r$ ，列地址位数为 $\log_2 c$ 。
如： **$16K \times 8$ 位DRAM**，则 **$n = 14$** ，行、列地址各占7位。

n 位地址中高位部分为行地址，低位部分为列地址

为提高DRAM芯片的性价比，通常设置的 r 和 c 满足 $r \leq c$ 且 $|r - c|$ 最小。


例如，对于 $8K \times 8$ 位DRAM芯片，其存储阵列设置为 2^6 行 \times 2^7 列，因此行地址和列地址的位数分别为6位和7位，13位芯片内地址 $A_{12} A_{11} \dots A_1 A_0$ 中，行地址为 $A_{12} A_{11} \dots A_7$ ，列地址为 $A_6 \dots A_1 A_0$ 。因按行刷新，为尽量减少刷新次数，故行数越少越好，但是，为了减少地址引脚，应尽量使行、列地址位数一致

内存模块



主存模块的连接和读写操作

DRAM芯片内部结构示意图




图中芯片容量为 16×8 位，存储阵列**为4行×4列**，地址引脚采用复用方式，因而**仅需2根地址引脚**，每个超元（supercell）有8位，需8根数据引脚，有一个**内部的行缓冲（row buffer）**，通常用SRAM元件实现。

读 DRAM 超单元 (2,1)

Step 1(a): 行访问选通脉冲(**RAS**) 选中行 2。 行列地址复用

Step 1(b): 行 2 的整个内容复制到内部行缓存区。




读 DRAM 超单元 (2,1)

Step 2(a): 列访问选通脉冲 (**CAS**) 选中列 1。行列地址复用




Step 2(b): 超单元 (2,1) 从内部行缓存区复制到data线上，最终发送给CPU。

16 x 8 DRAM 芯片




指令“`movl 8(%ebp), %eax`”操作过程

由`8(%ebp)`得到地址A的过程较复杂，涉及MMU、TLB、页表等重要概念！




连接CPU和存储器的典型总线结构

- 一条总线(**bus**)是由多条并排的电线组成的一束线，其传输地址、数据和控制信号
- 多个设备共享多条总线




存储器读事务(1)

- CPU将地址A放到总线上。




存储器读事务(2)

- 主存储器从总线上读地址A，取出字x，然后将x放到总线上。




存储器读事务(3)

- CPU 从总线上读入字x, 并将其放入寄存器%rax




存储器写事务(1)

- CPU 将地址A放到总线上，主存储器读地址A并等待数据到来。




存储器写事务(2)

- CPU 将字y放到总线上。




存储器写事务(3)

- 主存储器从总线上读入字 y ，并将其存入地址 A 中。




磁盘内部结构



磁盘结构


默认

- 磁盘由盘片(platter)构成，每个盘片包含两面(surface)。
- 每面由一组称为磁道(track)的同心圆组成。
- 每个磁道划分为一组扇区(sector)，扇区之间由间隙(gap)隔开。



磁盘结构(多个盘片)

- 同一半径上的所有磁道组成一个柱面。




磁盘容量

- **容量(Capacity):** 磁盘上可以存储的最大位(bits)数。
 - 制造商以千兆字节(GB)为单位来表达磁盘容量，这里
 $1\text{ GB} = 10^9$ 字节。
- **磁盘容量由以下技术因素决定:**
 - **记录密度(Recording density)** (位/英寸): 磁道一英寸的段中可放入的位数。
 - **磁道密度(Track density)** (道/英寸): 从盘片中心出发半径上一英寸的段内可以有的磁道数。
 - **面密度(Areal density)** (位/平方英寸): 记录密度与磁道密度的乘积。

分区记录

- 现代磁盘将所有磁道划分为若干分组(**recording zone**), 组内各磁道相邻
 - 区域内各磁道的扇区数目相同, 扇区数取决于区域内最内侧磁道的圆周长。
 - 各区域的每磁道扇区数都不同, 外圈区域的每磁道扇区数比内圈区域多。
 - 所以我们使用每磁道平均扇区数来计算磁盘容量。



计算磁盘容量

容量 = (字节数/扇区) x (平均扇区数/磁道) x (磁道数/面)
x (面数/盘片) x (盘片数/磁盘)

容量 = 每个扇区可记录的字节数 x 扇区总数

扇区数量由磁道，磁盘面，盘片数，磁盘数决定。


例:

- 512 字节/扇区
- 300 扇区/磁道 (平均值)
- 20,000 磁道/面
- 2 面/盘片
- 5 盘片/磁盘

容量 = $512 \times 300 \times 20,000 \times 2 \times 5$
= 30,720,000,000
= 30.72 GB

磁盘操作 (单盘片)


磁盘表面以固定的旋转速率旋转




读/写头连到传动臂的末端，在磁盘表面上一层薄薄的气垫上飞翔

通过在半径方向上移动，传动臂可以将读/写头定位在任何磁道上

磁盘操作(多盘片)




磁盘结构 - 单盘片俯视图



面由若干磁道构成


磁道被划分为若干扇区

磁盘访问




读/写头在磁道上方

磁盘访问




盘面逆时针旋转

磁盘访问 - 读




读取蓝色扇区

磁盘访问 - 读



读完蓝色扇区


磁盘访问 - 读



读完蓝色扇区

请求读取红色扇区

磁盘访问 - 寻道




读完蓝色扇区

寻找红色扇区


寻找红色扇区所在磁道

磁盘访问- 旋转延迟




旋转盘面，使读/写头在红色扇区上方

磁盘访问-读



读取红色扇区

磁盘访问- 访问时间构成



磁盘访问时间

会有一道
小填空

■ 访问目标扇区的平均时间大致为:

- 访问时间 = 寻道时间 + 平均旋转延迟 + 数据传输时间

■ 寻道时间(Seek time)

- 读/写头移动到目标柱面所用时间
- 通常寻道时间为: 3—9 ms 基本上为一个常数

■ 旋转延迟(Rotational latency)

- 旋转盘面使读/写头到达目标扇区上方所用时间
- 平均旋转延迟 = $1/2 \times 1/\text{RPMs} \times 60 \text{ sec}/1 \text{ min}$ (RPM: 转/分钟)
(平均转半圈所需要的时间)
- 通常 平均旋转延迟 = 7,200 RPMs

■ 数据传输时间(Transfer time)

- 读目标扇区所用时间
- 数据传输时间 = $1/\text{RPM} \times 1/(\text{平均扇区数}/\text{磁道}) \times 60 \text{ secs}/1 \text{ min}$

磁盘访问时间 - 举例

■ 给定条件:

- 旋转频率 = 7,200 转/分钟
- 平均寻道时间 = 9 ms.
- 平均扇区数/磁道 = 400.

■ 计算:

- 平均旋转延迟 = ?
- 数据传输时间 = ?
- 访问时间 = ?

磁盘访问时间

■ 访问目标扇区的平均时间大致为:

- 访问时间 = 寻道时间 + 平均旋转延迟 + 数据传输时间

■ 寻道时间(Seek time)

- 读/写头移动到目标柱面所用时间
- 通常寻道时间为: 3—9 ms

■ 旋转延迟(Rotational latency)

- 旋转盘面使读/写头到达目标扇区上方所用时间
- 平均旋转延迟 = $1/2 \times 1/\text{RPMs} \times 60 \text{ sec}/1 \text{ min}$ (RPM: 转/分钟)
- 通常 平均旋转延迟 = 7,200 RPMs

■ 数据传输时间(Transfer time)

- 读目标扇区所用时间
- 数据传输时间 = $1/\text{RPM} \times 1/(\text{平均扇区数/磁道}) \times 60 \text{ secs}/1 \text{ min}$

磁盘访问时间 - 举例

■ 给定条件:

- 旋转频率 = 7,200 转/分钟
- 平均寻道时间 = 9 ms.
- 平均扇区数/磁道 = 400.

■ 计算结果:

- 平均旋转延迟 = $1/2 \times (60 \text{ secs}/7200 \text{ RPM}) \times 1000 \text{ ms/sec} = 4 \text{ ms}.$
- 数据传输时间 = $60/7200 \text{ RPM} \times 1/400 \text{ 扇区数/磁道} \times 1000 \text{ ms/sec} = 0.02 \text{ ms}$
- 访问时间 = 9 ms + 4 ms + 0.02 ms


■ 重点:

- 访问时间主要由寻道时间和旋转延迟时间组成。
- 访问扇区首位花费时间较长，其他位较快。
- *SRAM* 访问时间大约为 4 ns/双字, *DRAM* 大约为 60 ns/双字。
 - 磁盘比 *SRAM* 慢大约 40,000 倍, 比 *DRAM* 慢大约 2,500 倍。

逻辑磁盘块


- 现代磁盘以简单的抽象视图来表示复杂的磁盘构造:
 - 磁盘被抽象成 b 个扇区大小的逻辑块(logical block)序列 (编号为 0, 1, 2, ...)
- 逻辑块与物理扇区之间的映射关系
 - 由磁盘控制器维护
 - 磁盘控制器将逻辑块号转换为一个三元组(盘面,磁道,扇区)
- 允许磁盘控制器为每个分区预留一组柱面作为备份
 - 区分“格式化容量”与“最大容量”

I/O 总线



读磁盘扇区 (1)


CPU 芯片



CPU 通过将命令、逻辑块号和目的内存地址写到与磁盘相关联的内存映射地址(**port**), 发起一个磁盘读操作。


读磁盘扇区 (2)

CPU 芯片




读磁盘扇区(3)

CPU 芯片



当DMA传送完成后，磁盘控制器用中断的方式通知CPU（即发送信号到CPU的一个外部引脚上）。

固态硬盘 (SSDs)



- 页大小：512B ~ 4KB, 块大小：32 ~ 128页
- 数据以页为单位进行读写
- 只有某页所属块整个被擦除后，才能写该页
- 大约 100,000 次重复写之后，块就会磨损坏。

SSD 性能特性

顺序读吞吐量	550 MB/s	顺序写吞吐量	470 MB/s
随机读吞吐量	365 MB/s	随机写吞吐量	303 MB/s
平均顺序读访问时间	50 μ s	平均顺序写访问时间	60 μ s

- 顺序访问比随机访问快
 - 典型存储器层次结构问题
- 随机写较慢
 - 擦除块需要较长的时间($\sim 1\text{ms}$)
 - 修改一页需要将块中所有页复制到新的块中
 - 早期SSD 读/写速度之间的差距更大

SSD vs 机械磁盘

■ 优点

- 没有移动部件 → 更快、能耗更低、更结实

■ 缺点


- 会磨损
 - 闪存翻译层中的平均磨损逻辑试图通过将擦除平均分布在所有块上来最大化每个块的寿命
 - 比如， Intel SSD 730 保证能经得起 128 PB (128×10^{15} 字节) 的写
- 2015年，SSD每字节比机械磁盘贵大约30倍

■ 应用

- MP3播放器、智能手机、笔记本电脑
- 开始在台式机和服务器中应用

CPU-存储器 之间的差距

DRAM、磁盘和CPU速度之间的差距



用局部性原理(**locality**)来解决

解决CPU-存储器之间速度差距的关键是程序中特有的局部性特点。


- 存储技术与趋势
- 局部性
- 存储器层次结构中的高速缓存

局部性

- **局部性原理(Principle of Locality):** 程序倾向于使用最近一段时间，距离其较近地址的指令和数据。


- **时间局部性(Temporal locality):**

- 当前被访问的信息近期很可能还会被再次访问



- **空间局部性(Spatial locality):**

- 在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的



局部性举例

```
sum = 0;
for (i = 0; i < n; i++)
    sum += a[i];
return sum;
```

■ 对数据的引用

- 顺序访问数组元素
(步长为1的引用模式)
- 变量**sum**在每次循环迭代中被引用一次

空间局部性

时间局部性

■ 对指令的引用

- 顺序读取指令
- 重复循环执行for循环体

空间局部性

时间局部性

对局部性的定性评价

- **声明:** 能够查看程序代码并对程序局部性有定性的认识，是专业程序员的一项关键技能。
- **问题:** 关于数组 `a`，函数 `sum_array_rows` 具有良好的局部性吗？

```
int sum_array_rows(int a[M][N])
{
    int i, j, sum = 0;

    for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
            sum += a[i][j];
    return sum;
}
```

局部性举例

- **问题:**关于数组 `a`, 函数 `sum_array_cols` 具有良好的局部性吗?

```
int sum_array_cols(int a[M][N])
{
    int i, j, sum = 0;

    for (j = 0; j < N; j++)
        for (i = 0; i < M; i++)
            sum += a[i][j];
    return sum;
}
```


局部性举例

- **问题:** 你能改变下面函数中循环的顺序, 使得它以步长为 1 的引用模式扫描三维数组 **a** (从而函数具有良好的局部性)?

```
int sum_array_3d(int a[M][N][N])
{
    int i, j, k, sum = 0;


    for (i = 0; i < N; i++)
        for (j = 0; j < N; j++)
            for (k = 0; k < M; k++)
                sum += a[k][i][j];

    return sum;
}
```

存储器层次结构

- 软硬件的基本稳定特性:
 - 高速存储器技术成本高, 容量小, 且耗电大, 易发热
 - CPU与存储器之间的速度差距越来越大
 - 编写良好的程序往往表现出良好的局部性
- 这些基本特性相互补充
- 以上特性给出一条组织存储器系统的途径 — **存储器层次结构(memory hierarchy)**.

存储器层次结构



存储器层次结构中的缓存

缓存类型	缓存什么	被缓存在何处	延迟(周期数)	由谁管理
寄存器	4-8 字节字	CPU 核心	0	编译器
TLB	地址译码	片上 TLB	0	硬件 MMU
L1 高速缓存	64字节块	片上 L1	4	硬件
L2 高速缓存	64字节块	片上 L2	10	硬件
虚拟内存	4KB 页	主存	100	硬件 + OS
缓冲区缓存	部分文件	主存	100	OS
磁盘缓存	磁盘扇区	磁盘控制器	100,000	磁盘固件
网络缓冲区缓存	部分文件	本地磁盘	10,000,000	NFS 客户
浏览器缓存	Web页	本地磁盘	10,000,000	Web浏览器
Web缓存	Web 页	远程服务器磁盘	1,000,000,000	Web 代理 服务器

总结

- CPU、主存、大容量存储设备之间的速度差距持续扩大
- 编写良好的程序表现出良好的局部性
- 利用局部性特点，基于高速缓存的存储器层次结构有利于缩小速度差距

*Hope you
enjoyed
the
CSAPP
course!*