TileLab · V1.53.1 最终提交修订

本页为修订说明。后续保留 V1.53 的完整手册和原页码；算法教学、线路连接、公式和拍摄流程继续适用。工程文件夹与 Vivado/Vitis 项目名保持 pynq_z2_tile_v1_53，电脑工作站运行版本为 1.53.1。

本次仅修正工作站“验证记录”入口：读取 reports/v153/final_validation_summary.json，图片使用同批实际采集结果。原入口指向未随交付包含的 V1.48 报告；旧页面关于同步状态读取和硬件 V1.42 的说明已删除。

PL 与 ARM 二进制、硬件时钟、裂纹算法和传输协议均未改变，沿用已接受的 V1.52。V1.53 核心实板证据保持原始版本身份，未将历史报告改称为新的测量。新增完整主机回归、HTTP 入口测试和 120 秒实板连续运动复测分别记录在 reports/v1531。

产品边界：已校准纹理瓷砖的裂纹候选检测、局部红框、按产品最佳帧留存和人工复核。输入为真实照片的模拟连续运动；没有真实相机或工厂验收。独立大理石 24 张仅 1 张触发，像素召回约 1.92%，不得宣称通用材质准确率。

复现时先执行 scripts/verify_submission.py 校验交付文件，再参考原手册的安装、生成工程、烧录和实测步骤。修订新增摘要见 reports/v1531/summary.json；V1.53 原冻结清单保存在 reports/accepted_baseline/V1_53_DELIVERY_MANIFEST.json。

GitHub 地址只在实际上传成功后提供。此 PDF 不含账号凭据，不把本地 Git 提交冒充为远端发布。

TILELAB | FPGA VISION & EVIDENCE REVIEW

瓷砖裂纹检测系统
完整技术与教学手册

从实际像素、电路与事件，理解整个项目如何工作

01 产品目标与三层架构

02 算法公式与硬件实现

03 当前实测与适用边界

04 术语教学、实验与答辩

FPGA → ARM / Vitis → 电脑工作站

720p60 · 连续运动 · 产品最佳证据 · 人工复核

真实照片回放验证，未完成工业相机与工厂验收

PYNQ-Z2 · Zynq-7020 · Vivado / Vitis 2025.2

最终提交候选工程 V1.53 | 2026 年 10 月 9 日

包含实际限制与失败实验；不把仿真或开发样本冒充工厂认证

CONTENTS · 阅读导航

目录

这本手册如何使用 5

A1 最终交付范围 6

A2 当前结果与适用边界 7

A3 双尺度弱裂纹如何计算 8

A4 为什么拒绝盲目降阈值 9

A5 输入状态不会拖住采集 10

A6 从交付包开始操作 11

01 项目要交付什么 12

02 需求如何分层 13

03 三层架构与职责边界 14

04 当前输入与未来摄像机 15

05 一帧图像怎样变成红框 16

06 灰度：用整数保留亮度 17

07 滑动窗口与行缓存 18

08 高斯与 Sobel：保留的基础算子 19

09 四方向对向暗谷 20

10 双阈值与四级弱裂纹支持 21

11 ROI、形态学与配置生效 22

12 从掩码生成最多八个局部框 23

13 不停带取图与最佳证据 24

14 检测结果应该怎样解读 25

15 硬件在每个时钟做什么 26

16 HDMI 时序与像素对齐 27

17 本工程的时钟树 28

18 CDC：异步数据为什么不能直接接 29

19 复位：共享入口与同步释放 30

20 时序约束与 V1.32 的修正 31

21 DMA 与帧尾：把连续数据写入 DDR 32

CONTENTS · 阅读导航

目录（续）

22 板端软件到底是什么产品 33

23 DDR、队列与事件生命周期 34

24 为什么需要以太网 35

25 无损编码：省字节不等于省时间 36

26 CRC、帧身份和证据一致性 37

27 故障检测、恢复与中断安全 38

28 从预览到人工复核 39

29 为什么打开记录时重新校验 40

30 两个人同时复核会怎样 41

31 播放器同步与“假正常” 42

32 存储空间如何受控 43

33 什么才算通过测试 44

34 本版实现与验收入口 45

35 实际证据与截图质量 46

36 产品优势、缺点与改进优先级 47

37 接线、上电与显示设置 48

38 打开、构建与下载 49

39 从一个像素追到源码 50

40 从事件追到软件与测试 51

41 日常测试与故障定位 52

42 学习模板：每项技术都问六件事 53

43 教学一：位宽、移位与定点数 54

44 教学二：暗谷与生长手算 55

45 教学三：吞吐、延迟与运动模糊 56

46 教学四：握手、所有权与事务 57

47 术语课堂：数字与图像 58

48 术语课堂：硬件与时序 59

49 术语课堂：接口与实现工具 60

CONTENTS · 阅读导航

目录（续）

50 术语课堂：软件、证据与测量 61
51 四周学习与实验路线 62
52 答辩问题与合格回答 63
53 数据来源与可复现边界 64
54 参考资料与依据 65
55 参考资料与依据（续） 66

阅读导航

这本手册如何使用

从“做成了什么”读到“为什么能工作”，再回到源码和实验。本文面向具有数字电路、C 语言基础的大三学生。

读者目标

先理解产品与证据，再学习像素算法、时钟、DMA、事务，最后完成术语和手算练习。当前结果以更新篇 A1~A6 为准；历史测试不能替代本版验收。

阅读路线

目标	顺序
答辩产品	A1~A2 → 产品篇 → 优势与限制 → 答辩问答。
掌握原理	A3 → 算法篇 → 硬件篇 → 板端与电脑篇 → 教学模板。
独立复现	A5~A6 → 接线/构建 → 源码路线 → 测试入口。

证据分级

实板：真正经过 HDMI、PL、DMA、TCP；离线/仿真：证明公式或电路关系；推导：由时钟和字节数计算；计划：尚未实现。请始终区分这四种证据。

最终版 · 阅读与证据

A1　最终交付范围

先读本篇掌握当前实测事实，再读后面的系统原理、源码路线和教学模块。

做成的产品

TileLab 是针对已标定纹理瓷砖的 FPGA 裂纹候选检测与人工复核竞赛原型。电脑 HDMI 输入连续运动画面，PYNQ-Z2 在可编程逻辑中检测并画框；板端网络传回同帧证据；电脑按产品编号存图并供人工审核。



三个交付层

部分	最终职责
FPGA / PL	HDMI、灰度、双尺度暗谷、有限邻域补全、局部框、产品跟踪、最佳帧及校验。
Vitis / ARM	DMA 和 DDR 帧槽、事件引用与确认、无损编码、TCP 发送、健康与恢复。
电脑 / PC	预览与事件调度、图片校验、容量限制、SQLite 存档、人工复核、测试输入。

范围必须讲清

目前没有真实摄像头或工厂流水线。真实照片加人工生成的运动用于测试；可运行的检测闭环不等于工业识别精度认证。最新外部大理石测试暴露了明显漏检，不能把本作品介绍为通用材质检测器。

最终版 · 验收结果

A2　当前结果与适用边界

下面区分“算对了”和“识别好了”：两者需要不同的测试。

最终实板证据

检查	实测结果
身份和构建	PL 图像来自 V1.52 的已布线产物；电脑工程 V1.53；固件 0x12b00。下载后核对 BIT、XSA、ELF 内容哈希和启动号。
历史同图对照	窄尺度、双尺度各 50 张；原图、掩码与区域计算一致。两配方均为 17 张裂纹报警、33 张正常零报警。
弱裂纹改进	像素召回 26.37% → 28.20%；双尺度像素精确率 98.36%。这是重复使用的开发数据。
连续移动留证	120 秒，自动留存 20 条不同产品证据；输入实测约 60.00 fps；测试窗口内无新增五类错误计数。
电脑软件	431 项单元回归通过；另有共享命令解析、界面与实际运动/存档检查。
外部材料	新增 MCS2 RGB 的 24 张裂纹图，仅 1 张报警，像素召回 1.92%。没有正常整砖，不能算图像级误报率。

为什么不能写“准确率 98%”

像素精确率描述被标记的像素有多少落在裂纹标签中；它不包含大量漏掉的裂纹。图像报警率、像素召回、定位误差应分别报告。历史 17/17 的报警也不是独立工厂检出率。

最终版 · 新算法

A3　双尺度弱裂纹如何计算

扩大弱点支持窗口，同时保留原来的强种子，避免大窗口直接把背景纹理变成新裂纹。

```
Y = (77R + 150G + 29B) >> 8
```

R、G、B 是 0~255 的颜色值；右移 8 位等价于整数除以 256。系数和为 256，输出仍为 8 位亮度。

```
S_r(x,y) = max(0, max_d[min(Y(x+r dx,y+r dy), Y(x-r dx,y-r dy)) - Y(x,y)])
```

d 取水平、垂直和两条对角线。裂纹中心比两边都暗才得到正分数，单侧台阶边缘被 min 抑制。r 分别为 8 与 16。

```
M_0 = ROI AND (S_8 > 90)；W = ROI AND [(S_8 > 45) OR (S_16 > 45)]
```

```
M_(k+1) = M_k OR [W AND (3×3 邻域内 M_k 的点数 >= 3)]；k = 0,1,2,3
```

只有四轮有限传播，不等同于软件中遍历整幅图的无界连通搜索；不会自动补完整条很弱且没有种子的裂纹。

对应的电路

dual_scale_valley.v 并行计算两个窗口，补齐延迟后合并弱支持；video_bypass.v 按配置 bit27 选择。灰度、种子、邻域和框均在 FPGA 内计算。ARM 只写参数。

一次手算

中心亮度为 80，某方向两侧为 160、170，暗谷分数为 80，尚未达到高阈值 90，但超过低阈值 45。若它的 3×3 邻域已有至少 3 个强点/上一轮支持点，就能在下一轮加入。没有邻域支持则保持未检出。

最终版 · 实验取舍

A4　为什么拒绝盲目降阈值

降低阈值能让更多地方变红，但这不一定提高产品质量判断能力。

外部初测

24 张新的大理石照片在固定参数下进行实板测试；实际输出与参考公式一致，裂纹报警却只有 1/24。这说明材质、对比度和采集尺度超出了原配方适用范围。

随后做的开发实验

从已检查过的外部数据中取 4 张实采图，比较不同高阈值。高阈值 16 能让 4 张都报警，但像素精确率仅约 9.13%；阈值 8 时精确率约 1.77%。这些样本此后属于开发数据，不能再次称为盲测。

问题归因与后续动作

现象	需要的改进
没有高分种子	改进对弱暗线的特征和方向一致性，不能只增加生长轮数。
低阈值大量纹理候选	先验证去噪、背景归一化或方向线支持，再用正常材料标定误报。
不同颜色/尺度表现变化	控制照明和曝光，按实际材料建立配方，保持物理裂纹宽度与像素尺度一致。
缺少正常整砖对照	采集不同批次的正常/缺陷产品，按物理产品划分开发集与独立测试集。

本版发布取舍

保留已验证的纹理瓷砖配方及人工审核；没有将低阈值实验设成默认，也没有宣称改善了跨材质识别。新增材料能力应作为下一阶段，有新的独立数据才重新给出结论。

最终版 · 同步与网络

A5　输入状态不会拖住采集

播放器状态只是本机软件的采用证明，板端健康与帧码才补充说明真实采集。

新的状态读取方式

后台线程每约 0.25 秒读取播放器状态；HTTP 状态接口只读取内存快照，不等待文件 I/O。缓存使用单调时钟计算年龄；读取出错或超过 1.5 秒的新鲜度时，撤销 READY 和身份确认。暂停/继续意图由独立控制锁保护。

```
有效确认 = 请求编号一致 AND 播放器启动身份一致 AND 状态未过期
```

播放器已经采用输入，不等于 HDMI 电气链路已经锁定。板端必须另外报告完整帧、正确分辨率、启动号和 CRC。

本次网络适配

电脑网口当前为 192.168.33.30/24；开发板通过 JTAG 配置为 192.168.33.10。旧版固定 169.254 地址导致连接失败，本版允许 RFC1918 私网或链路本地地址，启动时读取下载记录中的实际地址。电脑原网口设置没有更改。

颜色保真边界

本次实采与源 PNG 存在颜色变换；逐通道图案相关性约 0.999，但 RGB 字节并不完全相等。尚未隔离 Windows/GPU 色彩设置的具体原因。检测参考模型使用实际采集 RGB；PL 到电脑的无损传输验证不代表源 PNG 到 HDMI 完全无损。

代码入口

host/live_status_cache.py、host/stimulus_status.py、host/workstation.py、.sdk/program_ethernet.tcl 与 reports/programmed_v153.json。具体私网地址要按现场网段设置，不能直接照抄到不同网络。

最终版 · 复现与接手

A6　从交付包开始操作

按这个顺序启动；读完后面的原理篇，再回来复现实验。

操作顺序

步骤	动作
1 • 连接	电脑 HDMI → HDMI IN；HDMI OUT → 显示器；PROG UART USB → 电脑；以太网 → 电脑网口；使用正确电源。
2 • 显示	Windows 扩展显示器中，提供给板卡的输入设置为 1280×720、60 Hz；测试窗口占满这一屏。
3 • 下载	运行 .sdk/program_checked.tcl，传入同网段、未占用的板端私网地址；这是掉电即失的 JTAG 配置。
4 • 启动	运行“启动以太网工作站.bat”；打开 http://127.0.0.1:8770/，先看连接/完整帧健康。
5 • 配方	先空传送带，选择“本机 HDMI 瓷砖 • 双尺度弱裂纹增强”，再选择“真实瓷砖照片连续移动”。
6 • 留证	先预览确认稳定，再启用有容量上限的自动留图；打开一条产品证据核对原图、掩码与参数，填写人工结论。
7 • 验收	运行 scripts/board_submission_acceptance.py；旧 reports 不覆盖，重复测试应使用新证据目录。

工程形态

本版 XPR、Block Design 和生成目录由 Vivado 实际生成；硬件下载文件复用已布线且经本次实板验证的相同 RTL 产物。.sdk 包含真实 Vitis 平台、应用与构建脚本；它本身就是工作区。


后文阅读边界

后面的基础教学沿用已验证的系统原理。V1.32 命名的时序审查、历史示例和审计脚本明确属于历史证据；当前双尺度、实板结果和新状态缓存以 A1~A6 为准。

第一篇 · 产品与系统

01 项目要交付什么

TileLab 是一套以 FPGA 为检测核心的瓷砖表面裂纹候选检测与证据复核原型。目标是让运动中的产品通过检查区域时，自动给出可追溯的异常线索。



面对的问题

人工看连续视频容易漏看细小裂纹；只亮报警灯又不能解释是哪块产品、哪个位置。项目需要把“发现异常、定位异常、保存对应画面、人工复核”连成一条链。

已经做成的工作流

输入 1280×720、60 Hz 视频；FPGA 逐像素计算暗线特征，形成二值掩码和局部矩形；按产品编号挑选完整、居中的候选画面；板端将原图、掩码、坐标、参数和校验值一起传回电脑；浏览器显示、存档并记录人工结论。

当前定位

这是可运行、可测量、可学习的竞赛工程原型。它提供“裂纹候选”而非材料学意义上的最终质量判定，也没有完成产线剔除机构、工业相机光学系统或长期工厂验收。

第一篇 · 产品与系统

02 需求如何分层

先保证图像不断流，再保证检测有依据，最后保证证据可信且人能操作。

需求与实现对应

层次	问题	当前实现
输入输出	让图像稳定通过板卡	HDMI 接收、像素处理、HDMI 发送；固定 720p60。
检测	怎样找细暗裂纹	灰度、四方向对向暗谷、双阈值、有限级邻域支持。
定位	怎样画局部红框	32×32 网格占用与八邻域连通分组，保留实际像素极值。
产品管理	同一块瓷砖不要存几十张	亮表面门区跟踪、产品编号、最佳帧排序。
证据链	图、框、参数必须属于同一帧	帧尾描述符、帧号、启动号、恢复代次与 CRC。
传输与存储	网络慢时不能停流水线	DMA 帧槽、有限事件队列、无损编码、存档上限。
操作复核	看到可信原图再作结论	网页原图 / 掩码校验、复核修订号、冲突提示。

验收不是只有“有红框”

至少需要分别检查：视频是否稳定、FPGA 输出是否与参考公式一致、裂纹与正常样本的表现、取图是否对应当前产品、网络重试是否改变证据、异常后能否恢复。每一层都要有不同的证据。


比赛定位与原方案关系

原始 Word 是渐进式工业视觉方案，强调 PL 做逐像素处理、PS 做管理。本工程沿用这一原则，并收敛为瓷砖裂纹场景；实际板端采用 Vitis 裸机 C，而不是原方案建议的板端 Python/Jupyter。比赛资格、评分和提交规则不由本技术手册替代。

第一篇 · 产品与系统

03 三层架构与职责边界

“算法放 FPGA”指在线视觉判定在可编程逻辑中完成；网络编码、文件保存、界面绘制仍应由适合它们的处理器负责。



三个可独立说明的交付物

部分	输入 → 输出	主要职责
FPGA / PL	像素流 → 掩码、框、统计、视频	像素算子、弱裂纹补全、区域统计、产品跟踪、证据帧尾。
ARM / Vitis	AXI/DMA 数据 → TCP 事件	DDR 帧槽、事件生命周期、确认重试、压缩、健康和恢复。
电脑工作站	网络证据 → 可复核记录	收图与校验、预览、存储限额、人工结论、测试播放器。

不参与在线判定的参考程序

models/ 中的 NumPy 程序是离线验算用的“标准答案”。它们用于比较 FPGA 像素结果，不能当作 ARM 或电脑替 FPGA 做了识别。实时工作站读取的是板卡传来的掩码与框。

为什么这样划分

逐像素相同运算具有强并行性和固定节拍；网络、文件和交互有大量分支与等待。硬件承担前者，软件管理后者，可以保留视频通路的连续性，同时让操作和维护更容易。

第一篇 · 产品与系统

04 当前输入与未来摄像机

现在使用真实瓷砖照片组成连续移动画面，从笔记本 HDMI 输出，经过板卡检测。照片是真实材料图像，传送带运动是程序生成的。

这套测试能说明什么

能够检查 HDMI 接口、像素顺序、检测公式、图框同步、产品追踪、网络与存档是否协同工作。已用外接显示器反馈确认过画面持续移动且出现裂纹局部红框。最新自动回归则以板端计数、实际收图和校验记录为依据。

它不能替代什么

不能替代镜头畸变、曝光、反光、景深、运动模糊、振动及真实缺陷形态的验证。把同一张照片循环播放很多次，只增加工程稳定性观察，不能增加独立实物样本数量。

相机接口选择的含义

接口	与当前工程的关系
HDMI 相机	若可输出兼容的 720p60 视频，可复用现有 HDMI 接收路径；仍要实测格式和颜色。
USB 相机	输出 USB 数据，不是把线换成 HDMI 就能接入；需要主机采集或桥接。
MIPI CSI-2	需要对应物理接口、接收 IP、板级适配和时序设计。
GigE 工业相机	以网络承载相机协议；与当前板端证据 TCP 服务不是同一个协议。

下一阶段的合理入口

先用固定光源、固定视场和一种瓷砖材质建立现场样本，再标定像素尺度和曝光。不要在没有成像基准时直接依靠降阈值或提时钟追求“更强检测”。

第二篇 · 裂纹检测算法

05 一帧图像怎样变成红框

把“裂纹识别”拆成可验证的小步骤，可以看到每一步的依据和损失。



从亮度到形状

RGB 彩色像素先转成亮度。对向暗谷分数寻找“中间暗、相对两侧都亮”的细结构。高阈值产生可靠种子，低阈值保留可能较弱的延续位置；有限次数邻域支持只补入靠近已接受像素的弱点。

从像素到区域

最终掩码中 1 表示候选像素。将这些像素汇总到小网格，再合并相邻的占用格，形成候选区域。区域需满足最小面积和跨度才画框；最多输出 8 个框，超出要报告溢出，不能默默当成没有异常。

与 YOLO 的区别

这里没有神经网络权重、训练过程或类别概率。红色矩形只是可视化形式相似。当前规则适合已标定材质的暗线候选提取，不能仅凭颜色或细线就证明那一定是裂纹。

第二篇 · 裂纹检测算法

06 灰度：用整数保留亮度

每个彩色像素包含 R、G、B 三个 8 位通道，各自范围 0～255。灰度把三个数合成为一个近似亮度值。

```
Y = floor((77R + 150G + 29B) / 256)
```

Y 是灰度；系数和为 256。硬件用加法、常数乘法和右移 8 位实现除以 256。

为什么绿色系数最大

这一组整数是常用亮度加权的近似，体现人眼对绿色较敏感的趋势。项目采用它主要为了固定、可复算的整数结果；它不是相机辐射度标定，也没有在算法前完成物理光照校正。

手算示例

R, G, B	分子	输出 Y
255, 0, 0	77×255 = 19635	76
0, 255, 0	150×255 = 38250	149
100, 100, 100	256×100 = 25600	100

位宽为何重要

最大分子为 255×256=65280，需要 16 位无符号数。若用 8 位中间结果，乘加会溢出，颜色与阈值判断都可能错误。右移丢弃小数部分，不是四舍五入，参考模型必须采用同一规则。


颜色顺序也必须验证

Digilent HDMI IP 的并行颜色排列与常见 RGB/BGR 内存顺序不同。video_core.v 中显式重排通道；传输的规范像素字节又是 B、G、R、mask。只用灰色图测试会掩盖红蓝通道互换，应加入彩色回归。

第二篇 · 裂纹检测算法

07 滑动窗口与行缓存

计算一个像素的邻域，需要看到它周围已经到来的数据。FPGA 不能随意读取还没输入的未来像素，所以必须缓存行，并延迟输出位置。



3×3 窗口的构成

保存前两行，再配合每行的横向移位寄存器；当右下角像素到达，窗口中心对应 (x-1, y-1)。这时计算出的结果必须与那个中心的原图、有效信号和坐标对齐。

```
M_line = (K - 1) × W × b 位
```

K 为窗口高度，W 为有效图像宽度，b 为每像素位数。3×3 灰度窗口的行数据约为 2×1280×8 = 20480 位；这只是数据量估算，不是最终 BRAM 使用量。

17×17 支持域

暗谷算子半径为 8，要保留相隔 16 行的历史。并非把窗口 289 个像素全部相加，而是取四组对向位置比较；行缓存支持这些位置的同步访问。边界不足时输出无效或零，不让前一行残留污染下一行。

读源码入口

window3x3.v 负责基础窗口；directional_valley.v 自建 16 行历史和水平移位；raster_delay.v 同步延迟原图及控制信号。BRAM 是 FPGA 内部块存储，不能把它与板外 DDR 混为一谈。

第二篇 · 裂纹检测算法

08 高斯与 Sobel：保留的基础算子

工程保留灰度、平滑、边缘等观察模式。当前瓷砖默认裂纹配方采用对向暗谷，而不是直接把 Sobel 边缘当成裂纹。

```
G = floor((a+2b+c+2d+4e+2f+g+2h+i) / 16)
```

a～i 为按行排列的 3×3 灰度窗口，e 为中心。高斯近似核权重和为 16，右移 4 位便可归一化。

```
Sx = (c+2f+i) - (a+2d+g)
Sy = (g+2h+i) - (a+2b+c)
S = min(255, |Sx| + |Sy|)
```

Sobel 估计水平和垂直亮度变化。sobel3x3.v 保留 11 位原始幅值，显示值按上式钳位到 255，不额外归一化；边界输出零。三级寄存器依次计算梯度、绝对值之和、饱和输出。

为什么边缘不等于裂纹

瓷砖外轮廓、花纹、阴影和划痕都会产生亮度变化。Sobel 对单侧明暗台阶也强烈响应；裂纹常表现为细暗凹谷，对向比较能有针对性地抑制一部分单边缘。

平滑的代价

平滑能减小像素噪声，但可能削弱最细弱的裂纹。当前暗谷路径使用对齐后的灰度，旧的局部暗对比路径才使用 max(0,平滑-灰度)。保留模式用于观察和对照，不代表将全部算子随意叠加。

学习目标

能够用一张 3×3 数值表手算输出，并解释加权、导数近似、绝对值、饱和与移位。掌握这些之后再阅读多级流水寄存器。


第二篇 · 裂纹检测算法

09 四方向对向暗谷

裂纹的一个可利用特征是：局部像素比它两侧更暗。用两侧中较暗者作基准，能避免只靠一侧亮区域制造强分数。

```
Vd(x,y) = min(Y(x+dx,y+dy), Y(x-dx,y-dy)) - Y(x,y)
V(x,y) = max(0, V1, V2, V3, V4)
```

方向偏移为 (8,0)、(0,8)、(8,8)、(8,-8)。V 的范围为 0～255；负差值被截为零。



一个手算例子

中心为 70，两侧分别为 180、160，则这一方向分数为 min(180,160)-70=90。若中心为 70，两侧为 180、65，则分数为 -5，经截断得到 0；单侧亮台阶不会仅靠 180 这一侧触发。

为什么需要四个方向

一条竖裂纹通常横向对比强；斜裂纹可能沿对角方向显著。取最大值允许任一方向成立，但也会接纳天然暗纹，所以后面还需要阈值、邻域和尺寸筛选。

尺度限制

半径 8 的“像素”不是 8 毫米。缩放、视场或相机距离变化会改变裂纹像素宽度。宽暗斑两侧也暗时，分数可能低；非常弱且没有强种子的裂纹仍可能漏检。

第二篇 · 裂纹检测算法

10 双阈值与四级弱裂纹支持

降低单阈值会同时带来更多纹理噪声。当前方案保留强种子，再有限地接纳有邻域支持的弱候选。

```
H = (V > TH) AND ROI
L = (V > TL) AND ROI, TL = ceil(TH / 2)
M0 = H
Mk+1 = Mk OR (L AND (N3×3(Mk) >= 3))
```

默认 TH=90、TL=45，k=0,1,2,3，共四级。N3×3 是 3×3 窗口内已接受像素的数量，包含中心位置。比较为严格大于。

不要把它理解成全图漫水

每级仅使用前一级邻域，固定级数限制传播距离。孤立弱点没有足够支持不会自动变成裂纹；没有高阈值种子的区域也无法凭空长出来。它借鉴滞后阈值的思想，但不是完整 Canny 递归边缘连接。

数字例子

中心分数 60，小于高阈值 90，却大于低阈值 45。如果其 3×3 邻域中已有 3 个被接受像素，本级接纳中心；只有 2 个则仍拒绝。分数恰好 45 不属于低阈值集合，恰好 90 不属于高阈值集合。

资源与延迟

四级较两级增加两组滑窗/延迟电路，在本工程对齐定义下增加 3308 个像素时钟，约 44.55 us。稳态仍每拍一个像素；这是延迟增长，不是帧率减半。具体额外周期包括同步存储读写的时序。

第二篇 · 裂纹检测算法

11 ROI、形态学与配置生效

ROI 是感兴趣区域，即只检查画面中真正可能出现产品的部分。默认检查区域是 x=80～1199、y=80～639。

ROI 的价值与边界

排除边栏、字幕、部分传送带，减少无关候选。ROI 不是“自动知道瓷砖在哪里”；错误的区域会截掉边缘裂纹。真实产线需要根据镜头视场和产品运动范围重新配置。

```
膨胀 D(M) = 3×3 邻域的 OR
腐蚀 E(M) = 3×3 邻域的 AND
开运算 = D(E(M))；闭运算 = E(D(M))
```

二值 OR 表示任一点为 1 就输出 1；AND 表示全部为 1 才输出 1。开运算倾向去孤立点，闭运算倾向填小缝。

当前默认路径的选择

raster_morph.v 既可执行传统开 / 闭运算，也可执行弱裂纹邻域支持。默认瓷砖配方使能弱支持，前两级和额外两级按弱支持规则工作；并不是先开运算再额外四次生长。

一帧内参数必须一致

配置字和 ROI 通过多位握手跨时钟传入像素域，在场同步边界登记为本帧有效参数。帧尾带走实际应用的配置，避免把用户刚点击的新阈值误标在仍使用旧阈值的图像上。

按位含义的源码入口

video_bypass.v：bit23 选暗谷，bit24 使能弱支持，bit25 增加到四级，bit20 控制 ROI，bit21 控制框显示；高阈值在 bit15:8。改变寄存器时须同时检查参数回读与捕获帧中的 config_word。


第二篇 · 裂纹检测算法

12 从掩码生成最多八个局部框

逐像素连通域需要更复杂的存储和标签管理。项目用粗网格连通分组降低硬件负担，同时保留框坐标的像素精度。

```
GW = ceil(1280/32) = 40
GH = ceil(720/32) = 23
格子总数 = 40×23 = 920
```

每个格子记录候选数量、局部最小 / 最大 x 与 y。空格不参与搜索。



搜索过程

有效视频期间累加格子统计；场消隐期间，状态机扫描未访问的占用格，把相邻八个方向的占用格加入队列，逐个合并面积和坐标极值。队列最多容纳 920 个格子；已访问标记避免重复入队。

为什么要核算消隐预算

720p60 每帧有 (750-720)×1650=49500 个垂直消隐时钟。920 个格子的八邻域检查最多涉及 7360 次邻居判定，但还要加扫描、读 BRAM 和状态切换周期。硬件若未完成搜索就遇到下帧有效像素，会标记 bad；不能只凭平均帧率就断言最坏情况来得及。

```
保留区域：候选数 >= 32，且 (xmax-xmin >= 23 或 ymax-ymin >= 23)
```

端点包含在内，因此跨度 23 对应最小 24 像素覆盖宽度。保存前 8 个满足条件的区域；另外输出 overflow、bad 状态。

精度与局限

框边界取实际候选像素极值，不是简单取整到 32 像素。但两个分离缺陷落入同格或相邻格时可能被合并，因此它不是像素级连通域。硬件按扫描顺序保留框，不能把它说成“置信度最高的八个目标”。

第二篇 · 裂纹检测算法

13 不停带取图与最佳证据

视频持续输入，不能等电脑取完一张图再开始下一帧。产品编号和选图在板端根据图像统计形成。

产品存在如何判断

frame_capture_sg.v 在中间 64 像素宽的门区统计亮表面。表面范围排除上下边带，并用 R+2G+B >=320 作亮度门限；计数门限随门宽归一到约 200 像素高。连续两个无产品帧用于分隔相邻产品。

```
d2 = |xmin + xmax - 1279|
中心距离 d = d2 / 2 像素
```

1280 像素画面的几何中心是 639.5。使用坐标和可避免除法和小数；代码中保存两倍距离。

有异常的帧如何比较

优先顺序	原因
完整表面优先于截断表面	避免只存下瓷砖边角。完整判定来自亮表面边界，而不是语义分割。
完整帧中越居中越优先	降低纹理导致候选面积波动对取图时机的影响。
同等中心距离时面积更大优先	相同几何条件下保留覆盖较多的候选。
只有部分可见时按候选面积、距离排序	保留退化证据，但不能宣称已完整看见产品。

产线适用范围

当前是单通道、亮表面、产品间有可见间隔的图像跟踪。相邻瓷砖无间隙、暗色瓷砖、遮挡或多通道并排会破坏假设，未来应加入光电触发 / 编码器或更稳健的产品分割。

第二篇 · 裂纹检测算法

14 检测结果应该怎样解读

“17 张裂纹图都报警”与“覆盖了全部裂纹像素”是不同指标。答辩必须同时交代样本、层级和测试方式。

```
Precision = TP / (TP + FP)
Recall = TP / (TP + FN)
```

TP：真实裂纹且被检出；FP：非裂纹却被检出；FN：真实裂纹但未检出。这里的像素指标统计 17 张裂纹样本中的像素。

历史实际 HDMI 回归对比

配方	像素召回率	像素精确率
两级支持，TH=89	22.62%	98.98%
四级支持，TH=90	26.37%	98.65%

该如何陈述进步

四级方案的像素召回提高约 3.75 个百分点，但像素精确率降低约 0.32 个百分点。两套配方在同一批 50 张历史回归中都触发 17/17 裂纹图、未触发 33 张正常图；这不构成独立工厂盲测。

暴露出的限制

在跨材料的 800 张正常屋面瓦压力图上，四级方案曾误报 555 张，旧方案为 547 张。说明当前配方没有泛化为“所有瓷砖都适用”。历史正常标定集 230 张用于挑阈值，不能再当作独立测试集。


下一轮精度实验设计

按物理产品分离标定集和盲测集，固定光学与尺寸；分别统计产品漏检、产品误报、像素召回、定位误差和每小时报警数。不能把同一产品的多张近似照片随机拆分后宣称跨产品泛化。

第三篇 · FPGA 硬件实现

15 硬件在每个时钟做什么

RTL 是寄存器传输级描述。Verilog 中多个 always 块可以同时工作，不能按 C 语言“一句执行完才执行下一句”的方式理解整个电路。



流水填满后，各阶段同时处理不同像素

组合逻辑与寄存器

比较器、加法器根据当前输入形成组合结果；寄存器在时钟边沿保存结果，供下一阶段使用。非阻塞赋值 <= 描述本次边沿之后更新寄存器，因此同一 always 块右侧通常读到更新前的值。

```
吞吐率 ≈ fclk / II
固定流水延迟 ≈ 级间总延迟周期数 / fclk
```

II 是相邻输入被接收的时钟间隔。II=1 表示每拍可以接收一个像素，不代表一个像素只延迟一拍。

一个教学类比

五个人依次做五道工序：第一件要走完五步，但流水线填满后，每一步同时处理不同工件，可以每拍完成一件。图像行缓存还会引入整行等待，因此不能只数乘加寄存器估计总延迟。

工程中的不同时间尺度

像素通路连续工作；区域框在一帧统计完成后发布；网络取图还受编码、TCP 和电脑解码影响。HDMI 帧率、主机预览帧率、缺陷留图频率是三个不同指标。

第三篇 · FPGA 硬件实现

16 HDMI 时序与像素对齐

HDMI 线上不是只发送 1280×720 个有效像素，还要包含行、场消隐间隔。

```
fpixel = Htotal × Vtotal × FPS
= 1650 × 750 × 60 = 74.25 MHz
```

有效像素为 1280×720；总时序为 1650×750。像素周期约 13.468 ns，一帧约 16.667 ms。

光栅信号

信号	含义	出错表现
DE	数据有效；为 1 时属于有效图像	图像行宽异常、少像素、统计不对。
HS / VS	行 / 场同步，建立扫描节奏	画面偏移、跳动、无法锁定。
RGB	当前像素的颜色值	若延迟少一拍，掩码和原图错位。
坐标、mask、参数	与像素同行的附加信息	裂纹框落在其他位置，或错误参数归属。

为什么空白也要延迟

算法结果对应先前的窗口中心。原图和所有时序标志要按完整光栅节拍延迟，消隐段也占时钟。仅对有效像素延迟、却让 VS 直接通过，会导致帧边界不一致。

框有一个必须说明的时间差

为了保持流式 HDMI 输出，显示使用最近完成帧的区域框，因此移动目标可能出现框的时间滞后。存档帧则等对应 region_seq 完成后绑定同帧描述符，保存的图和框必须按自己的帧号校验。

第三篇 · FPGA 硬件实现

17 本工程的时钟树

时钟不是越快越好。接收与发送必须跟随视频规范，跨时钟数据则需要专门的同步结构和约束。



当前时钟配置

时钟	频率	用途与来源
PixelClk	74.25 MHz	由输入 HDMI 时钟恢复；像素处理和捕获。
AXI / FCLK0	100 MHz	PS 产生，用于 AXI 控制、DMA 和 FIFO 读出侧。
RefClk / FCLK1	200 MHz	PS 产生，为 HDMI 接收相关参考逻辑服务。
TX SerialClk	371.25 MHz	rgb2dvi 在输出区从像素时钟产生，DDR 串行输出。
TX MMCM 内部 VCO	742.5 MHz	当前倍频参数保证内部振荡器工作范围；不是像素频率。

为什么串行是五倍

每个颜色通道把一个 8 位颜色值编码为 10 位 TMDS 字。串行时钟为像素的 5 倍，在上升沿和下降沿各发送一位，得到每像素 10 位。TMDS 是降低传输翻转并平衡直流分量的差分编码机制。

曾经修复的配置问题

将输入区恢复的串行时钟直接共享给输出区曾导致放置失败；输出改为本地产生串行时钟。74.25 MHz 下使用相应倍频配置，使 VCO 为 742.5 MHz。此处讲的是当前板级时钟布局，不能机械推广到其他器件或分辨率。

第三篇 · FPGA 硬件实现

18 CDC：异步数据为什么不能直接接

CDC 是跨时钟域。两个时钟频率即便都是整数，也不一定有固定相位关系；接收寄存器可能恰好在输入改变时采样。

亚稳态是什么

触发器要求输入在采样边沿附近保持稳定。若违反建立 / 保持时间，输出可能暂时处于未稳定状态。数字仿真一般只显示 0/1，不能模拟真实模拟电气过程，所以仿真通过不能证明亚稳态永远不发生。

数据类型与同步结构

跨域对象	处理办法	不能做什么
单个状态位	多级同步触发器，标注 ASYNC_REG	不能直接把异步信号送入大量逻辑。
配置 / 统计总线	源保持数据，再用请求/确认握手转移	不能每个比特各自两级同步后假定数值一致。
连续像素流	双时钟 FIFO，独立读写指针	不能依靠窄握手逐像素传送高速视频。
复位	异步置位、目标域同步释放	不能用未经同步的失锁信号随意释放所有寄存器。

```
Gray(n) = n XOR (n >> 1)
```

格雷码相邻计数仅一位变化，常用于异步 FIFO 指针跨域。仍需同步寄存器和布线延迟约束；并非用了格雷码就完全无需检查。

工程中的实现

使用 XPM，即 AMD 提供的可参数化宏，包括 xpm_cdc_single、xpm_cdc_handshake 和异步 FIFO。厂家宏内已有部分合法豁免，手册不将“无新增豁免”误写为“工程没有任何厂家豁免”。[R3、R4]

第三篇 · FPGA 硬件实现

19 复位：共享入口与同步释放

V1.31 把多条重复的跨域复位入口收敛为共享同步结构，减少各颜色通道独立决定释放时刻的风险。



异步置位

输入失锁时立即拉起复位，不必等待可能已经停止的像素时钟。这样电路尽快进入已知状态。

同步释放

重新锁定后，复位仍需经过目标时钟的同步触发器再撤销，给状态机一致的启动边界。共享像素复位和共享参考复位各有两级寄存器；其他模块仍可有固定本地延迟，不能宣称全芯片同一拍同时释放。

恢复与移除检查

Recovery 可理解为异步复位撤销到有效时钟边沿前要留足时间；Removal 类似边沿后保持要求。V1.31 起，原先被不必要假路径掩盖的源寄存器复位也接受实际时序检查。

已验证与未验证

V1.31 留存的数字复位测试覆盖 64 组相位、3 种停钟场景、6 条跨域关系，共 136 项检查；V1.32 因 RTL/IP 字节一致而沿用该仿真，并重新检查本版布线后结构和时序。它们不等于已拔插真实 HDMI、电源或测量模拟亚稳态概率。

第三篇 · FPGA 硬件实现

20 时序约束与 V1.32 的修正

V1.32 的核心是让工具真正检查跨域数据的到达时间，而不是只让报告中的告警消失。

> 建立余量 = 要求到达时间 − 实际到达时间
> 总线偏斜 = 同一批相关数据位到达时间的最大差

WNS 是所有建立路径中最差余量；WHS 是最差保持余量；WPWS 是最差脉宽余量。非负才满足所施加的相应约束。

问题来自约束优先级

原顶层 set_clock_groups -asynchronous 覆盖 HDMI 与 PS 时钟间全部路径，优先级高于 XPM 的 set_max_delay -datapath_only。8 组本应受最大延迟限制的数据总线因此被忽略，产生 TIMING-24。

本版如何修正

移除这一条过宽的时钟分组，保留经过审查的单比特同步入口和复位假路径。XPM 握手与 FIFO 最大延迟重新生效；逐组检查动态数据目的位、要求值和余量。综合固定为常量的位另核对 GND/VCC 驱动，不把常量当成漏约束。[R3、R4]

恢复生效的约束组

路径组	最大数据延迟
FIFO 读指针 / 写指针	10.000 ns / 13.468 ns
配置握手	53.872 ns
亮度、候选、区域、帧描述快照	各 10.000 ns
帧计数快照	40.000 ns

两类约束不能互相代替

bus skew 约束各位彼此不要到得太散；max delay 约束数据不要整体到得太晚。全体比特一起晚到可能满足前者却违反后者。时钟频率和识别算法在本版均不改变。

第三篇 · FPGA 硬件实现

21 DMA 与帧尾：把连续数据写入 DDR

DMA 是直接存储器访问引擎，能按预先配置把像素流写入内存，避免 ARM 对每个像素执行一次读写。



AXI4-Stream 的最小知识

TVALID 表示发送端有有效数据，TREADY 表示接收端能接收，二者同为 1 时完成传送。TLAST 标记本工程数据包最后一个字，位于 40 字的元数据之后，不是每行末尾。不同模块的协议约定必须看清楚。

像素数据 = 1280×720×4 = 3,686,400 字节
帧尾 = 40×4 = 160 字节

每像素规范数据为 B、G、R 和值为 0/1 的掩码字节。帧尾包括帧号、面积、区域、配置、产品编号与校验。

连续采集的关键

SG（分散聚集）DMA 通过提前准备的描述符链不断获取可写缓冲区，不再由 ARM 每帧触发一次。跨时钟 FIFO 缓冲短时节拍差；DDR 帧槽使正在发送的证据不被新视频覆盖。

不允许假装没有丢数据

HDMI 输入不能被网络反压停住。若捕获支路接收不及，硬件显式标记坏包，固件拒绝把它作为正常证据。FIFO 是有限缓冲，不可能永久吸收带宽不足。

第四篇 · Vitis 与网络

22 板端软件到底是什么产品

Vitis 部分是一套运行在 Cortex-A9 上的裸机证据采集与网络服务，不是第二套图像识别器。

文件与职责

文件 / 目录	实现任务
build_ethernet.py	用 XSA 构建平台、BSP、lwIP 网络库和应用。
ethernet_sources/main.c	初始化、SG DMA 服务、帧尾验证、事件选择与主循环。
event_queue.h	12 项队列、48 帧槽引用、发布和确认释放。
network.c	TCP 请求、头部、编码选择、分段发送、重连。
capture_health.h / dma_recovery.h	判断采集健康，执行有上限的恢复。
safe_memcpy.c / lscript.ld	受控整数复制与内存 / 栈布局。

平台、BSP、应用的关系

XSA 描述硬件地址与接口；平台选定处理器和运行环境；BSP 是板级支持包，提供驱动和启动支持；ELF 是链接好的 ARM 可执行文件。BIT 配置 FPGA 逻辑，二者必须来自同一版本。

为什么 .sdk 仍然存在

用户要求把相关文件集中到 .sdk 工作区。本工程沿用这一目录组织并用 Vitis 2025.2 构建，不意味着使用旧版 Xilinx SDK 软件。打开工作区应使用其 open_workspace.bat 或匹配版本的 Vitis。

> **裸机不等于没有并发**
>
> 虽然没有常规操作系统进程，网络中断、DMA 完成和主循环仍会交错执行。内存发布顺序、缓存可见性、中断寄存器保护都影响可靠性。

第四篇 · Vitis 与网络

23 DDR、队列与事件生命周期

“视频帧”和“需要留存的缺陷事件”不是一回事。前者每秒约 60 次，后者应按产品与策略形成。

当前主要内存布局

用途	地址 / 数量
状态元数据	0x10000000 起；含版本、启动号、统计和健康。
事件描述符	0x10001000 起；12×160 字节。
DMA BD 环	0x10010000 起；32 个描述符，每个 64 字节。
图像帧槽	0x10100000 起；48 槽，每槽间隔 4 MiB，末端 0x1C100000。
DMA 寄存器	0x40400000；驱动实际地址来自平台。



谁拥有这帧

采集、最佳产品帧和发送队列可能暂时引用同一帧槽。引用计数降为零后才允许回收，防止 TCP 还在发送时 DMA 写入另一帧。队列满时计数报警，不得把新图套上旧描述符。

为什么 ACK 很重要

电脑接收并完成约定保存后再确认队首事件；板端验证启动号与事件身份，释放相应引用。失败或连接中断没有成功确认，就应能读取同一个事件。32 位序号会回绕，零也是有效值；环形槽位置不能简单依赖序号除以 12 的余数。

有限容量的边界

48 帧槽共占用 192 MiB 地址空间；12 项待发送队列只提供短时缓冲。板端 DDR 是易失存储，掉电后的未传证据不能保留。

第四篇 · Vitis 与网络

24 为什么需要以太网

千兆网线负责把原图和掩码传回电脑。USB PROG/UART 主要用于下载和调试，不能把串口速度当成图像网络带宽。

```
RAW32 每秒全帧数据 = 3,686,400×60
= 221,184,000 B/s ≈ 1.769 Gbit/s
```

这是有效载荷设计计算，还没加协议开销。它已经大于 1 Gbit/s 网口的线路速率，因此不能指望无压缩全帧 60 fps 全部回传。

系统为何仍能做 60 fps 检测

检测与 HDMI 显示留在 FPGA 本地按视频节拍运行；电脑只需预览和产品最佳证据。减少无意义传输、避免同一产品反复存图，比盲目提升像素时钟更直接。

TCP 与应用确认不同

TCP 提供有序字节传输和网络重发，但对端应用是否完成图像校验、是否成功写盘，不在 TCP 的保证范围内。所以还需要事件编号、CRC 和应用层确认。

> **当前接线配置**
>
> 板卡 RJ45 直连电脑。当前电脑网口 192.168.33.30/24，板端 192.168.33.10，TCP 9133；其他电脑应选择同网段未占用的私网地址。169.254.200.10 属于历史自动私有地址示例。网页运行在本机 127.0.0.1:8770，与板卡 IP 不同。

第四篇 · Vitis 与网络

25 无损编码：省字节不等于省时间

传输保持原始像素和二值掩码精确可还原，不采用会改变裂纹边缘的有损视频编码作为证据格式。

三种方式

编码	做法与适用情况
RAW32	每像素 4 字节，解码简单，但全帧 3,686,400 字节。
自适应 RLE	把连续重复的 32 位像素字用运行长度表示；平坦背景收益大，噪声纹理差。
PACK25	保留每像素 BGR 24 位，将 mask 压成 1 位；固定少 7 位，不改变内容。

```
PACK25 = 3N + ceil(N/8)
N = 921600 时，大小为 2,880,000 B
相对 RAW32 节省 = 1 - 25/32 = 21.875%
```

N 为像素数。此处只算图像有效载荷；网络头部、确认和链路开销另外计算。

自适应策略

先抽样评估重复程度。默认自适应 RLE 在收益不足时回退 RAW；启用 PACK 请求时，若 RLE 更小仍可使用 RLE，否则使用 PACK25。因此“允许 PACK”不代表每帧都按 25 位发送。请求策略和实际线缆编码要分开记录，字节少也不保证时延低。

为何没有追求零复制

当前网络驱动可能在调用结束后仍持有待发送缓冲区。贸然借用临时编码缓冲会在异步发送时被覆盖。工程使用受控 COPY、分块编码与服务预算，优先保证待发送字节生命周期正确。

历史实测的正确读法

V1.31 五种输入共 50 组同事件三种请求策略比较均逐字节一致；噪声图实际采用 PACK，省 21.875% 字节但请求时间与 RAW 接近。最新 V1.32 数值见测试章节，不能拿物理链路 1 Gbps 代替应用吞吐。

第四篇 · Vitis 与网络

26 CRC、帧身份和证据一致性

可靠检测必须回答：收到的像素有没有变？框是不是这一帧算出的？截图究竟来自哪次开机、哪个产品？

```
CRC 更新：c = c XOR data
重复 32 次：c = (c >> 1) XOR (最低位为1 ? 0xEDB88320 : 0)
```

data 是一个 32 位字，低到高四个字节为 B、G、R、mask；最低位判断使用移位前的 c。像素 CRC 初值 0xFFFFFFFF，全部像素处理后取反；这等价于按小端字节序的 CRC-32 反射实现。

校验层次

层次	保护对象	目的
像素 CRC	FPGA 生成的规范像素字节	发现 PL→DDR→网络→电脑过程中的数据不一致。
描述符 CRC	40 字帧尾，CRC 槽按零参与计算	检查帧号、框、配置、产品信息未被破坏。
网络头 CRC	应用层传输头	防止长度、身份和编码字段错误被误解。
PNG SHA-256	保存的原图和掩码文件	复核时重新读文件，确认与保存时的字节一致。

联合身份

启动号区分不同下载或重启；事件号区分队列事件；帧号指向视频来源；产品号将同一块瓷砖的最佳证据归组；恢复代次区分 DMA 重新建立前后的帧。单独一个递增帧号不足以跨重启唯一标识。

为什么用异或

CRC 把比特串看作只有 0/1 系数的多项式，用约定生成多项式做除法，余数就是检错信息。在这种模 2 运算里，加减都用 XOR（异或：相同为 0、不同为 1），没有进位。上面的右移循环就是固定多项式除法的电路化写法；接收端按同样字节顺序重算后比较。

完整性不是身份认证

CRC 用于检错，SHA-256 用于内容一致性。这些都不是用户登录、数字签名或加密通道。当前没有完整的可信操作者身份和不可抵赖审计历史，不能称为防篡改认证系统。

第四篇 · Vitis 与网络

27 故障检测、恢复与中断安全

让故障暴露为可解释状态，比把旧画面持续显示成“正常运行”更重要。

状态与处理

情况	当前策略
刚启动还没有完整帧	WAIT_FIRST，等待有效帧和匹配身份。
视频计数停滞 / 帧异常	STALLED / INVALID，停止作出正常就绪结论。
DMA 错误或停止	有界恢复：停止新帧入口、复位 DMA、重建描述符、核验新帧。
恢复重试超限	每启动最多 3 次，进入 FAILED，避免无限掩盖故障。
用户暂停与采集竞态	用请求代次取消过期预检；已经开始的帧可收尾。

恢复后为何还要核验

仅看到 DMA 重新 RUN 并不能证明图像包边界正确。需验证新的完整帧、CRC 和身份，再允许生成新产品事件。旧队列证据和正在写的槽有不同生命周期，不应一把清空或复用。

曾修复的 ARM 浮点上下文问题

BSP 和应用使用硬浮点 ABI。即使主要业务写整数 C，库函数也可能使用浮点 / 向量寄存器。中断若未保存这些寄存器，会破坏被打断代码。工程检查实际 ELF 的 IRQ 保存 / 恢复指令，保留整数 memcpy，IRQ 栈配置 4096 字节。

验证边界

受控 DMA 停止与网络中断已有历史实板试验；全栈最大嵌套中断、真实掉电恢复、长时间强电磁干扰尚未完成。数字停钟仿真不能写成实际拔插测试。

第五篇 · 电脑工作站

28 从预览到人工复核

电脑端是 Python 本地服务加浏览器界面；它接收板卡已完成的检测结果。演示播放器采用 WPF，即 Windows 的图形界面框架，负责把测试场景画到 HDMI 屏幕。



预览与留存分开

预览允许只更新当前画面，不必为每次网络请求生成一条永久记录。自动留存按照产品最佳证据策略保存异常产品；手动抓图用于调试。这样避免几分钟产生数千张同一产品边角截图。

记录包含什么

原始 PNG、二值掩码 PNG、框坐标、候选面积、帧号、产品号、启动身份、有效配方、校验信息和人工结论。原图保留是为了让审核者能够判断算法是否看错，而不是只看到叠加红色后的结果。

复核状态不是检测真值

“待复核、确认、误报”等是人对某份证据的操作结论；需要区分自动候选与人工确认。当前复核用修订号防止多人覆盖，但尚没有完整账户权限体系。

主要入口

host/workstation.py 负责服务与采集协调；workstation.html 负责操作界面；review_session.js 管理一次复核的身份和异步加载；archive_integrity.py 与 review_revision.py 管理一致性。

第五篇 · 电脑工作站

29 为什么打开记录时重新校验

文件存在并不代表内容正确。过去保存的 PNG 可能被替换、写坏或暂时不可读取。审核者必须知道自己正在看的是哪一份证据。

保存与读取的内容绑定

存档时记录原图和掩码 SHA-256。复核请求一次打开文件，在大小上限内读取，并对同一批读取字节计算散列；验证成功后返回这些已经验证的字节。避免“检查 A 文件，实际却再次读取到 B 文件”的竞态。

错误时的界面行为

校验不一致拒绝提供正常证据；文件缺失或锁定显示可重试错误。界面清掉旧图、禁用提交，不让上一条成功画面留在新记录的标题下面。提交结论前再次检查相关证据，缩短校验与写结论之间的时间差。



A→B→A 为什么也要防

用户快速切记录，第一次 A 的图片可能比第二次 A 的请求更晚返回。仅比较记录编号仍会误认为它是当前请求，所以每次打开都有独立请求标记，并检查身份、修订号与请求代次。

仍然有的边界

SHA-256 表示本次读到的字节与保存摘要一致，不表示文件之后永远不会改变；PNG 文件写入和 SQLite 更新还不是一个跨文件原子事务。生产化还需要更严格的故障恢复与备份策略。

第五篇 · 电脑工作站

30　两个人同时复核会怎样

V1.30 起通过乐观并发控制阻止旧页面把新结论覆盖掉。乐观的意思是先允许阅读，写入时再检查是否发生冲突。

```
提交条件：expected_revision == current_revision
成功后：new_revision = current_revision + 1
```

revision 是修订号，不是帧号。状态与新修订号在同一个 SQLite 事务中提交。

具体例子

甲乙同时读到修订号 4。甲提交“确认裂纹”，记录变成 5。乙仍拿 4 提交“误报”，服务器返回冲突，展示已有新版本；乙需要显式重新加载并确认后才能再次提交，不会悄悄覆盖甲。

返回与操作含义

状态	含义
428	缺少有效修订前提，要求先读取。
409	版本或证据冲突，不能当作保存成功。
503	存储 / 文件暂不可用，可在了解状态后重试。

事务与锁

上表数字是 HTTP（浏览器与服务端通信协议）的响应状态。SQLite 的 BEGIN IMMEDIATE 在提交前取得写事务资格，比较版本并更新结论与版本号。测试包含并发客户端和进程被直接终止的边界，确认结果为事务前或事务后状态；这与断电后的硬盘持久性不是同一证明。[R7]

后续要补什么

目前保存最新结论和修订号，尚不是每次修改都带真实姓名、签名和时间线的审计系统。若进入多人使用，应增加账户、角色、完整历史和导出规则。

第五篇 · 电脑工作站

31 播放器同步与“假正常”

播放命令被接收，不代表画面真的在运动。工作站需要区分命令身份、实际绘制进度和物理 HDMI 图像三个层次。

同步链

层次	观察	证明范围
命令请求号	每次播放命令具有唯一标记	知道哪条命令被确认。
播放器会话、PID、启动时间	匹配当前活动进程	防止读取旧进程遗留状态文件。
OnRender 计数与源帧条码	确认绘制调用与内容推进	能发现本地绘制冻结；仍是本机遥测。
板上截图中的条码、CRC	读取实际 HDMI 像素	将测试输入与捕获帧关联；需实际采样验证。

观察停顿与输入污染

动画超时不推进时报告停滞；长时间无采样后先重建观察基准。静态照片不要求运动，不能观测的媒体路径标为未观测。V1.32 实测还发现桌面箭头可进入 HDMI 截图，已仅在刺激窗口隐藏指针；它说明“CRC 正确”也可能忠实传输了受污染的输入。

已做过的故障注入

历史测试让实际播放器保持同一画面 8 秒，板卡仍收到 HDMI 帧，但图片 CRC 和条码不变；本地绘制推进检查约 1.078 秒发现停滞。这证明视频电气链仍在刷新并不等于被拍物体或素材正在更新。

没有宣称持续物理认证

当前命令和渲染状态不能连续证明线缆另一端每帧都正确。严格的长期源身份验证还需持续采样或外部触发对时，本次不扩展到该功能。

第五篇 · 电脑工作站

32 存储空间如何受控

磁盘膨胀通常来自重复截图、原始帧、编译缓存和多版本工程。必须按用途区分，而不是把全部大文件都当成“测试垃圾”。

文件类别

类别	内容	保留原则
rtl / ip_repo / constraints / scripts	源码、约束、构建与验证入口	必须备份，是可重建工程的核心。
.sdk 的 XSA/BIT/ELF	匹配版本的部署产物	保留稳定版，避免只有源码却无法马上回退。
.runs / .cache / .gen	综合实现中间文件	需要空间时可在确认可重建后清理；不是缺陷数据。
review_records	自动或手动保存的证据	按存储策略管理；重要人工复核记录不可随意覆盖。
reports	测试摘要、校验、少量证明截图	保留可追溯结果，避免无限原始帧重复积累。

当前策略

收尾工作站恢复为预览模式，图像存档上限为 1 GiB；不会因为实时刷新就把每一帧永久保存。自动证据按产品挑选，存储达到策略限制时明确提示，避免无限写盘。

大小单位

一张规范 RAW32 帧约 3.52 MiB，持续每秒保存 60 张约 12.36 GiB/分钟；PNG 大小依纹理变化，不能保证固定压缩比。相比之下，只保存异常产品最佳帧可以大幅减少重复数据。

旧版备份

当前修改前保留 V1.31 轻量 ZIP，并记录 SHA-256。轻量备份排除可重建缓存与大量重复图，但包含源码与必要部署文件。工程清单中的哈希可检查“备份后是否又改动旧版”。

第六篇 · 测试与结论

33 什么才算通过测试

一次无错误构建只说明工具完成流程。项目采用分层证据，避免用某一层的通过替代其他层。

验证金字塔

层次	检查内容	不能代替
数学参考	像素分数、掩码、区域公式	实际硬件时序和信号完整性。
RTL 仿真	复位、边界、对齐、流水行为	布线后延迟、电压温度或线缆故障。
综合与实现	资源、建立/保持、CDC、约束覆盖	真实输入检测效果。
固件与主机测试	队列、编码、CRC、暂停、复核冲突	真实板卡线路与长时间压力。
实板回归	实际 HDMI 收图、逐像素比较、网络故障	未见材质、真实工厂曝光和长期可靠性。
现场盲测（待做）	独立实物、真实光学、明确缺陷标准	需要新的数据与验收设计。

参考一致不等于高准确率

软件模型与 FPGA 完全一致，说明实现符合定义；如果定义本身把花纹当成裂纹，两者可以同时犯同一个识别错误。必须另用人工标注衡量算法效果。

测量可追溯

每次记录固件版本、BIT/XSA/ELF 哈希、启动号、配方、输入身份、结果摘要和限制。相同图像重复发送可以检验传输稳定性，但不能被计入新的独立精度样本。

当前结果导航

34　本版实现与验收入口

详细当前结果已在更新篇列出；本页把证据与结论连接起来。

可以核对的文件

文件	验证什么
reports/v153/real_board/summary.json	旧配方 50 张真实 HDMI 回归。
reports/v153/real_board_wide/summary.json	双尺度 50 张同图计算与效果。
reports/v153/external_mcs2/summary.json	外部材质 24 张初测及颜色变换记录。
reports/v153/submission_motion/summary.json	连续运动、产品唯一编号、最佳帧和实际存档。
reports/v153/host_tests_final.log	最终主机单元测试结果。
reports/timing_summary.rpt	沿用硬件的建立/保持时序报告。

时序余量

已布线图像 WNS +0.030 ns、WHS +0.050 ns，BRAM 74.64%。余量较小，不建议直接提高时钟；任何 RTL/约束修改都要重新实现、检查和上板。

复现要求

记录输入、配方、固件/启动号、恢复代次和测试脚本哈希；错误计数比较的是测试窗口内增量，不能把旧累计值清零后描述为从未发生过问题。

当前结果导航

35　实际证据与截图质量

图片留存是系统行为的一部分，不能只靠挑一张好看的效果图。

本次自动留图

指标	结果
产品证据数量	20
唯一编号数量	20
完整瓷砖标记	逐条检查 selection_full_tile 为真
源码帧码测得最大居中误差	14 px；这是回放图的几何误差，不是实际毫米定位精度。
完整性	逐条重建 BGR+掩码，核对 PL 像素 CRC，存档读取核对 SHA256。

网络指标怎样报告

网口协商 1 Gbps 是链路速率；有效负载吞吐、请求时间、解码时间必须从同事件传输比较中读取。720p60 表示 FPGA 输入处理，不表示电脑保存 60 张完整截图每秒。

历史网络实验

旧版本三种编码对照保留在历史证据中；本版重新核对传输和事件完整性。不要将旧测量直接写成本次新测速。

第六篇 · 测试与结论

36 产品优势、缺点与改进优先级

最大的优势是可解释的 FPGA 流式检测与完整证据链已经连通；最大的限制是成像与材料适用范围仍然较窄。

取舍与下一步

现状	实际价值 / 问题	优先改进
每拍像素流水线	连续检测，不等 ARM 一帧帧识别	先保持输入节拍，量化各级延迟。
可解释暗谷与邻域规则	无需训练即可理解和复算；弱种子缺失会漏检	多尺度特征、局部对比归一化，逐项做消融。
固定材质配方	当前照片有效；换屋面瓦误报显著	真实相机、受控光源、分材料标定与盲测。
网格区域分组	资源可控，最多八框；近邻可能合并	按需要缩小网格或局部精细连通域。
最佳帧与无损传输	减少重复留图；整帧带宽仍较大	ROI 裁剪加全帧缩略图，保留坐标与校验关系。
复核一致性	防止旧图和旧结论覆盖；账户历史不足	权限、审计、异常断电恢复与备份。

何时才考虑提频

先确认瓶颈是 FPGA 某级吞吐，而不是网络、曝光或误报。像素时钟由视频规范决定，任意提高会破坏输入输出时序；可以引入更快内部计算域或并行像素通道，但要新增缓存、CDC、资源和验证。


提交范围冻结

V1.53 冻结为标定材料的竞赛提交候选；未完成的跨材质识别、实际相机与工厂验收保留为后续路线。不要在拍摄前随意更改参数、代码或输入缩放。

第七篇 · 操作与工程地图

37 接线、上电与显示设置

本项目使用三类线，分别服务于视频、部署调试和图像回传。



连接步骤

步骤	操作
1	笔记本 HDMI OUT → PYNQ-Z2 HDMI IN；板卡 HDMI OUT → 显示器 HDMI IN。两根标准兼容 HDMI 数据线。
2	板卡 PROG/UART USB 数据口 → 电脑；确认是可传数据线，COM 号以系统实际枚举为准。
3	板卡 RJ45 → 电脑网口；保持供电稳定。显示器菜单选择对应 HDMI 输入。
4	电脑将目标 HDMI 显示设为 1280×720、60 Hz，关闭缩放误配；播放器放在输出到板卡的屏幕。
5	需要改变启动跳线时先断电，按板卡手册选择 JTAG 调试启动。当前下载为易失配置，断电需重新下载。

电源与 USB 不是同一判断

网口亮或电源灯亮，不代表 JTAG 和串口一定被枚举；曾出现劣质 / 松动数据线造成 USB 间歇消失。先核对供电、PROG/UART 接口和 Windows 设备状态，再怀疑 RTL。

四个用户 LED 怎么看

LD0 表示像素链路就绪；LD1 表示显示器连接检测；LD2 取帧计数第 5 位，在 60 fps 下约每 0.53 秒翻转；LD3 表示格式计数正确且链路就绪。板上 HDMI_TX_HPDN 经过反相，代码先取反再同步；不要把引脚高低直接等同于已连接。

没有摄像机也能操作

当前演示源是电脑连续移动真实照片；连接方式正是已有实板测试方式。以后接相机需确认接口、输出格式和曝光，不是购买任意相机就能原样插上。

第七篇 · 操作与工程地图

38 打开、构建与下载

默认工程根目录为 D:/Vivado/pynq_z2_tile_v1_53；工具安装在 D:/2025.2。对稳定版学习时先复制工作副本。

文件入口

目的	入口
查看硬件	pynq_z2_tile_v1_32.xpr；Block Design 为 system，顶层 system_wrapper。
从源码创建	scripts/create_project.tcl；现有 XPR 有保护，不能随意强制重建覆盖。
软件工作区	pynq_z2_tile_v1_53.sdk/open_workspace.bat。
软件批量构建	.sdk/build_ethernet.py，由 Vitis 的脚本模式运行。
网络固件下载	.sdk 下匹配版本的 program_ethernet.tcl；实际文件名以工程目录为准。
工作站	host/open_workstation.bat 或 host/start_station.ps1；网页 8770。

正确构建顺序

RTL/IP/XDC → Vivado 综合 → 布局布线 → 时序/CDC/约束审查 → BIT/XSA 导出 → Vitis 平台/BSP/应用 → ELF 检查 → JTAG 下载 → 启动身份核对 → 实际 HDMI 与网络回归。不要把旧 XSA 配新 BIT 混用。硬件批处理为 vivado.bat -mode batch -source scripts/create_project.tcl；在 .sdk 工作区先运行 chcp 65001，再运行 vitis.bat -s build_ethernet.py，工具使用上述完整路径。中文 Windows 曾使 Vitis 启动输出解码失败，且外层退出码仍为零；必须核对日志和新 ELF 审计结果。

文件作用

XPR 是 Vivado 工程；XDC 是引脚和时序约束；DCP 是设计检查点；BIT 配置 PL；XSA 提供硬件交付信息；LTX 描述 ILA 探针；ELF 是 ARM 程序；XPFM 是 Vitis 平台描述。

易失下载与独立启动

当前证明的是 JTAG 下载后运行。SD 卡或 QSPI 上电自动启动需要另行制作并验证启动镜像，不能仅因生成了 FSBL 就宣称已经完成离线开机产品。

第七篇 · 操作与工程地图

39 从一个像素追到源码

按信号走向读代码，比一次读完所有历史脚本更有效。以下路径均相对当前工程根目录。

硬件源码地图

路径	重点问题
scripts/create_project.tcl	时钟、IP、地址空间、外部接口如何连接？
rtl/video_core.v	颜色重排、灰度、窗口、基础滤波怎样对齐？
rtl/directional_valley.v	半径 8 的行缓存如何取四方向邻居？
rtl/video_bypass.v	参数在何时应用？四级 mask 与原图如何并行？
rtl/raster_morph.v	支持数 >=3 如何变成比较与寄存器？
rtl/region_grid.v	920 格统计与场消隐状态机如何工作？
rtl/product_tracker.v	产品编号和最佳帧排序条件在哪里？
rtl/frame_capture_sg.v	像素、CRC、帧尾、TLAST 如何组成一包？
ip_repo/dvi2rgb_v1_7/src/DecoderResetDomains.vhd	共享复位入口如何异步置位、同步释放？
constraints/pynq_z2.xdc	引脚、电平标准、输入时钟以及约束说明。

阅读时的三个标记

每遇到寄存器，写下它属于哪个时钟域；每遇到像素数据，写下其坐标和延迟；每遇到帧统计，写下其对应 frame_id。很多难查错误就是这三个关系混乱。

第七篇 · 操作与工程地图

40 从事件追到软件与测试

实时入口、参考模型和历史诊断脚本承担不同职责，修改前先看它是否实际被运行。

软件与证据地图

入口	阅读重点
.sdk/ethernet_sources/main.c	DMA 完成帧如何校验、选择和入队。
.sdk/ethernet_sources/network.c	客户端请求、编码策略、TCP 缓冲生命周期。
.sdk/ethernet_sources/event_queue.h	引用计数、ACK 与 32 位回绕。
host/tcp_transport.py	网络头、长度、编码、CRC 和事件身份。
host/workstation.py	采集状态、保存、确认、参数与恢复协调。
host/archive_integrity.py	同一批读出字节的文件完整性检查。
host/review_revision.py / review_session.js	后端事务和前端异步复核身份。
models/weak_reference.py / regions_reference.py	离线标准答案；逐像素与框比对。
scripts/board_v132_*.py	50 图、三编码、连续运动的实际回归。
reports/v132 / DELIVERY_MANIFEST.json	本版结果与哈希，不是预测值。

最小学习修改

先在复制工程中增加一种观察模式或修改离线阈值实验，验证数值与图像变化。不要初学时同时改时钟、协议与检测规则，否则出错后难以定位责任层。

第七篇 · 操作与工程地图

41 日常测试与故障定位

每次测试都先确认版本和输入，再观察结果。操作报告与自动脚本要表达同一验收条件。

现象

现象	先检查	再检查
显示器无信号	供电、接线、输入源、720p60	HPD 极性、接收锁定、时钟、正确 BIT。
有图无框	当前配方、阈值、ROI、观察模式	原图是否真的有可检暗谷；mask 和区域状态。
移动图停住	播放器会话与绘制推进	HDMI 帧数还增长但 CRC 不变时可能是源冻结。
网络收图慢	千兆协商、编码、实际字节数	ARM 服务时间、主机解码、磁盘操作。
截图只剩边角	产品身份、完整标志、中心距离	过快运动、亮度门区假设、采集缺帧。
队列满 / 磁盘满	预览与留存模式、容量提示	传输速度、事件确认、重复产品。
复核失败 / 冲突	校验提示、最新修订号	文件被改动、锁定、另一窗口先提交。

一次普通验收

确认启动号和版本正确；正常图无异常、裂纹图有候选；持续运动不停带；打开一条最佳记录确认原图、掩码和框；检查新增长度、CRC 错误和丢帧计数；最后恢复预览以控制磁盘。

不要通过掩盖错误过关

不要为了消除红字把异常计数清零、关掉校验或扩大所有 false path。可接受的修复必须解释原因，再重复与原因相关的测试。

第八篇 · 独立教学模块

42 学习模板：每项技术都问六件事

这一篇可以单独用于教学。目标不是记住术语，而是能画图、手算、找到代码、设计反例，并说清证据边界。

可重复使用的学习模板

问题	以弱裂纹支持为例
1. 解决什么问题？	单阈值遗漏靠近强裂纹的较弱像素。
2. 输入与输出是什么？	输入暗谷分数与 ROI；输出每像素 0/1 掩码。
3. 数学规则是什么？	高阈值种子；弱中心且 3×3 已接受点 >=3 则接纳。
4. 如何变成电路？	行缓存、移位、9 点计数、比较、四组流水阶段。
5. 如何证明做对？	手算小矩阵 → 离线模型 → RTL → 同帧实板逐像素比较。
6. 何时会失败？	没有强种子、纹理近似裂纹、尺度改变、输入质量差。

每次学习的产物

一张结构图、一页符号与单位、一组手算样例、一处源码定位、一个通过例和一个失败例、一个可重复的实验步骤。答辩时用这些产物讲原因，比背“低延迟高吞吐”更有说服力。

先修知识顺序

先补二进制、位运算、组合逻辑与触发器；再学二维数组和滤波；随后掌握流水线、行缓存、时钟与握手；最后学习 DMA、网络、文件与事务。每一级都可以用现有工程做小实验。

第八篇 · 独立教学模块

43 教学一：位宽、移位与定点数

硬件中每一个数都有确定宽度。数学上正确的公式，若没有足够位数，落到电路会变成另一种运算。

```
b 位无符号数范围：0 ～ 2^b-1
n 个 8 位数求和所需位数：ceil(log2(255n+1))
```

例：9 个 0/1 掩码点的和为 0～9，需要 4 位；R+2G+B 最大 1020，需要 10 位。

有符号与无符号

Sobel 梯度可为负数，须使用有符号表示。11 位补码范围 -1024～1023，可容纳单方向的 -1020～1020。用两方向上界相加得到保守上界 2040；因邻域共享，实际绝对值之和最大为 1530，11 位无符号仍足够。混合类型未经转换，可能把负数误读为很大正数。

移位不是抽象魔法

左移一位相当于乘 2，但高位丢弃可能溢出；无符号右移 8 位相当于向下取整除以 256。定点数是用整数约定小数点位置，省去浮点电路；必须明确缩放、舍入和饱和。

练习与答案

练习	答案 / 解释
强阈值 TH=91，低阈值是多少？	ceil(91/2)=46，代码用拆位加最低位实现。
8 位数 250+20 会怎样？	若只保留 8 位，结果回绕为 14；不能当作 270。
灰度 R=G=B=128 是多少？	128。系数和为 256，灰色亮度保持。
3×3 掩码 9 点全 1，用 3 位累加？	3 位最大 7，不够；应至少 4 位。

第八篇 · 独立教学模块

44 教学二：暗谷与生长手算

下面用一维取样解释暗谷，再用局部掩码解释弱点补全。真实硬件同时对四个方向执行。

四组对向取样，中心 Y=80

方向	左 / 上侧	右 / 下侧	min(两侧)-80
水平	190	170	90
垂直	100	95	15
对角 1	150	140	60
对角 2	78	200	-2，截为 0

回答一：是不是强种子

最大分数 V=90。在 TH=90 下使用严格 >，所以不是强种子；它是弱候选，因为 90>45。若把比较错误改成 >=，恰好等于阈值的像素会改变，可能导致回归结果不一致。

```
邻域 Mk：
0 1 0
1 0 1
0 0 0
```

中心低阈值通过，邻域计数为 3，所以 Mk+1 的中心变为 1；其余位置需要各自的邻域独立计算。

回答二：不能原地边算边改

每一级应全部使用上一级掩码。软件若在同一数组里从左到右更新，会把刚产生的新点立即再次使用，变成扫描顺序相关的递归传播；这与固定流水线不一致。参考模型必须生成新数组。

> **思考反例**
>
> 在一大片低对比区域里，所有分数都为 60、完全没有 >90 的点。无论四级还是两级，当前算法都不会产生候选。这是该方法的能力边界，而不是 FPGA 算错。

第八篇 · 独立教学模块

45 教学三：吞吐、延迟与运动模糊

系统可能同时具有很高的检测帧率和较低的电脑预览帧率。理解不同瓶颈，才能提出有意义的优化。

```
有效像素速率 = 1280×720×60 = 55.296 Mpixel/s
光栅时钟速率 = 74.25 MHz
运动位移 = 速度 × 时间
```

消隐段也消耗像素时钟，因此两个速率不同。

流水线例题

一段电路增加 3308 个 74.25 MHz 时钟，延迟增加 3308/74.25e6≈44.55 us。若输入仍每拍接收一像素，吞吐不变。把计算拆成更多流水级常能改善最高可工作频率，却会增加单点延迟。

```
相邻帧位移 = v / FPS
曝光模糊长度 = v × texposure
```

例：画面速度 480 像素/秒，60 fps 时相邻帧约移动 8 像素。曝光 1 ms 时模糊约 0.48 像素；10 ms 时约 4.8 像素。这里是运动学推导，不是当前相机实测。

从像素换到毫米

若视场宽 Wmm 毫米映射到 1280 像素，则比例 s=Wmm/1280 毫米/像素。裂纹宽度、速度和容许误差才能换成物理单位；镜头畸变和透视还会让比例随位置变化。当前回放没有完成这种工业标定。

优化先问瓶颈在哪

边缘糊掉应先改曝光和光源；网络慢应减少证据字节或重复请求；逻辑时序差再考虑流水重排。把所有问题都归结为“提频”会同时增加风险和调试难度。

第八篇 · 独立教学模块

46 教学四：握手、所有权与事务

硬件握手、事件 ACK、数据库事务看起来不同，但都在解决“对方什么时候可以安全使用或释放数据”。

三种边界

场景	完成条件	过早宣称完成的后果
AXI Stream	TVALID 与 TREADY 同时为 1	数据未被接收却被覆盖，包损坏。
事件传输	接收方校验 / 保存成功并确认身份	板端释放过早，失败后无法重取同一帧。
复核保存	事务内比较修订并提交结论	旧页面覆盖新结论，或者状态与修订不一致。

内存屏障为什么存在

CPU 和总线可能以优化后的顺序观察内存访问。发布事件时先写内容，再用内存屏障，最后发布“有效”标记，使读者不会看见标记已生效而内容尚未完整可见。volatile 防止部分编译优化，但不是完整的跨核 / 设备可见性保证。

缓冲区所有权例题

如果 TCP 只是保存一个指针，发送函数返回后你立即复用这个内存，实际网卡稍后读取到的可能是下一段内容。COPY 策略把生命周期交给协议栈管理，代价是复制时间和内存；性能优化不能跳过所有权证明。

练习

画出“收到帧 → 校验 → 写 PNG → 写记录 → ACK → 释放槽”的时间线，分别在每个箭头处假设进程退出。指出哪些操作可以重试、哪些可能重复、哪些必须先查日志。当前实现有确认日志，但尚无覆盖所有文件和数据库的统一掉电事务。

第八篇 · 独立教学模块

47 术语课堂：数字与图像

先用中文理解，再回到缩写；术语只在能解释当前电路或行为时才有价值。

术语与直观解释

术语	本项目中的含义
像素 Pixel	图像中一个离散采样位置，带颜色或亮度值。
RGB / BGR	红绿蓝三通道及其排列顺序；排列错误会交换颜色。
灰度 Luma	颜色的加权亮度近似；不是经过标定的物理照度。
卷积核 Kernel	邻域加权规则，如 3×3 高斯权重。
Sobel	用邻域差分近似亮度梯度的算子。
暗谷 Valley	中心比相对两侧都暗的对比分数。
阈值 Threshold	把连续分数变成通过 / 拒绝的边界。
ROI	感兴趣区域，只在规定坐标范围内统计。
Mask	二值掩码，每像素标记是否候选。
形态学	对二值邻域执行膨胀、腐蚀等结构操作。
连通域 CCL	按邻接关系把候选合成区域；本工程使用网格近似。
BBox	包围区域的矩形，保存 xmin,ymin,xmax,ymax。
滞后阈值 Hysteresis	利用强证据支持弱证据的规则；本工程为有限四级。
饱和 Saturation	超出表示上限时钳位到上限，而不是回绕。

自测方式

遮住右侧解释，尝试给出一个本工程例子。如果只能展开英文全称、却说不出它解决什么问题，应回到前面的数据流和源码地图。

第八篇 · 独立教学模块

48 术语课堂：硬件与时序

先用中文理解，再回到缩写；术语只在能解释当前电路或行为时才有价值。

术语与直观解释

术语	本项目中的含义
FPGA	可配置逻辑芯片，可把运算展开为空间并行电路。
SoC / Zynq	同芯片集成处理器、外设和可编程逻辑的系统。
PL / PS	可编程逻辑部分 / ARM 处理系统部分。
RTL	寄存器传输级设计，描述寄存器与组合逻辑。
LUT / FF	查找表实现逻辑；触发器保存状态。
BRAM / DSP	片上块存储；专用乘加计算资源。
Pipeline / II	流水线；相邻输入启动间隔。
Line Buffer	行缓存，保留邻近行以形成二维窗口。
FIFO	先进先出缓冲；异步 FIFO 可跨两个时钟。
MMCM / VCO	时钟管理模块 / 其内部压控振荡器。
CDC / ASYNC_REG	跨时钟域 / 标记同步寄存器的实现属性。
亚稳态	采样窗口被违反时触发器暂未稳定的物理现象。
Setup / Hold	采样边沿前 / 后的输入稳定时间要求。
Recovery / Removal	异步复位释放相对时钟的前 / 后时间要求。

自测方式

遮住右侧解释，尝试给出一个本工程例子。如果只能展开英文全称、却说不出它解决什么问题，应回到前面的数据流和源码地图。

第八篇 · 独立教学模块

49 术语课堂：接口与实现工具

先用中文理解，再回到缩写；术语只在能解释当前电路或行为时才有价值。

术语与直观解释

术语	本项目中的含义
WNS / WHS / WPWS	最差建立、保持、脉宽余量，单位 ns。
False Path	明确无需按普通同步关系计时的路径例外。
Max Delay	限制路径最大到达时间；datapath_only 忽略时钟关系。
Bus Skew	相关总线各位到达时间差的限制。
Synthesis	综合：把 RTL 转成逻辑网表。
Place / Route	布局 / 布线：将单元放入芯片资源并连接。
DRC / CDC report	设计规则 / 跨域结构检查报告。
ILA / LTX	片上逻辑分析仪 / 其探针描述文件。
HDMI / TMDS	数字显示接口 / 其视频差分编码与传输机制。
EDID / DDC / HPD	显示能力数据 / 读取通道 / 热插拔检测信号。
AXI-Lite / AXI-Stream	低带宽寄存器控制 / 连续数据流接口。
GP / HP 端口	Zynq 通用控制 / 高性能内存互连端口。
DMA / SG / BD	直接内存访问 / 描述符链方式 / 缓冲描述符。
DDR	板外双沿数据存储器，可存完整帧但断电丢失。

自测方式

遮住右侧解释，尝试给出一个本工程例子。如果只能展开英文全称、却说不出它解决什么问题，应回到前面的数据流和源码地图。

第八篇 · 独立教学模块

50 术语课堂：软件、证据与测量

先用中文理解，再回到缩写；术语只在能解释当前电路或行为时才有价值。

术语与直观解释

术语	本项目中的含义
Vivado / Vitis	硬件实现工具 / 处理器软件与平台开发工具。
BSP / FSBL	板级驱动支持包 / 一级引导程序。
ABI / IRQ	编译代码调用约定 / 中断请求与处理入口。
Cache / Barrier	缓存 / 约束内存访问可见顺序的屏障。
TCP / lwIP	可靠字节流协议 / 嵌入式轻量 TCP/IP 实现。
RLE / PACK25	运行长度编码 / 24 位颜色加 1 位掩码打包。
CRC / SHA-256	传输检错码 / 256 位内容散列；都不等于数字签名。
ACK / Boot ID	应用确认 / 用于区分运行实例的启动标识。
Epoch / Generation	代次，标识某次请求、恢复或观察周期。
SQLite / Transaction	嵌入式数据库 / 整体提交或回滚的更新单元。
Revision / Optimistic Lock	修订号 / 写入时检查是否仍为所读版本。
Precision / Recall	预测为正中有多少正确 / 真实正例中找回多少。
Golden Model / Regression	验算参考模型 / 修改后重复固定用例。
Calibration / Blind Test	用来选参数的数据 / 参数冻结后的独立测试。

自测方式

遮住右侧解释，尝试给出一个本工程例子。如果只能展开英文全称、却说不出它解决什么问题，应回到前面的数据流和源码地图。

第八篇 · 独立教学模块

51 四周学习与实验路线

每周用一个小实验把知识变成可见结果。所有写入性实验都在复制工程中进行，保留本版可回退文件。

学习计划

阶段	知识与实践	完成标准
第 1 周	二进制、图像坐标、灰度、卷积；手算灰度和暗谷，再运行离线模型。	解释 TH、TL、ROI，能找出严格 > 的边界反例。
第 2 周	触发器、非阻塞赋值、行缓存、流水线；看窗口及对齐仿真波形。	画出连续三像素在各阶段的位置，区分吞吐与延迟。
第 3 周	时钟、CDC、复位、AXI/DMA；阅读实际实现报告和帧尾。	解释为何不能总线逐位同步，定位一组 max delay。
第 4 周	TCP、校验、存档和事务；运行一次真实收图与双页面冲突测试。	从产品编号追到原图、框、参数、CRC 与人工修订。

推荐的消融实验

在同一组冻结图像上，比较只用高阈值、两级支持、四级支持。记录像素 TP/FP/FN、产品报警数和资源 / 延迟差。除待比较因素外保持输入缩放、阈值选择规则与 ROI 一致，避免多个变化混在一起。

实验记录模板

目的 → 输入与版本 → 唯一改动 → 预期 → 实际结果 → 反例 → 结论范围 → 回退路径。失败也应保留摘要，这能解释为何最后选择当前参数。

答辩前最低能力

能独立画架构，手算暗谷和一次弱补全，解释帧图同步，指出 26.37% 是像素召回而非产品检出率，演示一条证据从输入到复核的全过程。

第八篇 · 独立教学模块

52 答辩问题与合格回答

回答应先说明事实，再说明依据与限制，不需要把所有术语一次说完。

问题与回答要点

问题	建议回答
为什么用 FPGA？	像素运算规律固定，能用行缓存和流水线每拍处理一个像素；ARM 留给控制、传输和故障管理。没有测过的 CPU 加速倍数不编造。
是不是 YOLO？	不是。使用暗谷、双阈值、有限邻域支持和网格区域分组；红框是结果展示形式。
弱裂纹怎么改善？	在强种子附近接纳有至少三邻点支持的低阈值像素；四级增加召回，但无种子裂纹仍可能漏。
为什么不直接降低阈值？	会把更多材质纹理当成缺陷，需要固定正常标定集和独立测试，观察漏检与误报取舍。
为什么存图会慢？	全帧 RAW32 60 fps 超过千兆线路；检测本地运行，传输只取预览和最佳证据，再做无损编码。
怎么保证框属于图？	帧号与 region_seq 匹配，帧尾携带参数和框，CRC 保护像素和描述符，存档后还有 SHA 校验。
V1.32 改了什么？	移除覆盖 XPM max delay 的宽泛时钟例外，逐组验证实际约束，再重建与上板；没有改变识别算法。
距离工厂应用还差什么？	现场成像、分材质独立样本、长时压力与物理故障试验、剔除执行和安全隔离、权限审计。

不要夸大的四句话

不说“100% 准确”；不把参考一致说成现场准确；不把理论像素延迟说成整机延迟；不把电脑合成移动说成已经部署真实工厂流水线。

附录 · 数据与参考

53 数据来源与可复现边界

工程积累的照片来自不同材料和许可来源。数据量必须按独立实物、原始照片和派生场景分别记录。

来源

集合	项目记录与使用范围
MVTec AD Tile	347 张照片；带缺陷像素标注。项目默认材质标定与实板回归来自这一类。
Mendeley ceramics-defects-detection	1600 张原始屋面瓦照片，不把 7000 张增强图当成独立实物。DOI:10.17632/47x6jdbr5j.1。
Ceramic Cracks 作者集合	167 张照片、100 张掩码；项目记录当时未找到明确再分发许可，未作为公开打包素材。
合成表面与运动场景	用于可控缺陷、边界和速度实验；必须标为生成数据，不混入真实工厂精度统计。

许可与署名

MVTec 官方标注 CC BY-NC-SA 4.0，本手册内涉及该类样图的改编需保留来源、非商业与相同方式共享条件；商业使用应另行获得适用授权。Mendeley 数据页标注 CC BY 4.0。具体原始文件来源与校验记录在 data/DATA_SOURCES.md 和各 manifest。[R1、R2]

图像处理声明

HDMI 场景把原照片缩放并居中放到生成的传送带背景；运动由播放器产生。手册示例图属于这条测试链的输出，不是现场相机拍摄截图。原照片与变换后的场景不应当作两件独立产品计数。

复现所需四要素

固定输入文件哈希、缩放与色彩路径、实际应用配方、BIT/ELF 版本。只记“阈值 90”不足以保证另一台相机或另一种材质获得相同效果。

本次新增外部数据

MCS2 RGB：24 张大理石裂纹照片和标签，作者 Vrochidou 等，2023，CC BY 4.0。来源 https://github.com/MachineLearningVisionRG/mcs2-dataset 。本版初测 1/24 报警；之后检查过的样本转为开发数据。MVTec 回放缩放、背景合成和实采 RGB 均是衍生测试素材，继承其 CC BY-NC-SA 4.0 许可。

附录 · 数据与参考

54 参考资料与依据

以下是原始资料入口。网页内容可能更新；项目使用 Vivado/Vitis 2025.2，源码与实测结果优先于其他版本文档中的默认值。

[R1] MVTec AD 官方数据与许可

支撑数据类型、像素标注与许可；本工程样本统计取自本地 manifest。

https://www.mvtec.com/research-teaching/datasets/mvtec-ad

[R2] Mendeley ceramics-defects-detection, 版本 1

支撑屋面瓦原始数据、作者说明和许可。

https://data.mendeley.com/datasets/47x6jdbr5j/1

[R3] AMD UG903：约束异步信号

跨时钟路径、max delay 与相关约束方法。

https://docs.amd.com/r/en-US/ug903-vivado-using-constraints/Constraining-Asynchronous-Signals

[R4] AMD：时钟例外优先于 set_max_delay

支撑宽泛 clock group 覆盖 max delay 的优先级；本项目器件仍为 Zynq-7000。

https://docs.amd.com/r/en-US/2026.1/ug1387-acap-hardware-ip-platform-dev-methodology/Clock-Exceptions-Precedence-Over-set_max_delay

附录 · 数据与参考

55 参考资料与依据（续）

以下是原始资料入口。网页内容可能更新；项目使用 Vivado/Vitis 2025.2，源码与实测结果优先于其他版本文档中的默认值。

[R5] AMD UG906：异步复位同步器

复位同步结构、CDC 规则；实际实现以本机 2025.2 工具与报告为准。

https://docs.amd.com/r/en-US/ug906-vivado-design-analysis/Asynchronous-Reset-Synchronizer

[R6] AMD PG021：AXI DMA

DMA 状态寄存器和错误含义；配合安装目录 axidma_v9_20 驱动源码。

https://docs.amd.com/r/en-US/pg021_axi_dma/S2MM_DMASR-S2MM-DMA-Status-Register-Offset-34h

[R7] SQLite：事务语义

BEGIN IMMEDIATE、提交和并发语义；项目实测另见复核修订测试。

https://www.sqlite.org/lang_transaction.html

> **本地第一手依据**
>
> 当前工程 DELIVERY_MANIFEST.json；reports/v132 下源码、硬件、固件、真实 HDMI、传输和连续留存审计；rtl、ip_repo 与 .sdk/ethernet_sources。早期设计 Word 提供需求背景，不作为当前实现已完成的证明。