多算子低延迟工业视觉检测系统

基于 FPGA 的瓷砖表面缺陷筛查系统

摘要

本作品面向固定花色瓷砖的低节拍缺陷筛查，基于 PYNQ Z2 构建了一套硬件检测与流水线处置原型。原图缩放、定点归一化、MobileNetV2 特征、投影、良品参照距离与异常区域输出全部在 PL 整数通路完成；PS 负责通信校验与任务控制，电脑负责输送模拟、截图、网络传输、显示与记录。瓷砖进入检测区即截帧，经网口送检并继续前进：未报警的工件自动通过，报警工件在复核区停稳等待人工确认。冻结的 V202 核心在 117 张开发图上的分数与掩膜逐值复现，内核均时 124.72 毫秒，传图检测均时 501.79 毫秒。匀速联调验证了正常件不停机通过与异常件停驻复核的完整流程，截图至应用结果约 2.48 至 2.56 秒。下一阶段接入实体上料与剔除机构，完成独立批次精度、功耗与长稳测试。

第一部分　作品概述

1.1 功能与特性

选择已部署参照并完成工位核验后，启动真实照片队列。瓷砖匀速进入检测区，电脑截取当前瓷砖的原生像素帧，经网口交给 FPGA。未报警且身份和核验有效的工件自动通过；疑似缺陷的工件走到右侧复核区后停稳，由人工确认缺陷、待定或误报。复核方式在本次会话中只需确认一次。自动通过与人工复核分别记录，处置结果随工件编号归档。

1.2 应用领域

目标是固定花色和成像条件下的低节拍筛查及可追溯复检。系统替代工人在线目检：检测员不必留在噪声与粉尘环境的一线盯看，只需在办公室处

理报警。系统先把疑似异常筛出来，把人工注意力集中在少量报警工件上，并在原图上标出缺陷位置，复检与统计都有依据。原型用电脑模拟输送配合真实板端检测跑通全流程，接入现场产线时只需替换上料与触发环节。

1.3 主要技术特点

本作品将 47 步任务图映射到复用的 PL 计算通路，内部输入 224×224、输出 28×28 异常网格并映射至原图。卷积权重和激活采用 INT8，累加采用 INT32，投影和距离使用所需的更宽整数位宽。标准卷积、深度卷积与逐点卷积共用受控执行资源，行缓存和局部累加减少重复 DDR 访问。定点化与数据布局均按冻结参考核对；电脑只渲染 PL 掩膜。

1.4 主要性能指标

下表为冻结 V202 计算核心的实测指标。新增流水线为截图点至复核区预留 4 秒行进时间，用于覆盖完整的检测与传输延迟。

指标	本轮实测或固定配置
PL 时钟	100 MHz PS FCLK_CLK0
内部输入	224×224
异常网格	28×28
任务图	47 步
内核均时	124.7 ms 117 张
传输检测均时	501.8 ms 117 张

1.5 主要创新点

（1）完整 PL 整数视觉链路。将特征提取与良品参照判定共同落到受限器件上，运行时无需外置 GPU 执行视觉推理。

（2）资源与参数复用。以任务图组织卷积、投影与距离计算；已部署参照可切换且不重下载 BIT，换花色只需重新采集参照。

（3）检测与处置关联。工件、截图、参照、启动身份和结果一一绑定；未报警按既定策略自动通过，报警在复核区等待人工。过期、冲突或缺失的结果一律转人工，不自动放行，处置过程全程留痕。

已有基础	本作品完成	验证依据
公开预训练特征与异常检测思想	整数算术、任务图、投影及参照距离的 PL 实现	47 步整图运行及 117 图数值核对
AMD 及第三方接口 IP	计算核集成、DDR 布局、控制及结果接口	实现时序和匹配 BIT XSA ELF
已冻结模型与参照参数	已部署参照切换、资格与结果绑定、复核留档	100 次闭环回放与 38 次拦截

1.6 设计流程

设计首先完成资源预算、整数算术和 DDR 布局，验证 HLS 执行单元、接口与时钟复位，再对齐板端与参考输出。单张检测稳定后接入匀速输送和异常复核，分别记录内核、传图检测、截图至应用结果及人工等待时间，给出完整的分段耗时。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由电脑、网口传输控制、PS、DDR 和 PL 检测器组成。电脑在瓷砖进入固定截图位置时冻结原生分辨率 canvas 帧并逐像素核对，解码后打包 RGB；PS 校验并设置地址和尺寸，PL 完成全部视觉检测，再经网口返回判定与掩膜。电脑按同一工件显示红色区域并管理通过或复核。同类检测也可由纯软件完成，本作品验证的是完整 PL 映射方案，把推理负载从主机侧移到板端。

检测数据通过以太网双向传输，显示器由电脑 HDMI 直接连接。正常自动通过与异常停驻由电脑状态机管理，红色区域由电脑渲染，板端专注推理。




图 1 网口检测数据通路与双屏显示分工

2.2 硬件系统介绍

2.2.1 硬件整体介绍

平台为 PYNQ Z2（xc7z020clg400-1），PL 检测器与 AXI 控制使用 100MHz 的 PS FCLK_CLK0。V208 沿用 V202 的 BIT、XSA、ELF 和冻结参照哈希，检测链路不依赖 HDMI 输入像素时钟，也无需重新训练模型。

硬件先把原图转换至内部 224×224，再执行定点归一化及特征计算。RGB 首层卷积、深度卷积、1×1 逐点卷积、残差和融合由任务图顺序组织，完成 47 步后输出有效结果。相比逐层完全展开，复用执行单元以控制资源占用，代价是多阶段执行带来的 DDR 访问等待，这正是本设计在延迟与容量之间的取舍点。

2.2.2 机械设计介绍

机械部分按产线工位抽象：界面中的移动、复核区停驻、放行与隔离由电脑按节拍驱动，节拍、停驻位置与处置时序均可配置。接入现场时，只需把相机触发、位置反馈、执行器确认和独立故障停机通路接到同一组信号上。

2.2.3 电路及计算模块介绍

硬件计算核由 C++经 Vitis HLS 生成 RTL，与 AXI、复位和约束一起完成综合布局布线，并实际下载到 PL 运行。作品的自主贡献包括定点算术与数据布局、任务图和执行单元组织、投影与参照距离硬件、结果接口及验证流程。

模型、RGB 原图、工作区和结果按独立 DDR 区域分配。行缓存保留卷积窗口数据，局部累加在输出写回前复用中间值，内部 128 位打包组织数据搬运。片上存储和 DSP 余量有限，计算阶段与参数均采用复用方式，资源与延迟的平衡正落在这一层。

选用 MobileNetV2 预训练特征，是因为深度卷积和逐点卷积便于按器件预算复用；良品参照方法可把冻结特征与已有正常样本联系起来[1][2]。在此基础上，本作品把定点投影和参照距离做成硬件实现：INT8 权重及激活、INT32 卷积累加、更宽位宽的后处理分级设计，最终把 28×28 异常网格映射回原图，输出缺陷区域。

接口或区域	地址	用途
硬件身份	0x41200000	版本核对
推理控制	0x43c10000	地址 尺寸及启动
原图 DDR	0x06000000	RGB 原图字节
结果 DDR	0x07000000	分数 掩膜与序号
模型 DDR	0x08000000	751760 字节固定模型
工作 DDR	0x10000000	2408448 字节特征工作区

2.3 软件系统介绍

2.3.1 软件整体介绍

电脑执行动画、截图、解码、像素打包、通信、结果叠加、自动通过策略、人工复核和审计；PS 执行网络、CRC 和任务控制；缩放、归一化、特征、距离、

阈值判定与粗异常掩膜在 PL。PL 通路的价值在于把推理负载从主机侧移到板端，整机延迟可以按截图点分段计量。

2.3.2 软件模块及关键变量

板端 TCP 端口 9136 使用 64 字节小端请求和响应头，原图按 32 位字打包 RGB。请求含操作、序号、尺寸、长度与 CRC；响应核对 PL 身份、模型 CRC、启动编号及结果 CRC。应用按截图 SHA256、工件编号和帧号接受 47 步完整结果，不依赖跨设备对时。8793 为检测核验服务，8794 为流水线界面及状态服务；板卡仅由一个后端控制。

工位核验使用 3 张不同良品和 1 张已知缺陷，四张结果全部一致后封存参照。只有未报警、核验有效且处置前身份一致的结果才自动通过，review 字段保持为空；报警工件一律转人工复核；一旦出现人工与 PL 判定冲突、参照变更或证据损坏，本批资格立即撤销并重新核验。

板端连接建立带有限重试，发送后的检测不盲目重放。录制期间出现本机 HTTP 通信超时，检测服务仍完整保留结果；恢复后增加只读状态查询短重试与本机连接队列，上传、检测、复核和处置全程不自动重发。本轮新增 3 项保护测试与 64 次只读请求全部通过。




图 2 匀速检测 自动通过与异常停驻复核流程

2.3.3 工程包复现与结果核对

使用随附 V208 完整工程包，先按 manifest.json 核对 SHA256，再解压到独立目录。包中含 V202 冻结计算核心及新增流水线应用；源码导航、测试与复现入口见仓库 docs/reproduction.md。

准备 Windows、PYNQ Z2、可靠供电、USB JTAG 数据线和网线，安装 Vivado/Vitis2025.2、板卡驱动、Python 及 NumPy/Pillow。电脑与板端 192.168.33.10 处于同网段。电脑 HDMI 直接连接外屏并选择扩展显示；不要求摄像头或机械装置。

先运行工程包 start_station.ps1 -VerifyOnly 做离线文件及部署配对检查，再运行“启动流水线.cmd”。首次部署为易失 JTAG 下载，不写 Flash；工作站复用有效会话时不重复下载。完整包自动定位本次配置，避免手写某台电脑的绝对路径。

首次运行先在 8793 页面选择纹理砖参照，填写本次回放条件；完成 3 良品加 1 缺陷的核验并封存。之后在 8794 选择队列和检测区时间，未报警工件自动通过；报警工件在右侧停稳，首次确认复核方式，逐件填写结论。结果迟到时该工件保持停驻。

离线运行 18 项流程、策略与通信保护测试，覆盖异常放行拦截、身份校验与状态读取重试。实板回放脚本会在界面标注“自动操作”，与人工复核分别留档。导出记录逐条核对截图 SHA256、模型、启动身份、帧号和处置类型，自动通过与人工复核分开统计；117 张图的均时以原批次证据为准统一复算。

第三部分　完成情况及性能参数

3.1 整体介绍

演示系统由电脑、PYNQ Z2、网线、USB 线缆与外接显示器组成。下图为设备实拍：外屏显示流水线画面，电脑承担复核操作，网口传输图像与结果。源照片中的裂纹为真实缺陷，输送动画与板端检测同步运行。

整机与双屏实拍	工作站与板卡连接实拍
	

3.2 工程成果

3.2.1 机械成果

已完成真实板端视觉检测、匀速入线与自动放行、异常停驻复核、人工记录和全程追溯。放行与隔离通过统一的执行器接口下发，行程与到位确认由同一控制流程驱动，接上产线机构即可形成机械闭环。

3.2.2 电路成果

实现结果为 LUT 42482、寄存器 60203、BRAM 127.5 个 36Kb 等效块、DSP 218/220；100MHz 布局布线建立余量+0.013ns、保持余量+0.024ns，DRC 错误 0。资源结果表明完整链路已装入器件，DSP 与 BRAM 接近满配，后续扩展以时序优化和存储复用为主。资源明细如下表。

资源	已用	器件容量
LUT	42482	53200
寄存器	60203	106400
BRAM 36Kb 等效块	127.5	140
DSP	218	220




图 3 PYNQ Z2 板卡与实际接口连接近照

3.2.3 软件成果

下列画面是新增匀速流水线的真实 FPGA 联调页面：正常照片在移动中收到未报警结果并通过；裂纹照片带着 PL 粗异常区域进入右侧复核区停稳。红色叠加由电脑按板端返回的掩膜绘制。

截图带有“自动回放”标识，用于把脚本驱动的联调与人工复核区分留档。图像来自 MVTec AD 公开开发集，判定与掩膜均由实际板端产生。




图 4 正常开发照片经实际 FPGA 检测后匀速自动通过




图 5 裂纹开发照片经实际 FPGA 标记后在右侧复核区停止




图 6 现场工作站页面与复核记录

图 6 为现场工作站页面：界面同时显示复核代号、当前异常工件和此前的自动通过记录，每次处置都可逐条追溯。图 4 和图 5 为软件联调回放画面，用于记录检测与流转的完整过程。

3.3 特性成果

验证分四类：冻结核心 117 图数值复现、开发图报警统计、停驻闭环测试和新增匀速流程测试。标签仅在板端返回结果后用于评价，不进入 PL 检测请求。

117 张公开开发图中，33 张正常图零误报、84 张缺陷图全部检出；所有分数与原图掩膜均与存档逐值一致，验证了冻结部署的数值一致性。下一阶段按花色扩充独立验证集，分别统计误报率与漏检率。

两套已部署参照无需重下载 BIT 即可切换：纹理砖为主验证场景，陶瓦用于跨材质迁移实验。3 良品加 1 缺陷的核验只刷新参照，不重新训练模型。跨材质误报、候选阈值漏检和 POR 调试过程一并保存在随附记录中，实验轨迹可完整复现。

复核项目	数量	本轮结果
开发图像级判定	117 张	33 正常零误报 84 缺陷检出
分数及原图掩膜	117 张	与存档逐值一致
完整闭环周期	100 次	50 次放行 50 次隔离 脚本复核
非合规操作	38 次	38 次拒绝
117 图内核均时	成功请求	124.72 ms
117 图传图检测均时	无额外图间等待	0.502 s
完整周期均时	含 0.25 秒脚本复核	1.220 s
匀速流程实板回放	2 正常加 2 裂纹	正常不停 异常停驻 一次勾选保留
截图至应用结果	4 次联调	约 2.48 至 2.56 秒
默认区域行进时间	配置	4 秒 行进余量
离线保护测试	18 项	流程 15 项 通信重试保护 3 项

V202 的 117 图内核均时 124.72ms、传图检测 501.79ms；原 100 个停驻周期均时 1.220s（含 0.25s 脚本复核等待）。匀速联调从 canvas 截帧到应用收到结果

约 2.48 至 2.56s，覆盖截帧、传输、推理与显示全链路；默认 4 秒为截图点至复核区的行进余量，足以覆盖最慢一例。

新增实板帧号 12 至 15 连续：两张正常图在移动中收到未报警结果，自动通过计数加 2；第一张裂纹到右侧后由自动回放完成复核，下一张裂纹沿用同一复核方式并保持停驻。18 项离线测试全部通过，覆盖报警拦截、身份校验与状态读取重试。历史 V199 约 7.8%传输优化与 V202 约 310 秒连续运行的记录一并单列留档。

第四部分　总结

4.1　可扩展之处

后续围绕三条线推进：一是按花色扩充独立实物验证，覆盖固定成像条件下的连续运行；二是按工位节拍接入电机、剔除机构与到位反馈，形成机械闭环；三是研究板端 HDMI 直接取帧与像素级叠加，压缩从成像到显示的一段时延。同时补测功耗、成本与人工工时收益，量化节拍提升效果。

4.2　心得体会

开发过程先完成单张照片的全 PL 检测，再在冻结核心上接入匀速流程。硬件资源决定了计算复用的方式，工件与结果的绑定决定了界面记录的可信度。自动通过与人工复核分开记录，让每一次处置都有据可查，这是整个系统设计中最需要坚持的一条原则。

实验也划出了三条边界：原冻结参照迁移至陶瓦时 20 张良品全部误报，说明跨材质必须重新建立参照；抬高阈值的候选方案漏检 12 张缺陷中的 11 张，因此否决；HFENet 硬件候选单张约 94.6 秒，无法满足节拍，未纳入交付。125MHz 提频候选在时序收敛上不稳定，最终保留 100MHz 方案。

成果是一套可复现的硬件缺陷筛查与流水线复核原型：完整 PL 视觉通路、参照核验、自动放行与异常停驻全部跑通并留档，工程包按文档即可在同一花色与成像条件下复现检测结果。

4.3 同口径优化前后对照

同一 32 张 840 像素原图在模型与 PL 比特流不变的前提下做过一轮传输优化，只调整 ARM 端 CRC 时序与电脑连接建立等待。下表取自归档 summary.json 的 transport.control 与 transport.candidate，两组数据的口径完全一致。

指标与单位	优化前 / 优化后
同 32 图传图检测均时 ms	540.8367 / 498.6530
同 32 图 PL 内核均时 ms	124.7269 / 124.7147
传图检测均时下降	约 7.80%
LUT / 寄存器	42482 / 60203，前后相同
BRAM 36Kb / DSP	127.5 / 218，前后相同

资源数前后一致，依据是相同 BIT 与实现报告：本轮优化集中在 ARM 端与电脑端的等待环节，PL 实现未改动。后续冻结部署沿用 100MHz。原始来源与性能表位于提交包 report/performance_comparison.csv 和恢复工程 project/reports/v199/summary.json。

4.4 大模型协作与自我纠错

本作品的硬件通路、上位机流程和文档都是在大模型辅助下逐步完成的，协作环节包括需求澄清、代码修改、证据核对、实测反馈和文档纠错。我提出的要求是“只有被标记为有缺陷的照片才有必要人工复核”，并且复核方式在首次确认后保留；对应实现把有效的未报警结果自动放行，异常件在复核区停下。实测后我的反馈是“符合，正常不停，异常在右侧停下”。自动回放与人工复核在记录中分别留档。

提交前的自查中，我发现三类问题：旧海报里的停稳流程被沿用到新版本、只凭 RAR 文件校验通过就判断包可上传、提交范围没有覆盖全部代码。按自主选题赛道 3.3.5 的要求重新审查后，我统一了三合一入口与英文路径，补齐复用

验证与协作记录，并补入原硬件构建脚本所需的本地 IP 和约束依赖，最终形成当前提交包。

我把可核对的对话节选、模型回答和每处纠错对应的产物改动整理在 report/llm_collaboration.md，旧算法阶段的归档摘要保留在 llm_v167_history.md。

4.5 技能包的提炼与复用验证

提交包顶层 skill/ 提供 verify_files.py 、 compare_arrays.py 与 verify_bundle.py，分别用于文件清单校验、数组黄金参考严格比对、部署清单及 XSA 内嵌 BIT 配对。README 逐项说明适用范围、命令、失败来源、已验证效果和失效条件。经验来自旧文件混配、输入像素域不一致、旧结果误关联及超时后盲重发等观察。

本轮在新的独立临时目录中，用整数 FIR 数据、通信帧文件和合成部署夹具做复用检查，并核对当前真实 XSA/BIT 配对；11 项检查全部通过，输入类型、期望与实际退出码保存在 skill/verification.json。检查覆盖正常输入、单元素错误、shape/dtype 不符、文件损坏、路径越界及 BIT 不匹配。

指南中的 PYNQ Skill 指面向 PYNQ 框架且可迁移复用的技能，不是 Python 语言的一项标准功能。PYNQ-Z2 是本作品使用的板卡型号；当前 PS 侧运行 C 固件，Python 位于电脑端。本作品提交的是通用 Python 校验技能包。

本次包内路径使用英文 ASCII 普通小写名称，并按指南约定保留 README.md。build/file_map.json 只在正文记录原路径，restore_engineering.py 将逐文件 SHA256 核对后的内容恢复到指定的包外空目录，以保持旧脚本、厂商文件命名和冻结部署清单一致。已验证 723 文件恢复、660 项原工程完整性及冻结部署配对。

第五部分　参考文献

[1] Sandler M, Howard A, Zhu M, et al. MobileNetV2 Inverted Residuals and Linear Bottlenecks[C]. CVPR, 2018. https://arxiv.org/abs/1801.04381.

[2] Roth K, Pemula L, Zepeda J, et al. Towards Total Recall in Industrial Anomaly Detection[C]. CVPR, 2022. https://arxiv.org/abs/2106.08265.

[3] MVTec Software GmbH. MVTec AD Industrial Anomaly Detection Dataset[EB/OL]. 2026-10-27.

https://www.mvtec.com/research-teaching/datasets/mvtec-ad. 数据许可 CC BY-NC-SA 4.0。

[4] AMD. Vitis High-Level Synthesis User Guide UG1399 2025.2[EB/OL]. 2026-10-27. https://docs.amd.com/r/en-US/ug1399-vitis-hls.

[5] RobotvisionLab. HFENet source and published checkpoint[CP/OL]. Commit 6edf57293da051a5d9d2164482f88b68ef45c11f. https://github.com/RobotvisionLab/HFENet.