

UNIVERSIDAD DE GUADALAJARA

Centro Universitario de Ciencias Exactas e Ingenierías



Arquitectura de Computadoras

ACTIVIDAD 02

Por:

ESTEFANIA NAVARRO MENDOZA

Docente:

JORGE ERNESTO LOPEZ ARCE DELGADO

1. Introducción:

La Unidad Aritmético Lógica (ALU) representa uno de los núcleos fundamentales en la arquitectura de cualquier procesador, pues es la encargada de ejecutar las operaciones lógicas y matemáticas esenciales para el procesamiento de datos. Esta práctica se enfoca específicamente en el diseño y validación de los módulos de operaciones lógicas básicas utilizando Verilog, un lenguaje de descripción de hardware que nos permite modelar circuitos digitales de manera precisa. A continuación, se presenta la base teórica que sustenta este trabajo, relacionando los conceptos de diseño digital con la implementación práctica en herramientas de simulación profesional.




Imagen 1. investigación ¿Qué es una FPGA?.

02

Navarro Mendoza Estefanía



01-Febrero-2026

Investigar las tablas de verdad de las compuertas lógicas a implementar, así como el arreglo de transistores y su simbología.

A) Compuerta AND

En Verilog



A	B	C
0	0	0
0	1	0
1	0	0
1	1	1



&

B) Compuerta NAND



A	B	C
0	0	1
0	1	1
1	0	1
1	1	0



~ &

C) Compuerta OR



A	B	C
0	0	0
0	1	1
1	0	1
1	1	1



|

D) Compuerta NOR

A	B	C
0	0	1
0	1	0
1	0	0
1	1	0



~ |



Imagen 2. Investigación sobre compuertas lógicas parte 1.

03 Navarro Mendoza Estefania

01 - Febrero - 2026

E) compuerta NOT

A	C
0	1
1	0




$$A = \bar{A}$$

Verilog:


~

F) Compuerta XOR

A	B	C
0	0	0
0	1	1
1	0	1
1	1	0



$$A \oplus B$$





Verilog:

^

G) Compuerta XNOR

A	B	C
0	0	1
0	1	0
1	0	0
1	1	1

$$A \odot B$$



Verilog

~ ^

Imagen 3. Investigación sobre compuertas lógicas parte 2.

2. Objetivos

El objetivo principal de esta actividad es validar que el entorno de desarrollo y simulación de hardware esté correctamente instalado y configurado en el sistema para trabajar sin inconvenientes durante el resto del semestre. Además, se busca adquirir una comprensión profunda de la sintaxis del lenguaje de descripción de hardware elegido al implementar un módulo único que integre las siete compuertas lógicas fundamentales: AND, NAND, OR, NOR, NOT, XOR y XNOR, trabajando con operaciones a nivel de un bit. A través de este ejercicio, se pretende fortalecer la capacidad de traducir diagramas lógicos y tablas de verdad a código funcional, corroborando mediante el uso del simulador que los resultados obtenidos coinciden plenamente con el comportamiento teórico esperado para cada componente.

3. Desarrollo

Para iniciar con el desarrollo de la práctica, creé un nuevo proyecto en ModelSim y vinculé un editor externo para redactar el código con mayor claridad. Definí un módulo principal denominado `m_CLogicas` que cuenta con dos entradas de un bit y siete salidas independientes, siguiendo fielmente el diagrama proporcionado en los lineamientos. Dentro del código, utilicé la sentencia `assign` para declarar la lógica de cada compuerta, empleando los operadores correspondientes del lenguaje para realizar las funciones AND, OR, XOR y sus respectivas negaciones. Una vez terminado el archivo, procedí a compilarlo dentro del entorno de ModelSim, verificando en la consola que no existieran errores de sintaxis. Finalmente, cargué el diseño en el simulador para realizar las pruebas de funcionamiento, donde apliqué valores específicos a las entradas mediante comandos de fuerza y ejecuté la simulación en intervalos de 100 ns para observar el comportamiento de las señales en la ventana Wave.




Imagen 4. Corroboración de la correcta instalación de notepad++ a ModelSim.





Imagen 5. Resultados de la simulación temporal donde se comprueba el comportamiento de las señales de salida frente a las entradas.

4. Implementación del código



```
1 //Cada nombre del modulo vienen del diagrama proporcionado en el pdf
2 module m_CLogicas (
3     input i_bit1,
4     input i_bit2,
5     output o_and,
6     output o_nand,
7     output o_or,
8     output o_nor,
9     output o_not,
10    output o_xor,
11    output o_xnor
12 );
13
14    assign o_and = i_bit1 & i_bit2;
15    assign o_nand = ~(i_bit1 & i_bit2);
16    assign o_or = i_bit1 | i_bit2;
17    assign o_nor = ~(i_bit1 | i_bit2);
18    assign o_not = ~i_bit1;
19    assign o_xor = i_bit1 ^ i_bit2;
20    assign o_xnor = ~(i_bit1 ^ i_bit2);
21
22 endmodule
23
```

Imagen 6. Implementación final en Verilog que integra la lógica de las siete compuertas en un único módulo funcional.

5. Conclusiones

Al concluir esta actividad, pude confirmar que el software de compilación y simulación está operando de manera óptima en mi equipo, lo cual cumple con uno de los propósitos centrales de la práctica. La implementación de las siete compuertas en un solo módulo me permitió entender mejor cómo se estructuran los proyectos en Verilog y cómo se gestionan múltiples salidas de manera simultánea. Al contrastar las gráficas obtenidas en el simulador con las tablas de verdad investigadas previamente, se validó que la lógica del código es correcta, garantizando que el diseño responde adecuadamente a cada combinación de entrada.

6. Referencias

- Universidad de Guadalajara. (2026). *Actividad 02: Unidad Lógica - Implementación de Compuertas Lógicas* [Guía de práctica]. Seminario de Solución de Problemas de Arquitectura de Computadoras, Centro Universitario de Ciencias Exactas e Ingenierías.
- Mano, M. M., & Ciletti, M. D. (2013). *Diseño digital* (5.^a ed.). Pearson Educación. (Este libro es el estándar para entender la sintaxis de Verilog y los operadores lógicos) .
- Floyd, T. L. (2006). *Fundamentos de sistemas digitales* (9.^a ed.). Pearson Educación. (Fuente principal para el análisis de los arreglos de transistores y las tablas de verdad de las compuertas) .