

# Résumés de présentations

## Parallélisation automatique de boucles sur processeurs vectoriels

Avec la fin imminente de la loi de Moore, il apparaît évident que les architectures courantes de processeurs sont appelées à changer. En fait, certains changements se sont déjà produit sans que la communauté en général ne s'en soit aperçu. Un exemple de ces changements est l'apparition de processeurs vectoriels promettant l'exécution simultanée de plusieurs instructions pour des gains de performances majeurs. Cette présentation abordera et fournira un début de réponse à la question: Comment puis-je accéder à ces gains de performance en faisant le moins d'effort possible? Pour ce faire, on s'attardera à l'architecture d'un compilateur moderne capable d'exploiter ce qui est en fait du parallélisme au niveau des instructions.

## Références Autovectorization

- [1] Samuel P. Midkiff, *Automatic Parallelization - An Overview of Fundamental Compiler Techniques*, Morgan & Claypool Publishers, 2012
- [2] Randy Allen & Ken Kennedy, *Optimizing Compilers for Modern Architectures: A Dependence-based Approach*, Morgan Kaufmann, 2001
- [3] Nadav Rotem & Arnold Schwaighofer, *Vectorization in LLVM*, LLVM Developers Meeting, 2013
- [4] Jim Radigan, *Inside Auto-Vectorization, 1 of n*, Channel 9, 2012
- [5] Ayal Zaks & Dorit Nuzman, *Autovectorization in GCC-two years later*, Channel 9, 2012
- [6] Ralf Karrenberg & Sebastian Hack, *Whole Function Vectorization*, Proceedings of the Ninth International Symposium on Code Generation and Optimization, 2011
- [7] Saeed Maleki et al., *An Evaluation of Vectorizing Compilers*, Proceedings of the 2011 International Conference on Parallel Architectures and Compilation Techniques, 2011

## Espace d'adressage global partitionné

Selon les estimations présentes de compagnies comme Cray et Intel, d'ici 2020, les superordinateurs devraient offrir des puissances de calcul de l'ordre de l'exaflop ( $10^{18}$  opérations en virgule flottante à la seconde!) en utilisant environ 1 milliard (!) de *threads* pour y arriver. Malheureusement, les approches traditionnelles comme MPI ne satisfont plus la demande à ce niveau. Face à un tel défi, il nous faut de nouveaux outils. Dans cette présentation, je vous invite à découvrir un nouveau modèle de programmation conçu spécifiquement pour l'*exascale computing*: l'espace d'adressage global partitionné.

## Références PGAS

- [1] Hartmut Kaiser & Vinay Amatya, *HPX: A C++ Standards Compliant Runtime System For Asynchronous Parallel And Distributed Computing*. C++Now, 2013.
- [2] Vijay Saraswat et al., *The Asynchronous Partitioned Global Address Space Model*. The First Workshop on Advances in Message Passing, 2011.
- [3] Georgel Calin et al., *A Theory of Partitioned Global Address Spaces*. <http://arxiv.org/abs/1307.6590>, 2013.
- [4] Bradford L. Chamberlain, *A Brief Overview of Chapel*. 2013.
- [5] hartmut Kaiser et al., *ParallelX: An Advanced Parallel Execution Model for Scaling-Impaired Applications*. International Conference on Parallel Processing Workshops, 2009.

## Techniques de programmation sans verrous

Les verrous (mutex, sémaphores, etc...) sont les moyens les plus souvent utilisés pour raisonner sur un programme parallèle. Ils ne sont par contre pas toujours les moyens les plus efficaces pour implémenter des algorithmes et des structures de données parallèles. Dans cette présentation, je ferais un bref survol de techniques permettant de se libérer des verrous dans un contexte multiprogrammé ainsi que des dangers qui guettent ceux qui voudrait se risquer à les utiliser.

## Références LockFree

- [1] Herb Sutter, *atomic<> Weapons*. C++ and Beyond, 2012.
- [2] Jeff Preshing, *An Introduction to Lock-Free Programming*. Preshing on Programming, 2012.
- [3] Tony van Eerd, *The Basics of Lock-Free Programming*. Boostcon, 2013.
- [4] Bruce Dawson *Lockless Programming Considerations for Xbox 360 and Microsoft Windows*. Microsoft, 2013.

## Mémoire transactionnelle logicielle

Dans le monde de la programmation parallèle, les verrous sont souvent un mal nécessaire. En effet, comment peut-on s'assurer de l'atomicité de certaines opérations sans eux? Jusqu'à tout récemment, aucune réponse satisfaisante n'avait été formulée. Ceci risque par contre de changer dans les prochaines années avec tout l'effort mis dans la mémoire transactionnelle logicielle. Cette présentation expliquera le pourquoi et le comment de cette technique de programmation parallèle. De plus, on y discutera aussi de l'aspect plus pratique de la chose en abordant des thèmes comme l'intégration de la mémoire transactionnelle dans des langages de programmation et les toutes dernières générations de processeurs.

## Références STM

- [1] Simon Peyton-Jones & Tim Harris, *Programming in the Age of Concurrency: Software Transactional Memory*. Channel 9, 2006.
- [2] Dave Boutcher, *Software Transactional Memory in GCC 4.7*. Linux.conf.au, 2013.
- [3] Michael Neuling, *What's the deal with Hardware Transactional Memory!?!*. Linux.conf.au, 2014.
- [4] Victor Luchangco et al., *Standard Wording for Transactional Memory Support in C++*. C++ Standards Committee Papers, 2014.
- [5] Simon Peyton Jones, *Beautiful Concurrency*. Beautiful Code, O'Reilly, 2007.

## Détection dynamique de conditions de course

Il va sans dire, corriger un programme parallèle est une des tâches les plus ardues auxquelles un programmeur peut être confronté. Dans l'espoir d'aider les programmeurs à régler des problèmes de multiprogrammation, plusieurs outils de détection de conditions de course ont été développés. Cette présentation se voudra une introduction à la théorie et aux algorithmes traînant derrière de tels outils.

## Références TSan

- [1] Stefan Savage et al., *Eraser: A Dynamic Data Race Detector for Multithreaded Programs*. ACM Trans. Comput. Syst., Nov. 1997
- [2] John Erickson et al., *Effective Data-race Detection for the Kernel*. Proceedings of the 9th USENIX Conference on Operating Systems Design and Implementation, 2010
- [3] Konstantin Serebryany & Timur Iskhodzhanov, *ThreadSanitizer: Data Race Detection in Practice*. Proceedings of the Workshop on Binary Instrumentation and Applications, 2009
- [4] Utpal Banerjee et al., *A Theory of Data Race Detection*. Proceedings of the 2006 Workshop on Parallel and Distributed Systems: Testing and Debugging, 2006

## Comportement et exploitation de la cache en multiprogrammation

Un bon algorithme devrait être conscient du fait qu'il sera exécuté sur une machine possédant une hiérarchie mémoire comportant souvent plusieurs paliers. Il ne devrait cependant pas être trop attaché à la hiérarchie mémoire d'un processeur donné pour ne pas perdre de sa portabilité. Cela est d'autant plus vrai lorsque l'algorithme est développé pour être exécuter sur une machine multi-cœurs. Dans cette présentation, j'introduirai brièvement le fonctionnement des caches modernes pour ensuite discuter d'algorithmes et de structures de données exploitant ces dernières.

## Références Cache

- [1] Erik Demaine, *Cache-Oblivious Algorithms and Data Structures*. Notes for MIT Computer Science 6.897: Advanced Data Structures, 2002.
- [2] Harald Prokop, *Cache-Oblivious Algorithms*. Master's thesis, 1999.
- [3] Fabian Giesen *Cache Coherency Primer*. <http://fgiesen.wordpress.com/>, 2014.

## Compilation polyédrale

Dans notre réalité de plus en plus axée sur la programmation parallèle, la parallélisation automatique est souvent considéré comme étant le but ultime à atteindre. Malheureusement, les avancées dans ce domaine de la compilation sont relativement faibles. Force est de constater que les anciennes méthodes utilisées pour découvrir et exploiter le parallélisme des applications sont insuffisantes. Dans cette présentation, j'offrirai un tour d'horizon du modèle de compilation polyédral, un modèle récemment mis de l'avant avec Graphite (GCC) et Polly (LLVM) qui pourrait faire déboucher ce champ de recherche.

## Références Poly

- [1] Tobias Grosser, *Enabling Polyhedral Optimizations in LLVM*. Master's thesis, 2011.
- [2] Ragesh A., *A Framework for Automatic OpenMP Code Generation*. Master's thesis, 2011.
- [3] Tomofumi Yuki, *Beyond Shared Memory Loop Parallelism in the Polyhedral Model*. PhD's thesis, 2013.
- [4] Uday Bondhugula, *Effective Automatic Parallelization and Locality Optimization using the Polyhedral Model*. PhD's thesis, 2010.