Comportement et exploitation de la cache en multiprogrammation

Félix-Antoine Ouellet

Université de Sherbrooke

20 novembre 2014

- Motivation
- 2 Fonctionnement de la cache
- 3 Modèle insensible à la cache
- 4 Conclusion

Plan

- Motivation
- 2 Fonctionnement de la cache
- 3 Modèle insensible à la cache
- 4 Conclusion

Un simple problème Étape 1

Générer aléatoirement N entiers et les insérer dans une séquence de sorte qu'ils soient triés en ordre croissant.

Par exemple, 5 1 4 2 donne:

- 5
- 15
- 145
- 1245

Un simple problème Étape 2

Enlever les éléments de la séquence 1 à 1, et ce, de manière aléatoire.


Par exemple, 1 2 0 0 donne:

- 1245
- 1 4 5
- 1 4
- 4


Un simple problème Résultats

Vector vs. List sequence test 5000 4500 4000 3500 3000 2500 2000 1500 preallocated list 1000 500 *5100,000 elements

Modèle académique



Réalité




Architecture multi-coeurs

- Plus de coeurs veut souvent dire réduction de la taille de cache par coeurs
- Mauvaise gestion de la cache peut faire perdre tous les gains potentiels du parallélisme

Plan

- 1 Motivation
- 2 Fonctionnement de la cache
 - Concepts de base
 - Cohérence
- 3 Modèle insensible à la cache
- 4 Conclusion


Cache Illustration





- Comporte B blocs (cache lines)
- Taille M
- Chaque bloc à une taille B/M


Accès à la mémoire


- En général, les processeurs ne peuvent accéder directement à la mémoire
- Les accès mémoire se font au travers d'une hiérarchie de caches
- Les lectures se font par blocs (cache lines)




















Écriture

Deux approches:

- Write-through
- Write-back

Write-through

- Le contenu de la cache et de la mémoire sont mis à jour simultanément
- Le contenu de chaque cache est identique au contenu de la mémoire en tout temps
- Minimise la perte de données

Write-back

- La mise à jour de la mémoire est différée à des moments précis
 - Exemple: Lecture de l'emplacement mémoire, cache line sur le point de se faire évincer
- Offre des gains de performance en vitesse

Problème

Que se passe-t-il dans un contexte parallèle?

Protocole de cohérence

Assurer que le contenu de multiples caches demeurent cohérent

- Toutes les écritures sont éventuellement vues par une lecture
- Ordonnancement des écritures

Deux grandes familles de protocole

- Cohérence par répertoire
- Cohérence par espionnage

Cohérence par répertoire

- Répertoire central conservant des informations sur ce qui est partagé
- Messages inter-processeurs pour faire la requête de données
- Scale mieux

Cohérence par espionnage

- Tout les processeurs espionnent le bus
- Une seule cache effectue une lecture ou une écriture en mémoire dans un cycle donné
- Que faire avec écriture de type write-back?

Protocole MESI


Définitions

- 4 états possibles:
 - M → Modifié: Copie modifiée d'une valeur en mémoire
 - E → Exclusif: Copie propre d'une donnée en mémoire présente uniquement dans la cache courante
 - S → Partagé: Copie propre d'une donnée en mémoire que plusieurs caches peuvent posséder
 - $I \rightarrow Invalide$: Ne peut être utilisée

Protocole MESI

Illustration

Écriture locale Lecture locale Lecture distante Écriture distante



Protocole MESI Grandes lignes

L'important à retenir est:

- Pour écrire, un coeur doit obtenir un accès exclusif pour écrire dans une cache line
- Pour lire, un coeur doit faire passer l'état d'une cache line à l'état Modifié

Protocole MESI Grandes lignes

L'important à retenir est:

- Pour écrire, un coeur doit obtenir un accès exclusif pour écrire dans une cache line
- Pour lire, un coeur doit faire passer l'état d'une cache line à l'état Modifié


Pour être performant, il faut lire et écrire le plus localement possible

Plan

- 1 Motivation
- 2 Fonctionnement de la cache
- 3 Modèle insensible à la cache
 - Concept
 - Algorithme
- 4 Conclusion

Concept

- Conscience de l'existence d'une cache
- Inconscience des détails spécifiques



Algorithmes insensibles à la cache

- Réduire la taille des données traitées pour qu'elles rentrent en cache
- Doit profiter de la hiérarchie mémoire d'une machine peu importe ces caractéristiques
- Algorithmes souvent récursifs

Élimination de la récursion

Les compilateurs modernes comprennent la récursivité et peuvent l'optimiser dans certains cas. Par exemple:

```
int factorial(int x) {
  if(x > 1)
    return x * factorial(x-1);
  else return 1;
}

int factorial(int x) {
  in result = 1;
  while(x > 1)
    result *= x--;
  return result;
}
```

Multiplication de matrices

Approche traditionnelle

```
for (int i = 0; i < N; ++i)</pre>
  for (int j = 0; j < N; ++i)
    for (int k = 0; k < N; ++k)
      C[i][j] += A[i][k] * B[k][j];
```

Multiplication de matrices

Approche optimisée

```
for (int i = 0; i < N; ++i)</pre>
  for (int j = 0; j < N; ++i)</pre>
      B[i][j] = B[j][i];
for (int i = 0; i < N; ++i)</pre>
  for (int j = 0; j < N; ++i)
    for (int k = 0; k < N; ++k)
      C[i][j] += A[i][k] * B[j][k];
```

Multiplication de matrices

Approche insensible à la cache

A1	A3
A2	A4

× B1 B3 B2 B4

	A1xB1	A3xB1
	+	+
_	A2xB3	A4xB3
	A1xB2	A3xB2
	+	+
	A2xB4	A4xB4

Comparaison

Mise en contexte


Test séquentiel

Processeur: Intel Core i5-4670


• Compilateur: g++ 4.8.3

Option d'optimisation: -O2

Comparaison Résultats personnels




Comparaison Résultats personnels



Comparaison CARMA

- Tests en mémoire partagée sur 4 Intel Xeon X7560 totalisant
 32 coeurs
- Parallélisé avec Cilk Plus
- Matrices de taille: $64 \times k \times 64$
- Comparaison avec Intel MKL

Comparaison Résultats CARMA



Plus sur le sujet

Algorithmes

- Funnelsort
- Parcours de séquences (map, filter, etc...)
- Calcul matriciel

Plus sur le sujet Structures de données

- Liste déroulée
- Arbre de van Emde Boas
- Matrices récursives

Plan

- Motivation
- 2 Fonctionnement de la cache
- 3 Modèle insensible à la cache
- 4 Conclusion

Conclusion

• La cohérence des caches d'un système est assuré par le matériel.

Conclusion

- La cohérence des caches d'un système est assuré par le matériel.
- Une façon d'exploiter la localité est d'utiliser des algorithmes et des structures de données insensibles à la cache.

Conclusion

- La cohérence des caches d'un système est assuré par le matériel.
- Une façon d'exploiter la localité est d'utiliser des algorithmes et des structures de données insensibles à la cache.
- Les algorithmes insensibles à la cache offrent des opportunités de parallélisation.