MIPS ISA

או $\$0,\ldots,\31 השמות מתחילים ב־\$. אפשר לטמן אותם או בתור $\$0,\ldots,\31 יש גם לפי מפרים: השמות מתחילים ב-\$. אפשר ליט מוסף לפי יש גם לפי יש גם לפי יש גח את ה-Program Counter שבו נמצאת הכתובת של הפקודה הנוכחית.

(בייטים) byte-addressable כלומר אפשר להעביר בייטים, byte-addressable זכרון: ו־word (4 בייטים).

מודל יוגם האיכרון. קשה איכרון: עם האיכרון: קשה יוגם האיכרון: קשה יוגם איכרון: קשה להתמודד עם self-modifying code: מודל self-modifying code: להתמודד עם יותר קשה לעדכן קוד.

> :R-type קידוד op (6) | rs (5) | rt (5) | rd (5) | shamt (5) | funct (6)

 $\mathrm{rd} \, \bullet \, \mathrm{rd}$ הוא רמקור הראשון והשני rs, $\mathrm{rt} \, \bullet \, \mathrm{op} = 000000 \, \bullet$ בוחר פעולה funct ullet shift משמש shamt ullet destination register אריתמטית או לוגית.

 $(\$t0 \leftarrow \$t1 + \$t2) \text{ add } \$t0, \$t1, \$t2$ דוגמה:

:I-type קידוד

op (6) | rs (5) | rt (5) | imm (16)

imm • destination register ⁻ rt ,source register ⁻ rs • בוחר פעולה op • 32767בין -32768 ל־signed הוא ערך

 $(\$t0 \leftarrow \$t1 + 4) \text{ addi } \$t0, \$t1, +4$ דוגמה: $(\$t1 \leftarrow \text{Mem} [\$t2 + 8]) \text{ lw } \$t1, +8 (\$t2)$

 $(\text{Mem} [\$t2 - 4] \leftarrow \$t1) \text{ sw } \$t1, -4 (\$t2)$ $(\$t1 = \$t2 \, \texttt{vd}, \texttt{target} = (PC + 4) + (\texttt{offset} << 2)) \, \texttt{beq} \, \$t1, \, \$t2, \, +7)$

> :J-type קידוד op (6) offset (26)

target = ((PC + 4) & 0xf0000000) | (offset << 2)פסאודו־אינסטרקשן: הרגיסטר \$1 או \$1 משמש את האסמבלר כדי לבטא

פקודות מסובכות. slt \$at, \$s0, \$s1; bne \$at, \$zero, x

sll \$zero, \$zero, 0 nop sii \$zero, \$zero, ∪ li \$s0, 0x12<u>3</u>45678 lui \$at, 0x1234 ; ori \$s0, \$at, 0x5678

\$רם חזרה \$v0,\$v1. כתובת חזרה $\$a0,\dots,\$a3$ וערכי קריאה לפונקציה: jal foo. חזרה מפונקציה: jr \$ra.

הם t*, a*, ra הרגיסרטים: Caller-saved רגיסטרים Callee-saved .callee-saved הם \$s*,\$sp. הרגיסטרים. caller-saved

:\$ra מחסנית: לדחוף את addi \$sp, \$sp, -4; sw \$ra, (\$sp) lw \$ra, (\$sp); addi \$sp, \$sp, +4 לשחזר את ra: דוגמה לפונקציה שמשתמשת ב־\$s0 וקוראת לפונקציות:

Epilogue: addi \$sp, \$sp, -8 sw \$ra, +4(\$sp) sw \$s0, (\$sp)

Prologue: lw \$s0, (\$sp) lw \$ra, +4(\$sp) addi \$sp, \$sp, +8 jr \$ra MIPS Single Cycle

Fetch Decode eXecute Memory Writeback

יחידת ה־control מקבלת את 6 הביטים התחתונים (op) והעליונים :מייצרת 7 פלטים. ALU של בפרס ואת הפלט (R-type

 \bullet MemWrite \bullet PCSrc \bullet ALUOp \bullet RegDst \bullet ALUSrc \bullet RegWrite \bullet

| | | | | MemToke |
|-------------------------------|----------------|------------------|-------------------------|------------------------|
| ${ m Instr.}$ | $_{ m RegDst}$ | RegWrite | ALUSrc | ALUOp |
| add | 1 | 1 | 0 | 010 |
| sub | 1 | 1 | 0 | 110 |
| or | 1 | 1 | 0 | 001 |
| addi | 0 | 1 | 1 | 010 |
| lw | 0 | 1 | 1 | 010 |
| sw | X | 0 | 1 | 010 |
| beq | X | 0 | 0 | 110 |
| Instr . | ${ m MemWri}$ | ite M ϵ | $_{ m emToReg}$ | PCSrc |
| add | 0 | | 0 | 0 |
| $\operatorname{\mathbf{sub}}$ | 0 | | 0 | 0 |
| or | 0 | | 0 | 0 |
| addi | 0 | | 0 | 0 |
| lw | 0 | | 1 | 0 |
| sw | 1 | | X | 0 |
| $_{ m beq}$ | 0 | | X | 0/1 |
| | | | | |

Multi Cycle

נוסיף רגיסטרים בין השלבים ב-single cycle הזכרון instruction נוסיף רגיסטרים בין אותו זיכרון. control הוא מכונת מצבים.

Pipeline

 ${
m LIF/ID,\ ID/EX,\ EX/MEM,\ MEM/WB}$ נוסיף רגיסטרים בין השלבים: ים:hazard סוגי

- Structural hazards: hardware cannot support a combination of instructions
- Data hazards: Instruction depends on the result of prior instruction which is still in the pipeline.
- Control hazards: branch resolution depends on the result of a previous

:data hazards-פתרונות ל

- שיש תלות בפלט :Bubble (interlock) שלה.
- ישבה ולא רק ממתי שהיא הושבה ולא רק ממתי שהיא:Forwarding נכנסת לרגיסטרים.
- אפשר לכתוב ולקרוא מאותו רגיסטר באותו מחזור :Transparent register file שעון.

:control hazards

.branch להריץ פקודות עם ההנחה שלא נקח אתה־Always fetch not-taken ● אם ה־branch נלקח אז נפטר מהפקודות שנמצאות כרגע ב־pipeline אם ה־ משנות את הזיכרון או את הרגיסטרים.

branch המיקום לאחר המיקום :Delayed branches ●

שערים לוגיים

| | Gate | State | Input | Output |
|--------|----------------------------|-------------|------------------------|------------------|
| NMOS | 1 | On | 0 | 0 |
| 111100 | _ | 011 | 1 | weak 1 |
| | 0 (any value other than 1) | Off | Any | Z |
| | | | | |
| | Gate | State | $_{ m Input}$ | Output |
| PMOS | Gate | | Input 0 | Output weak 0 |
| PMOS | Gate 0 | State On | Input 0 1 | - |

כדי ליצור שערים חלק אחד בנוי מ־PMOS ומחובר לחשמל ומוציא פלטים של 1, וחלק שני בנוי מ־NMOS ומוציא פלטים של 0. אם חלק אחד דלוק החלק השני כבוי (מוציא Z).

x' (not) (not) אופרטורים: אופרטורים בוליאניים: ביטויים בוליאניים: קבועים 0/1, משתנים .(nand) $x \uparrow y$, (nor) $x \downarrow y$, (xor) $x \oplus y$, (and) xy, (or) x + y

מפת קרנו: נסדר את השורות והעמודות כך ששורות ועמודות עוקבות שונות זו מזו בביט אחד. נרצה לכסות את הביטים עם ערך 1 בטבלת האמת עם כמה שפחות מלבנים שאורכם ורוחבם הם חזקות 2, וכל אחד מהם כמה שיותר גדול. כל מלבן הוא מכפלה של כמה משתנים.

חלקים לוגיים

Decoder: Input: n bits, a number between 0 and $2^n - 1$.

Output: 2^n bits, output j is $1 \iff$ input number = j.

We can create any function using a decoder and OR gates.

Encoder: Input: 2^n bits, "one-hot" - exactly one bit is set to 1. Output: n bits, representing (in binary) the location of the 1. If not unary, output is not defined.

Multiplexer: Input: 2^n input bits and n selector bits. Output: one bit which gets the value of the input indexed by selector.

Half Adder: Input: x, y.

Output: sum = $x \oplus y = x'y + xy'$, carry = xy

Full Adder: Input: x, y, c_{i-1}

Built by chaining HA(x, y)'s sum to x, y, s_i, c_i $\operatorname{HA}(c_{i-1}, \operatorname{sum})$, which is s_i , and c_i is OR of both carry outputs. **Ripple-Carry Adder:** If $C_{n-1} = 1$ then there's overflow.

 S_1 S_{n-1} $\operatorname{HA}(x_0, y_0) \xrightarrow{C_0} \operatorname{FA}(x_1, y_1) \xrightarrow{C_1} \dots \operatorname{FA}(x_{n-1}, y_{n-1}) \xrightarrow{C_{n-1}}$

Ripple-Carry Subtractor: (-y) = (y'+1), so:

 S_1 $1 \to \operatorname{FA}(x_0, y_0') \xrightarrow{C_0} \operatorname{FA}(x_1, y_1') \xrightarrow{C_1} \dots \operatorname{FA}(x_{n-1}, y_{n-1}') \xrightarrow{C_{n-1}}$

Signed overflow detection: carry into MSB \neq carry out of MSB.

Carry-Lookahead Adder: $g_i = x_i y_i, p_i = x_i + y_i, c_{i+1} = g_i + p_i c_i$ (open the definition for every i)

Comparator: $x = y \iff x - y = 0 / x \oplus y = 0$, unsigned $x \ge y$ \iff computing x-y yields no unsigned overflow, signed $x \geq y \iff$ $x \ge 0 > y$ or same sign and x - y is non-negative by MSB.

Unsigned Multiplication: $p_i[j] = a[j] b[i], P = \sum 2^i p_i$

תזמונים זמן מקסימלי עד שהפלט מפסיק להשתנות ברגע .Propagation Delay $:t_{pd}$

שהקלט מפסיק להשתנות.


אמן מינימלי עד שהפלט מתחיל להשתנות ברגע. Contamination Delay $:t_{cd}$ שהקלט מתחיל להשתנות.

אביב. צריך להיות יציב: t_{setup} שים צריך להיות יציב. d edge אחרי: t_{hold}

. הזמן שלוקח ל־Q להתייצב אחרי ש־Clk התייצב:

Qבינוי ב־Clk הזמן משינוי: t_{cca}

 $t_{cycle} \geq t_{pcq} + t_{pd} + t_{setup}$ דרישה: $t_{hold} \leq t_{ccq} + t_{cd}$ $IC \times CPI \times Clock$ cycle :זמן ריצה רגיסטרים





S R Q_t Q'_t 0 0 0 1 0 1 1 D $WE \ Q_{t-1}$

D Latch (level triggered)

| | | | ~0 | - 1 |
|---|--------|-----|-----------|-------|
| | 1 | 1 | Q | 1 |
| [| D | WE | Q_{t-1} | Q_t |
| Ī | D | 0 | Q | Q |
| ĺ | D | 1 | Q | Q |
| | D | 1→0 | Q | Q |
| ı | \Box | 0 1 | \sim | -D |

D Flip-Flop (edge triggered)

 $\mid D \mid 0 \rightarrow 1 \mid$ MIPS Register File: Input: Read Reg 1 (5), Read Reg 2 (5), Write

Reg (5), Write Data (32) Output: Read Data 1 (32), Read Data 2 (32)


Register \$0 is constant 0.

Moore and Mealy FSMs: In a Moore FSM, outputs only depend on current state, in Mealy FSM, outputs depend on the current state and on the inputs.

שלו. הפקודות שנמצאות ישר אחרי ה־branch מתבצעות בכל מקרה. שלקומפיילר יהיו פקודות שימושיות לשים שמה - אם לא אפשר לשים nop.

- שלב ה־fetch: בשלב :Dynamic branch prediction .Branch Target Buffer נשמור ב-prediction
- Backward jump predictor: אם ה־branch קופץ אחורה נניח שלוקחים אותו. אה מייעל לולאות והרבה יותר פשוט מ־dynamic branch prediction.
- strong- :BTB entry מכונת מצבים עם 4 מצבים :Bimodal predictor .ly/weakly not-taken, weakly/strongly taken
 - .Likely taken branch יש פקודה של MIPS II-ב :Software hints ●
- יש MIPS IV־ב :data hazard ל־control hazard יש :Predication 0פקודות $\mathrm{movn},\ \mathrm{movz}$ שמעתיקות ערך לפי האם ערך אחר שווה או שונה

 $\underline{\mathbf{RAM}}$ הזיכרון נמצא במטריצה דו .DRAM ו־ בשניהם



 bit' יכרון bit' בכתיבה, נשים ערך x ב־bit וערך אבריברו בכתיבה שורה. עם ערך $V_{dd/2}$, נבחר את השורה, ונמדוד bit בקריאה, נטען גם את bit בקריאה, נטען אח .cache מה ההפרש בין bit ל־bit משמש בתור

ינברון DRAM: כל תא הוא capacitor עם transistor כל תא הוא . נטען או מוציא את התוכן שלו ב־ $\operatorname{capacitor}$ נטען או מוציא את התוכן שלו ואז נשחזר bit בקריאה נטען ערך $V_{dd/2}$, נבחר בשורה, ונמדוד את השינויים ב־ את הערך באמצעות כתיבה. בנוסף צריך לעשות Refresh את הערך באמצעות כתיבה. בכל התאים כל כמה זמן כי הטעינה ב־capacitor יורדת באופן טבעי. <u>יותר מהר</u> <u>לקרוא עמודות באותה שורה מאשר שורות שונות</u>. משמש בתור זיכרון ראשי.

Cache

אחרי שניגשים לכתובת לרוב ניגש דפוגי לוקאליות: ● Temporal Locality אליה שוב בקרוב. למשל קוד ומשתנים.


אחרי שניגשים לכתובת לרוב ניגש לכתובות סמוכות - Spatial Locality ● בקרוב. למשל סריקה של מערך.

 $ag = ext{line}\# (31 ext{-}5) \mid ext{offset } (5 ext{-}0) \mid ext{(64)}$ (שורות של 64): Fully Associative כל שורה יכולה להיות בכל מקום ב-cache.

 $tag = line \# (31-14) \mid set (14-5) \mid offset (5-0) \mid :Direct Mapped$ כל שורה יכולה להיות רק במקום אחד ב־cache שמתאים למספר ה־set.

 $tag = line \# (31-14) \mid set (13-5) \mid offset (5-0) \mid :2-Way Associative$ לכל שורה יש שני מקומות שהיא יכולה להיות בהם.

חישוב כמות הביטים: נסמן ב־N את מספר ה־ways, ב־b את גודל הבלוק וב־ $X = \log_2\left(b\right), Y = \log_2\left(c/N\right)$ את גודל הקאש. נגדיר נגדיר את גודל הקאש. $\boxed{ \mathrm{tag} = \mathrm{line}\# \left(31\text{-Y}\right) \mid \mathrm{set}\left(\mathrm{Y-X}\right) \mid \mathrm{offset}\left(\mathrm{X-0}\right) }$




set נצטרך לשמור עבור כל tag array־ב valid בנוסף ביט tag- את ה־way Dirty גם ביט Write-Back pseudo-LRU אם יש psuedo-LRU

מהירות זיכרון: AMAT = Hit Rate·Hit Time+Miss Rate·Miss Penalty. Miss Penalty L1 = Hit Time L2 + Miss Rate L2 \cdot אם יש L1 \cdot L1 אם יש .Miss Penalty L2

י cache אינסופי. כache miss • cache miss סוגי cache miss סוגי ר fully associative ב קורים גם ב־Capacity miss • גישה ראשונה לזיכרון. • Capacity miss עובדים עם יותר זיכרון ממה שיש מקום ב-Conflict miss • .cache: הגודל של ה־cache מספיק אבל יש בעיה במיפוי של שורות לקבוצות.

החלפת שורות ב־cache: צריך לבחור את מי להוציא מבין האיברים בקבוצה. יה את השורה: LRU .temporal locality: לממש אבל מנוגד ל־FIFO: שלא נגעו בה הכי הרבה זמן. חומרה מסובכת ולכן נשתמש ב־pseudo-LRU: עץ בינארי שבו כל צומת שומרת איזה צד היה האחרוו בשימוש.



כתיבה עם cache במקרה של hit: ב־hit תמיד נעדכן גם את memory אבל לוקח יותר coherency. זה טוב ל-cache אבל לוקח יותר נעדכן רק את ה־cache נעדכן רק את ה־Write-Back ב-bandwidth eviction (על פי ביט dirty). זה מוריד את ה־latency (על פי ביט לשבור coherency.

כתיבה עם cache במקרה של miss: ב־Write allocate נטען את כל הבלוק ל-cache (בדומה ל־read miss) ורק אז נכתוב ל־cache. זה מתאים ל־-Write זה מתאים ל־ Back. ב־Write no-allocate נכתוב ישירות לזיכרון הראשי. .Write-Through המעבד לא צריך לחכות שהכתיבה תסיים.

Data alignment: אם קוראים מכתובות לא עגולות יכול להיות שקריאה חוצה שני cache line יש דרישה שכל פעולת זיכרון חייבת להיות .cache line ל־aligned

Exceptions

לאחר שגיאה, שומרים את PC ב־EPC register, סוג השגיאה נשמר ב-Cause register, וקוראים לפונקציה של מערכת ההפעלה בכתובת קבועה. דוגמאות

Unknown instruction (ID), Division by zero (EX), Unaligned לשגיאות: .address (MEM)

בעיות עם pipeline: • יכולים להיות כמה אקספשנים ב־stage ב-pipeline שונים. נתן עדיפות ל־stage מאוחר יותר. • צריד לבטל את כל האינסטרקשנים שלא branch קרה exception אם branch misprediction שלא הבאים, בדומה ל

לקחנו אז הוא לא קרה. pipeline לאורך exception הפתרון הכללי הוא להעביר את המידע על ולהתייחס אליו רק בשלב writeback.

Complex Pipeline

ב־Unified pipeline לכל פקודה לוקח אותה כמות סייקלים לסיים. אבל זה הופך Forwarding ליותר מסובך ומעלה את כמות הstalla ליותר מסובך ומעלה pipeline, פקודות שונות יכולות לסיים בשלבים שונים.

יותר זמן מפקודה שבאה אחריה: WAW hazard אז יכול להיות שהפקודה הקצרה יותר כתבה לפני שהפקודה הארוכה הספיקה לעשות זאת. עד עכשיו היה בעיה רק עם RAW . כדי למנוע WAW נצטרך לדעת על כל רגיסטר מתי הוא יהיה מוכן לשימוש באמצעות טבלה:

| Register | #0 5 | ycl∈ 4 | s til | l wr 2 | iteback 1 | In bypass (WB) | In RF |
|----------|---------|-----------|-------|-----------|--------------|----------------|-------|
| \$1 | | | | | | 1 | |
| \$2 | | | | | | | 1 |
| \$31 | | | 1 | | | | |

בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים ימינה, ואם יש בעיה אז נעשה stall. נשים לב שזה בעייתי גם לכתוב לשני רגיסטרים באותו ה־cycle (בגלל מבנה ה־register file).

Instruction- יכולות לרוץ מספר פקודות במקביל. Superscalar Pipeline decode וה־decode נוציא decode נוציא. Level parallelism בכל פעם 2 פקודות. ואז שאר השלבים נפרדים ל־U-pipe ול־V-pipe כאשר מוגבל יחסית ולא יכול להריץ הכל ומשומש רק בשביל פקודות בלתי $ilde{ ext{V-pipe}}$ תלויות. פקודות מסובכות יכולות להשתמש גם ב־U וגם ב־V. ההחלטה האם .decoder היא ב־V-pipe

זיכרון וירטואלי

כתובת בזיכרון מפוצלת ל־Page Offset ול־Virtual Page Number כתובת בזיכרון cache שממפה TLB לכתובת פיזית. יש Virtual Page Number ב־RAM שממפה של מיפויים של פייג'ים.

page־מוכל ב־set#יש מניחים ש־coverlapped TLB and cache access offset אפשר להתחיל לגשת ל־cache במקביל לתרגום הכתובת.

cache תרגום הכתובת מתבצע רק במקרה של virtually-addressed cache: miss. אבל, יתכן ששני פייג'ים שונים ממופים לאותה כתובת פיזית. אז, אסור ששניהם יופיעו ביחד ב-cache miss, וב־cache miss כדי לוודא שאף שורה אחרת לא ממופה לאותה כתובת.

OOOE

:Reorder Buffer (ROB) פקודות נכתבות ונשמרות לפי הסדר שלהן ל־ ROB. פקודות יוצאות מה־ROB (retire) ומעדכנות את המצב הארכיטקטוני אם הן הכי ישנות וסיימו לרוץ. לכל פקודה, אם שני המקורות שלה רצו כבר אז היא מוכנה לרוץ, אחרת נוסיף אותה לרשימת הפקודות המחכות של המקורות. כשפקודה מסיימת לרוץ היא מעדכנת את המשתמשים שלה והם יכולים להפוך

במקרה של branch, על פי הפרדיקציה נמשיך לקרוא עוד ועוד פקודות. אם זו הייתה פרדיקציה לא נכונה אז נאלץ למחוק את כל ה־ROB אחריו. ובמקרה של אז. ROB הוא יקרה רק כשהוא מגיע ל־retire ונרוקן את כל ה־ROB אז.

אם שתי פקודות משתמשות באותו מספר רגיסטר זה :False Dependencies לא אומר בהכרח שיש תלות מידע ביניהן. לכן נוסיף register renaming: נשמור $\mathrm{pr}*$ שממפה פיזי $\mathrm{r}*$ לרגיסטר פיזי Register Aliases Table טבלה בשלב ה־retire נכתוב לרגיסטר הארכיטקטוני. בנוסף כדי לשחזר את ה־RAT אחרי ROB, בכל ROB entry נשמור היסטוריה שאומרת איזה שינוי

Scheduling Queue: הרבה מהפקודות ב־ROB סיימו לרוץ כבר, ומקום ב־ ROB הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל פקודה שנכנסת למצוא באיזה פקודה ב־ROB היא תלויה (כדי לרוץ אחריה). הוא תור יותר קטן ששומרים בו רק את הפקודות שעדיין לא רצו. המימוש SQ של התלויות הוא באמצעות מטריצה שבה כל ביט אומר שהפקודה ה־i מחכה לפקודה ה־j כדי להיות מוכנה.

של אבל לא של ופתרנו את הבעיה של יMemory Disambiguation: יכולה להיות תלות בין שתי גישות של זיכרון ולא נדע את זה בזמן האלוקציה כי צריך לחשב את הכתובת.

עבור כתיבות: לא מריצים כתיבות ספקולטיבית כי אין דרך לעשות להן undo. אף פעם לא מסדרים מחדש כתיבות - מריצים כתיבה רק כשהכתובת והמידע מוכנים וגם אין כתיבות קודמות שמחכות לרוץ. מכניסים את המידע ל־cache רק אחרי ה־retire.

עבור קריאות: קריאות צריכות לחכות עד שכל הכתיבות הקודמות מסיימות (אחרי ה-retire שלהן). אבל זה איטי. אפשר להגיד שקריאות מחכות רק אם יש חיתוך, ואז במקרה שאין חיתוך צריך רק לחכות שכל הכתיבות הקודמות יחשבו את הכתובת שלהן. בדומה ל־SQ נבנה Store Buffer יחשבו את הכתובת שלהן. ב־SB נחזיק את כל הכתובות של הכתיבות שנמצאות בתור וב־LB נחזיק את כל הכתובות של הקריאות בתור ואינדקס של כתיבה שמחכים שתסתיים. זה לא דורש לחכות שה־data של הכתיבה יהיה מוכן ולכן נפצל כתיבות לפקודה שמחשבת את הכתובת ושמחשבת את המידע. $ext{TLP}$

עד עכשיו עבדנו על instruction-level parallelism עד עכשיו עבדנו על Symmetric Multi - SMP $\,$.thread-level parallelism נפרדים מעניין אותנו אומר שיש מספר מעבדים זהים (ליבות) עם גישה שווה לזיכרון משותף. Simultaneous Multi Threading - SMT - שומר על אותה כמות ליבות אבל לוגית יש פי 2 יותר ליבות. לכל מעבד לוגי יש מצב ארכיטקטוני נפרד, $\overline{ ext{ROB}}$ אבל חלק מהמשאבים משותפים. למשל ה־ $\overline{ ext{SQ}}$ הוא משותף לשניהם. ה־ הוא מפוצל ובכל חצי יש פקודות של thread אחר ו־retirement בנפרד.