MIPS ISA

אותם או בתור \$0, . . . , \$31 אותם או בתור ב־\$. אפשר לסמן מתחילים ב־\$. אפשר מתחילים אותם או בתור אפשר לסמן גם לכי ג $-\$s0-\$s7,\$t0-\$t9, \dots$ לכי את ה-Program Counter שבו נמצאת הכתובת של הפקודה הנוכחית.

(בייטים) byte-addressable **זכרון:** (בייטים). word ו־

מודל Von-Neaumann: גם הקוד וגם המידע נמצאים באותו הזיכרון. קשה להתמודד עם self-modifying code: מודל אודי ופרד מהמידע. יותר קשה לעדכן קוד.

:R-type קידוד

op (6) | rs (5) | rt (5) | rd (5) | shamt (5) | funct (6)

 ${
m rd}$ • הוא המקור הראשון השני א רגיסטרים ה ${
m rs,\ rt}$ • ${
m op}=000000$ shamt • destination register • shift משמש רק בשביל אריתמטית או לוגית.

 $(\$t0 \leftarrow \$t1 + \$t2) \text{ add } \$t0, \$t1, \$t2$ דוגמה:

:I-type קידוד

op (6) | rs (5) | rt (5) | imm (16)

imm • destination register - rt ,
source register - rs • בוחר פעולה op • 32767 בין -32768 בין signed הוא ערך

> $(\$t0 \leftarrow \$t1 + 4) \text{ addi } \$t0, \$t1, +4$ דוגמה: $(\$t1 \leftarrow \text{Mem} [\$t2 + 8]) \text{ lw } \$t1, +8 (\$t2)$

 $(\text{Mem} [\$t2 - 4] \leftarrow \$t1) \text{ sw } \$t1, -4 (\$t2)$

(\$t1 = \$t2 אם , $ext{target} = (PC + 4) + (offset << 2)$) beq \$t1, \$t2, +7 :J-type קידוד

op (6) | offset (26)

target = ((PC + 4) & 0xf000000) | (offset << 2)

בטא את האסמבלר כדי לבטא \$at או או הרגיסטר כדי לבטא הרגיסטר אוייסטר פסאודו־אינסטרקשן: פקודות מסובכות.

> $\begin{array}{c} \text{slt \$at, \$s0, \$s1 ; bne \$at, \$zero, x} \\ \text{sll \$zero, \$zero, 0} \end{array}$ blt \$s0, \$s1, x
> nop
> sll \$zero, \$zero, 0
>
>
> li \$s0, 0x12345678
> lui \$at, 0x1234; ori \$s0, \$at, 0x5678

 \mathfrak{sra} וערכי החזרה $\mathfrak{sv0},\mathfrak{sv1}$. כתובת חזרה $\mathfrak{sa0},\ldots,\mathfrak{sa3}$. מובת חזרה קריאה לפונקציה: jal foo. חזרה מפונקציה: jr \$ra.

הם \$t*,\$a*,\$ra הרגיסרטים: Caller-saved ו־Callee-saved הרגיסרטים .callee-saved הם s*, pהרגיסטרים.caller-saved

addi \$sp, \$sp, -4; sw \$ra, (\$sp) מחסנית: לדחוף את \$ra: lw \$ra, (\$sp); addi \$sp, \$sp, +4 לשחזר את \$ra:

דוגמה לפונקציה שמשתמשת ב־\$s0 וקוראת לפונקציות:

Epilogue: addi \$sp, \$sp, -8 sw \$ra, +4(\$sp) sw \$s0, (\$sp) **Prologue:** lw \$s0, (\$sp) lw \$ra, +4(\$sp) addi \$sp, \$sp, +8 jr \$ra

MIPS Single Cycle Fetch Decode eXecute Memory Writeback

יחידת ה־control מקבלת את 6 הביטים התחתונים (op) והעליונים m ALUואת הפלט zero ומייצרת (R-type

MemToReg

				TVI CIII I OI CC
Instr.	$_{\text{RegDst}}$	RegWrite	ALUSrc	ALUOp
add	ĭ	1	0	010
$\operatorname{\mathbf{sub}}$	1	1	0	110
or	1	1	0	001
addi	0	1	1	010
lw	0	1	1	010
sw	X	0	1	010
beq	X	0	0	110
$\overline{\text{Instr}}$.	${ m MemWrite}$	e M	emToReg	PCSrc
add	0		0	0
$\operatorname{\mathbf{sub}}$	0		0	0
or	0		0	0
addi	0		0	0
lw	0		1	0
sw	1		X	0
beq	0		X	0/1

Multi Cycle

נוסיף רגיסטרים בין השלבים ב-single cycle. הזכרון instruction נוסיף רגיסטרים בין אותו זיכרון. control הוא מכונת מצבים.

Pipeline

 $\operatorname{IF/ID}, \operatorname{ID/EX}, \operatorname{EX/MEM}, \operatorname{MEM/WB}$ נוסיף רגיסטרים בין השלבים: ים:hazard ים:

- Structural hazards: hardware cannot support a combination of in-
- Data hazards: Instruction depends on the result of prior instruction which is still in the pipeline.
- Control hazards: branch resolution depends on the result of a previous

:data hazards

- שיש תלות בפלט: Bubble (interlock) לעצור את כל הפקודות חוץ מזאת שיש
- י להשתמש בתוצאה מהרגע שהיא חושבה ולא רק ממתי שהיא:Forwarding נכנסת לרגיסטרים. למשל עבור שתי פעולות אריתמטיות עוקבות נצטרך .Forwarding $EX/MEM \rightarrow ID/EX$
- אפשר לכתוב ולקרוא מאותו רגיסטר באותו מחזור :Transparent register file שעון.

:control hazards

שערים לוגיים

	Gate	State	Input	Output
NMOS	1	On	0	0
	_	011	1	weak 1
	0 (any value other than 1)	Off	Any	Z
	0 (any value other than 1) Off	State	Input	Output
PMOS [0	On	0	weak 0
	o		1	1
	1 (any value other than 0)	Off	Anv	7.

כדי ליצור שערים חלק אחד בנוי מ־PMOS ומחובר לחשמל ומוציא פלטים של החלק אחד דלוק של 0. אם ומוציא אווא החלק אחד אחד אווק חלק אחד אווק 1. וחלק אני בנוי מ־ ${
m NMOS}$ השני כבוי (מוציא Z).

x' (not) x' אופרטורים: x_1,\ldots,x_n , משתנים אופרטורים: x_1,\ldots,x_n אופרטורים: .(nand) $x \uparrow y$,(nor) $x \downarrow y$,(xor) $x \oplus y$,(and) xy ,(or) x + y

מפת קרנו: נסדר את השורות והעמודות כך ששורות ועמודות עוקבות שונות זו מזו בביט אחד. נרצה לכסות את הביטים עם ערך 1 בטבלת האמת עם כמה שפחות מלבנים שאורכם ורוחבם הם חזקות 2, וכל אחד מהם כמה שיותר גדול. כל מלבן הוא מכפלה של כמה משתנים.

חלקים לוגיים

Decoder: Input: n bits, a number between 0 and $2^n - 1$.

Output: 2^n bits, output j is $1 \iff$ input number = j.

We can create any function using a decoder and OR gates. **Encoder:** Input: 2^n bits, "one-hot" - exactly one bit is set to 1.

Output: n bits, representing (in binary) the location of the 1. If not unary, output is not defined.

Multiplexer: Input: 2^n input bits and n selector bits.

Output: one bit which gets the value of the input indexed by selector.

Half Adder: Input: x, y.

Output: sum = $x \oplus y = x'y + xy'$, carry = xy

Full Adder: Input: x, y, c_{i-1}

Built by chaining HA(x, y)'s sum to x, y, s_i, c_i . $\operatorname{HA}(c_{i-1}, \operatorname{sum})$, which is s_i , and c_i is OR of both carry outputs.

Ripple-Carry Adder: If $C_{n-1} = 1$ then there's overflow.

$$\operatorname{HA}(\overset{S_0}{(x_0,y_0)} \xrightarrow{C_0} \operatorname{FA}(\overset{S_1}{(x_1,y_1)} \xrightarrow{C_1} \dots \operatorname{FA}(\overset{S_{n-1}}{(x_{n-1},y_{n-1})} \xrightarrow{C_{n-1}})$$

Ripple-Carry Subtractor: (-y) = (y'+1), so:

$$1 \to \operatorname{FA}\left(x_0, y_0'\right) \xrightarrow{C_0} \operatorname{FA}\left(x_1, y_1'\right) \xrightarrow{C_1} \dots \operatorname{FA}\left(x_{n-1}, y_{n-1}'\right) \xrightarrow{C_{n-1}}$$

Signed overflow detection: carry into MSB \neq carry out of MSB.

Carry-Lookahead Adder: $g_i = x_i y_i, p_i = x_i + y_i, c_{i+1} = g_i + p_i c_i$ (open the definition for every i)

Comparator: $x = y \iff x - y = 0 / x \oplus y = 0$, unsigned $x \ge y$ \iff computing x-y yields no unsigned overflow, signed $x \geq y \iff$ $x \ge 0 > y$ or same sign and x - y is non-negative by MSB.

Unsigned Multiplication: $p_i[j] = a[j] b[i], P = \sum_{i=1}^{n} 2^i p_i$ תזמונים

זמן מקסימלי עד שהפלט מפסיק להשתנות ברגע .Propagation Delay $:t_{pd}$ שהקלט מפסיק להשתנות.

אמן ברגע ברגע מתחיל להשתנות מינימלי מינימלי מינימלי. Contamination Delay $:t_{cd}$ שהקלט מתחיל להשתנות.

אביב. צריך להיות יציב: t_{setup}

שים צריך להיות יציב. d edge אחרי: t_{hold}

.התייצב אחרי ש־Clk התייצב הזמן ל־Q להתייצב הזמן t_{pcq}

Qבינוי ב־Clk הזמן משינוי: t_{ccq}

 $t_{cycle} \geq t_{pcq} + t_{pd} + t_{setup}$ דרישה: $t_{hold} \leq t_{ccq} + t_{cd}$ $IC \times CPI \times Clock$ cycle :זמן ריצה

D

רגיסטרים SR latch:



 \mathbf{R} 0 0 0 1 1 0 D $\overline{\text{WE}}$ Q_t

 $\overline{\mathrm{WE}}$ Q_{t-1} D

D D 0->1

MIPS Register File: Input: Read Reg 1 (5), Read Reg 2 (5), Write Reg (5), Write Data (32)

Output: Read Data 1 (32), Read Data 2 (32)

Register \$0 is constant 0.

SR Latch

D Latch

(level

triggered)

D Flip-Flop


(edge

triggered)

Moore and Mealy FSMs: In a Moore FSM, outputs only depend on current state, in Mealy FSM, outputs depend on the current state and on the inputs.

- ◆ Always fetch not-taken להריץ פקודות עם ההנחה שלא נקח אתה־hipeline.
 אם ה־branch נלקח אז נפטר מהפקודות שנמצאות כרגע ב־pipeline לפני שהן משנות את הזיכרון או את הרגיסטרים.
- Delayed branches: ה־Delayed branches מתבצע רק כמה פקודות לאחר המיקום branch: יתכן שלו. הפקודות שנמצאות ישר אחרי ה־branch מתבצעות בכל מקרה. יתכן שלקומפיילר יהיו פקודות שימושיות לשים שמה ־ אם לא אפשר לשים pon.
- Dynamic branch prediction: בשלב ה־fetch בשלב בחר כתובת לפי ה־ prediction. נשמור ב־Branch Target Buffer.
- Backward jump predictor אם ה־branch קופץ אחורה נניח שלוקחים אותו.
 זה מייעל לולאות והרבה יותר פשוט מ־dynamic branch prediction.
- strong- :BTB entry מכונת מצבים עם 4 מצבים :Bimodal predictor .ly/weakly not-taken, weakly/strongly taken
 - הביצו Software hints נש פקודה של Software אותר. ב-Likely taken branch יש פקודה
- יש MIPS IV: ב־data hazard יש control hazard: להמיר Predication ullet מש movn, movz פקודות $oldsymbol{\mathrm{mov}}$, שמעתיקות ערך לפי האם ערך אחר שווה או שונה מ־ $oldsymbol{\mathrm{RAM}}$

יש SRAM ו־DRAM. בשניהם הזיכרון נמצא במטריצה דו מימדית



x'יכרון SRAM : בכתיבה, נשים ערך x ב־bit וערך x' ב־bit ונבחר את השורה. בקריאה, נטען גם את bit וגם את bit עם ערך $V^{Ud}/2$, נבחר את השורה, ונמדוד מה ההפרש בין bit ל־bit . משמש בתור cache

ייכרון לרוא. בכתיבה נשים capacitor עליו. בכתיבה נשים בתיבה נעים כל תא הוא יכרון שלו. בכתיבה נשים בידו ונבחר בשורה ואז ה־capacitor נטען או מוציא את התוכן שלו. בקריאה נטען ערך $V_{ad}/2$, נבחר בשורה, ונמדוד את השינויים ב־bit ואז נשחזר בקריאה נטען ערך $V_{ad}/2$, נבחר בשורה, ונמדוד את השינויים ב־Refresh את הערך באמצעות כתיבה. בנוסף צריך לעשות capacitor בכל התאים כל כמה זמן כי הטעינה ב־capacitor יורדת באופן טבעי. $v_{ad}/2$ בכל התאים כל כמה זמן כי הטעינה ב־Capacitor שורות שונות. משמש בתור זיכרון ראשי. Cache

סוגי לוקאליות: ● Temporal Locality → אחרי שניגשים לכתובת לרוב ניגש אליה שוב בקרוב. למשל קוד ומשתנים.

אחרי שניגשים לכתובת לרוב ניגש לכתובות סמוכות האחרי האחרי האחרי אחרי האחרי האחרי האחרי האחרי שניגשים לכתובת למשל סריקה של מערך. $tag = line\# (31-5) \mid offset (5-0) \mid$ (64 שורות של Fully Associative

 $\frac{\text{tag} = \text{fille}_{\#} (31-3) \mid \text{offset} (3-0) \mid (64 \text{ pc}) \mid \text{ruly Associative}}{\text{cache}}$ כל שורה יכולה להיות בכל מקום ב־

 $tag = line\# (31-14) \mid set (14-5) \mid offset (5-0)$:Direct Mapped .set מכל שורה יכולה להיות רק במקום אחד ב־cache שמתאים למספר

tag = line# (31-14) set (13-5) offset (5-0) :2-Way Associative לכל שורה יש שני מקומות שהיא יכולה להיות בהם.

cאת גודל הבלוק ובי ,ways את מספר היאטים: נסמן ב־N את גודל הבלוק ובי את גודל הקאש. נגדיר $X=\log_2\left(b\right),Y=\log_2\left(c/N\right)$ את גודל הקאש. נגדיר $\log_2\left(c/N\right)$ או $\log_2\left(\log_2\left(C/N\right)\right)$ או $\log_2\left(\log_2\left(C/N\right)\right)$

y - 2

The Address Set Office


Data Array

way־I set ב' tag array נצטרך לשמור עבור כל tag array את ה־tag. בנוסף ביט valid (קיים בכל שיטות .Dirty גם ביט Write-Back במיפרה של psuedo-LRU אם יש -bsuedo-LRU בנוסף ביטים של .LRU

 $.\mathrm{AMAT} = \mathrm{Hit} \; \mathrm{Rate} \cdot \mathrm{Hit} \; \mathrm{Time} + \mathrm{Miss} \; \mathrm{Rate} \cdot \mathrm{Miss} \; \mathrm{Penalty} \; \mathrm{L1}$ Miss Penalty L1 = Hit Time L2 + Miss Rate L2 · אס יש L1 - L1 . Miss Penalty L2 . Miss Penalty L2

סוגי cache miss • :cache miss • cache miss סוגי היאנסופי. למשה היה מוצי היה היה מוצי היה לאיכרון. • Capacity miss • קורים גם ב־fully associative גישה ראשונה לאיכרון. • Capacity miss • קורים גם ב־Conflict miss • .cache אודל של מקום ב־cache מספיק אבל יש בעיה במיפוי של שורות לקבוצות.

החלפת שורות ב־cache: צריך לבחור את מי להוציא מבין האיברים בקבוצה. בהלפת שורות ב־LRU .temporal locality: קל לממש אבל מנוגד ל־EIFO: נוציא את השורה: שלא נגעו בה הכי הרבה זמן. חומרה מסובכת ולכן נשתמש ב־pseudo-LRU: עץ בינארי שבו כל צומת שומרת איזה צד היה האחרון בשימוש.



כתיבה עם cache במקרה של thit: ב־hit מיד נעדכן גם את מתיבה עם cache במקרה של cache. זה טוב ל־coherency אבל לוקח יותר cache. זה טוב ל-cache נעדכן וגם את הזיכרון ב־ write-Back. ב-bandwidth (dirty (על פי ביט cache). זה מוריד את ה־latency (על פי ביט cacherency). זה מוריד את ה-coherency לשבור של כתיבות אבל עלול

כתיבה עם cache במקרה של miss: ב־שול נטען את כל הבלוק במריבה עם write- (read miss) ורק אז נכתוב ל-cache (בדומה ל־read miss) ורק אז נכתוב ל־שול (write no-allocate) ב־Write no-allocate (ב־Write-Through) המעבד לא צריך לחכות שהכתיבה תסיים.

אם קוראים מכתובות לא עגולות יכול להיות שקריאה אחת בחצה שני ${\bf Data\ alignment}$ יש דרישה שכל פעולת זיכרון חייבת להיות MIPS ל-cache line ל-cache line.

סנכרון זכרון: קוהרנטיות: כל הליבות צריכות לראות את אותה תמונת זיכרון ולראות את המצב העדכני. קונסיסטנטיות: אם כתבנו לכתובת ואף אחד אחר לא שינה אותה, נרצה לקרוא את אותו ערך שכתבנו. אם כתבנו לכתובת ומישהו אחר קורא ממנה (לאחר מספיק זמן), הוא צריך לקרוא את מה שכתבנו. אם שני מעבדים כותבים לאותה כתובת, כולם יסכימו על סדר הכתיבה.

Exceptions

Cause סוג השגיאה, שומרים את PC ב־EPC סוג השגיאה נשמר ב־EPC אחר שגיאה, שומרים את קבועה. בר בתובת קבועה. הרגיסטרים וקוראים לפונקציה של מערכת ההפעלה בכתובת קבועה. הרגיסטרים בחלים ואפשר לקרוא אותם רק עם פקודות $\frac{\text{Cause-IPC}}{\text{Cauintin}}$. את הרגיסטרים $\frac{\$0}{10}$ לא צריך לשמור כי הם משמשים רק את מערכת ההפעלה ולא את מי שנעצר. דוגמאות לשגיאות: Unknown instruction מערכת ההפעלה ולא את מי שנעצר. דוגמאות לשגיאות: (ID), Division by zero (EX), Unaligned address (MEM)

יכולים pipeline יכולים להיות כמה אקספשנים -pipeline ביstage ביינות עם יכולים להיות כמה אקספשנים ביינות ל־stage שונים. נתן עדיפות ל־stage מאוחר יותר. • צריך לבטל את כל האינסטרקשנים שונים. נתן עדיפות ל־branch misprediction שלא הבאים, בדומה לקחנו אז הוא לא קרה.

pipeline לאורך exception הפתרון הכללי הוא להעביר את המידע ל writeback ולהתייחס אליו רק בשלב

Complex Pipeline

ב־Unified pipeline לכל פקודה לוקח אותה כמות סייקלים לסיים. אבל זה Non-unified ליותר מסובך ומעלה את כמות הstalla. ב־stalla ליותר מסובך ומעלה את כמות הpipeline, פקודות שונות יכולות לסיים בשלבים שונים.

אם פקודה שבאה אחריה יותר זמן מפקודה שבאה אחריה WAW hazard אז יכול להיות שהפקודה הקצרה יותר כתבה לפני שהפקודה הארוכה הספיקה לעשות זאת. עד עכשיו היה בעיה רק עם RAW. כדי למנוע WAW נצטרך לדעת על כל רגיסטר מתי הוא יהיה מוכן לשימוש באמצעות טבלה:

Register	#cycles till writeback			l wr	iteback	In bypass (WB)	In RF
	5	4	3		1	3 F ()	
\$1						1	
\$2							1
\$31			1				

בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים ימינה, ואם יש בעיה אז נעשה בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים ימינה, ואם יש בעיה אז נעשה stall. נשים לב שזה בעייתי גם לכתוב לשני רגיסטרים באותו ה־cycle (בגלל מבנה ה־register file).

Instruction- יכולות לרוץ מספר פקודות במקביל. Superscalar Pipeline נוציא: לדוגמה, ב־U-V Pipeline. לדוגמה, ב-decode וה־decode נוציא .level parallelism. לדוגמה, באר היא שאר השלבים נפרדים ל־U-pipe ול־V-pipe כאשר ער-pipe מוגבל יחסית ולא יכול להריץ הכל ומשומש רק בשביל פקודות בלתי עלויות. פקודות מסובכות יכולות להשתמש גם ב־U וגם ב־V. ההחלטה האם להשתמש ב־V-pipe היא ב־V-pipe.

זיכרון וירטואלי

כתובת בזיכרון מפוצלת ל־Virtual Page Number ולי וש טבלה Page Offset מתובת בזיכרון מפוצלת ל־Virtual Page Number שממפה ב־RAM שממפה של פייג'ים. של מיפויים של פייג'ים.

 page : אם מניחים ש־soverlapped TLB and cache access cache: אפשר להתחיל לגשת ל-cache במקביל לתרגום הכתובת. offset

cache תרגום הכתובת מתבצע רק במקרה של virtually-addressed cache: תרגום הכתובת פיזית. אז, אסור אבל, יתכן ששני פייג'ים שונים ממופים לאותה כתובת פיזית. אז, אסור miss ששניהם יופיעו ביחד ב-cache miss צריך cache דריך לוודא שאף שורה אחרת לא ממופה לאותה כתובת.

$\underline{\text{OOOE}}$

(ROB): פקודות נכתבות ונשמרות לפי הסדר שלהן ל־Reorder Buffer (ROB): פקודות יוצאות מה־ROB: פקודות יוצאות מה־ROB ומעדכנות את המצב הארכיטקטוני אם פקודות יוצאות וסיימו לרוץ. לכל פקודה, אם שני המקורות שלה רצו כבר אז היא מוכנה לרוץ, אחרת נוסיף אותה לרשימת הפקודות המחכות של המקורות. כשפקודה מסיימת לרוץ היא מעדכנת את המשתמשים שלה והם יכולים להפוך למוכנים.

במקרה של $\frac{\mathrm{branch}}{\mathrm{cont}}$, על פי הפרדיקציה נמשיך לקרוא עוד ועוד פקודות. אם זו הייתה פרדיקציה לא נכונה אז נאלץ למחוק את כל ה־ROB אחריו. ובמקרה של $\frac{\mathrm{corption}}{\mathrm{corption}}$ הוא יקרה רק כשהוא מגיע ל־retire ונרוקן את כל ה־ROB אז.

המשתמשות באותו מספר רגיסטר זה False Dependencies: אם שתי ניהוניהן. לכן נוסיף register renaming: נשמור באומר מידע ביניהן. לכן נוסיף Register Aliases Table הארי היא מטבלה treire נכתוב לרגיסטר פיזי RAT שממפה כל רגיסטר RAT בשלב ה־retire נכתוב לרגיסטר הארכיטקטוני. בנוסף כדי לשחזר את ה־ROB אחרי flush, בכל ROB entry נשמור היסטוריה שאומרת איזה שינוי ROB בפקודה הזו.

הרבה מהפקודות ב־ROB סיימו לרוץ כבר, ומקום ב־Scheduling Queue הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל ROB פקודה שנכנסת למצוא באיזה פקודה ב־ROB היא תלויה (כדי לרוץ אחריה). SQ הוא תור יותר קטן ששומרים בו רק את הפקודות שעדיין לא רצו. המימוש של התלויות הוא באמצעות מטריצה שבה כל ביט אומר שהפקודה i מחכה לפקודה i כדי להיות מוכנה.

TLP

עד עכשיו עבדנו על instruction-level parallelism אבל אם יש כמה חוטי ריצה על Symmetric Multi $^{\circ}$ SMP .thread-level parallelism נפרדים מעניין אותנו יאותנו פרדים זהים (ליבות) עם גישה שווה לזיכרון $^{\circ}$ Processing המשרתף. Processing $^{\circ}$ שומר על אותה כמות משותף. Simultaneous Multi Threading $^{\circ}$ SMT ליבות אבל לוגית יש פי 2 יותר ליבות. לכל מעבד לוגי יש מצב ארכיטקטוני נפרד, אבל חלק מהמשאבים משותפים. למשל ה-SQ הוא משותף לשניהם. ה-ROB הוא מפוצל ובכל חצי יש פקודות של thread אחר ו-retirement בנפרד.