Output: Read Data 1 (32), Read Data 2 (32)

Register \$0 is constant 0.

Moore and Mealy FSMs: In a Moore FSM, outputs only depend on current state, in Mealy FSM, outputs depend on the current state and on the inputs.

### MIPS ISA

 $\$0,\ldots,\$31$  השמות מתחילים ב־\$. אפשר לסמן אותם או בתור עש גם General Purpose Registers- בנוסף ל-\$ $s0-\$s7,\$t0-\$t9,\ldots$  לפי את ה־Program Counter שבו נמצאת הכתובת של הפקודה הנוכחית.

(בייטים) byte-addressable לומר אפשר להעביר בייטים, byte-addressable (גייטים). word ו־

מודל Von-Neaumann: גם הקוד וגם המידע נמצאים באותו הזיכרון. קשה להתמודד עם self-modifying code. מודל Self-modifying code להתמודד עם יותר קשה לעדכן קוד.

# :R-type קידוד

op $(6)$   rs $(5)$   rt $(5)$   rd $(5)$   shamt $(5)$   funct $(6)$	<u>i)                                    </u>	
---	---	--

 הוא rd • הוא המקור הראשון השני rs, rt • op = 000000 shamt • destination register • shift משמש רק בשביל אריתמטית או לוגית.

 $(\$t0 \leftarrow \$t1 + \$t2) \text{ add } \$t0, \$t1, \$t2$  דוגמה:

## :I-type קידוד

op (6) | rs (5) | rt (5) | imm (16)

imm • destination register ⁻ rt ,source register ⁻ rs • בוחר פעולה op • 32767ל־כיי signed הוא ערך אוני וויי הוא ערך

 $(\$t0 \leftarrow \$t1 + 4) \text{ addi } \$t0, \$t1, +4$  $(\$t1 \leftarrow \text{Mem} [\$t2 + 8]) \text{ lw } \$t1, +8 (\$t2)$ 

 $(\text{Mem} [\$t2 - 4] \leftarrow \$t1) \text{ sw } \$t1, -4 (\$t2)$ 

 $\text{(\$t1 = \$t2 \, \square \text{w} \, , target = (PC + 4) + (offset << 2))} \,\, \mathbf{beq \,\$t1}, \,\$t2, \, +7}$ 

# :J-type קידוד

op (6) | offset (26) target = ((PC + 4) & 0xf0000000) | (offset << 2)

פסאודו־אינסטרקשן: הרגיסטר \$1 או \$1 משמש את האסמבלר כדי לבטא

פקודות מסובכות.

blt \$s0, \$s1, x	slt $$at$ , $$s0$ , $$s1$ ; bne $$at$ , $$zero$ , $x$
nop	sll \$zero, \$zero, 0
li \$s0, 0x12345678	lui \$at, 0x1234 ; ori \$s0, \$at, 0x5678

\$ra מונקציות: ארגומנטים  $\$a0,\ldots,\$a3$  וערכי החזרה \$v0,\$v1. כתובת חזרה קריאה לפונקציה: jal foo. חזרה מפונקציה: jr \$ra.

רגיסטרים \$t\*,\$a\*,\$ra הרגיסרטים: Caller-saved רגיסטרים .callee-saved הם \$s\*,\$sp. הרגיסטרים.caller-saved

addi \$sp, \$sp, -4; sw \$ra, (\$sp) מחסנית: לדחוף את \$ra:

lw \$ra, (\$sp); addi \$sp, \$sp, +4 לשחזר את \$ra:

דוגמה לפונקציה שמשתמשת ב־\$s0 וקוראת לפונקציות:

**Epilogue:** addi \$sp, \$sp, -8 sw \$ra, +4(\$sp) sw \$s0, (\$sp) **Prologue:** lw \$s0, (\$sp) lw \$ra, +4(\$sp) addi \$sp, \$sp, +8 jr \$ra

MIPS Single Cycle

Fetch Decode eXecute Memory Writeback

ה־Control מקבל רק את ה־opcode שהוא ה־6 ביטים הראשונים בשביל ליצור את הערכים שלו. יש בנוסף ALU control שמקבל את ה־6 ביטים העליונים עבור  $\mathrm{ALUop}$  עבור אוני ביטים של  $\mathrm{ALUop}$  ית הפקודה) ושני ביטים של .(טאומר להסתמך על ה־6 ביטים העליונים). 10 ־ R-type

## Multi Cycle

נוסיף רגיסטרים בין השלבים ב־single cycle: שניים ששומרים את המידע שנקרא data instruction ו־instruction מהרגיסטרים, ואחד ששומר את תוצאת ה הוא אותו זיכרון. control הוא מכונת מצבים.

### Pipeline

 ${
m .IF/ID,\ ID/EX,\ EX/MEM,\ MEM/WB}$  נוסיף רגיסטרים בין השלבים: ים:hazard סוגי

- Structural hazards: hardware cannot support a combination of instructions
- Data hazards: Instruction depends on the result of prior instruction which is still in the pipeline.
- Control hazards: branch resolution depends on the result of a previous operation

## :data hazards-פתרונות ל

- תלות שיש תלות כל הפקודות את כל וBubble (interlock) ullet
- Forwarding להשתמש בתוצאה מהרגע שהיא חושבה ולא רק ממתי שהיא נכנסת לרגיסטרים. למשל עבור שתי פעולות אריתמטיות עוקבות נצטרך .Forwarding  $EX/MEM \rightarrow ID/EX$
- אפשר לכתוב ולקרוא מאותו רגיסטר באותו מחזור :Transparent register file שעון.

## :control hazards

- .branch להריץ פקודות עם ההנחה שלא נקח אתה-Always fetch not-taken אם ה־branch נלקח אז נפטר מהפקודות שנמצאות כרגע ב־pipeline אם ה־ משנות את הזיכרון או את הרגיסטרים.
- ה־Delayed branches מתבצע רק כמה פקודות לאחר המיקום שלו. הפקודות שנמצאות ישר אחרי ה־branch מתבצעות בכל מקרה. יתכן .nop שלקומפיילר יהיו פקודות שימושיות לשים שמה - אם לא אפשר לשים

## שערים לוגיים

	$\operatorname{Gate}$	State	Input	Output
MOS	1	On	0	0
WIOD	*	_	1	weak 1
	0 (any value other than 1)	Off	Any	Z
	$\operatorname{Gate}$	State	Input	Output
MOS	0	On	0	weak 0
.,, 05	<b>o</b>	On	1	1
	1  (any value other than 0)	Off	Any	Z

כדי ליצור שערים חלק אחד בנוי מ־PMOS ומחובר לחשמל ומוציא פלטים של 1, וחלק שני בנוי מ־NMOS ומוציא פלטים של 0. אם חלק אחד דלוק החלק השני כבוי (מוציא Z).

x' (not) אופרטורים:  $x_1,\dots,x_n$  משתנים משתנים:  $x_1,\dots,x_n$  אופרטורים: .(nand)  $x \uparrow y$  ,(nor)  $x \downarrow y$  ,(xor)  $x \oplus y$  ,(and) xy ,(or) x + y

מפת קרנו: נסדר את השורות והעמודות כך ששורות ועמודות עוקבות שונות זו מזו בביט אחד. נרצה לכסות את הביטים עם ערך 1 בטבלת האמת עם כמה שפחות מלבנים שאורכם ורוחבם הם חזקות 2, וכל אחד מהם כמה שיותר גדול. כל מלבן הוא מכפלה של כמה משתנים.

#### חלקים לוגיים

**Decoder:** Input: n bits, a number between 0 and  $2^n - 1$ . Output:  $2^n$  bits, output j is  $1 \iff$  input number = j. We can create any function using a decoder and OR gates.

**Encoder:** Input:  $2^n$  bits, "one-hot" - exactly one bit is set to 1.

Output: n bits, representing (in binary) the location of the 1. If not unary, output is not defined.

Multiplexer: Input:  $2^n$  input bits and n selector bits.

Output: one bit which gets the value of the input indexed by selector.

Half Adder: Input: x, y.

Output: sum =  $x \oplus y = x'y + xy'$ , carry = xy

Full Adder: Input:  $x, y, c_{i-1}$ 

Output:  $x, y, s_i, c_i$ . Built by chaining HA(x, y)'s sum to  $\operatorname{HA}(c_{i-1}, \operatorname{sum})$ , which is  $s_i$ , and  $c_i$  is OR of both carry outputs.

**Ripple-Carry Adder:** If  $C_{n-1} = 1$  then there's overflow.

$$\operatorname{HA}(\overset{S_0}{(x_0,y_0)} \xrightarrow{C_0} \operatorname{FA}(\overset{S_1}{(x_1,y_1)} \xrightarrow{C_1} \dots \operatorname{FA}(\overset{S_{n-1}}{(x_{n-1},y_{n-1})} \xrightarrow{C_{n-1}})$$

**Ripple-Carry Subtractor:** (-y) = (y'+1), so:

$$1 \to \operatorname{FA}\left(x_0, y_0'\right) \xrightarrow{C_0} \operatorname{FA}\left(x_1, y_1'\right) \xrightarrow{C_1} \dots \operatorname{FA}\left(x_{n-1}, y_{n-1}'\right) \xrightarrow{C_{n-1}}$$

Signed overflow detection: carry into MSB  $\neq$  carry out of MSB.

Carry-Lookahead Adder:  $g_i = x_i y_i, p_i = x_i + y_i, c_{i+1} = g_i + p_i c_i$ (open the definition for every i)

Comparator:  $x = y \iff x - y = 0 / x \oplus y = 0$ , unsigned  $x \ge y$  $\iff$  computing x-y yields no unsigned overflow, signed  $x \geq y \iff$  $x \ge 0 > y$  or same sign and x - y is non-negative by MSB.

Unsigned Multiplication:  $p_i[j] = a[j] b[i], P = \sum_{i=1}^{n} 2^i p_i$ תזמונים

אמן מקסימלי עד שהפלט מפסיק להשתנות ברגע . $ext{Propagation Delay}: t_{pd}$ שהקלט מפסיק להשתנות.

אמן מינימלי עד שהפלט מתחיל להשתנות ברגע. Contamination Delay  $:t_{cd}$ שהקלט מתחיל להשתנות.

אביב. צריך להיות יציב:  $t_{setup}$ 

שים צריך להיות יציב. d פdge אחרי:  $t_{hold}$ 

. הזמן שלוקח ל־Q להתייצב אחרי ש־Clk התייצב:

.Qב־לשינוי ב־Clk הזמן משינוי : $t_{ccq}$ 

 $t_{cycle} \geq t_{pcq} + t_{pd} + t_{setup}$  דרישה:  $t_{hold} \leq t_{ccq} + t_{cd}$ .IC imes CPI imes Clock cycle ;זמן ריצה

חוק אמדל: נסמן Fraction Enhanced <sup>-</sup> החלק מהזמן בו משתמשים בשיפור. . פי כמה שופר אותו חלק שעבר שיפור Speedup Enhanced

 $\mathrm{Speedup_{Overall}} = \tfrac{\mathrm{ExecTime_{old}}}{\mathrm{ExecTime_{new}}} = \tfrac{1}{(1 - \mathrm{Fraction} \ \mathrm{Enhanced}) + \tfrac{\mathrm{Fraction} \ \mathrm{Enhanced}}{\mathrm{Speedup} \ \mathrm{Enhanced}}}$ 

רגיסטרים

S  $\mathbf{R}$ 

0 0

0 1

SR Latch

D Latch

(level

triggered)

D Flip-Flop

(edge

triggered)

0 WE $Q_{t-1}$  $Q_t$ 

 $Q_{t-1}$ 

WE D  $Q_{t-1}$ D D D D 0→1

 $\overline{Q'_{t-1}}$ 

 $Q_t$ 

0


0

MIPS Register File: Input: Read Reg 1 (5), Read Reg 2 (5), Write Reg (5), Write Data (32)

● Dynamic branch prediction: בשלב ה־fetch: נבחר כתובת לפי ה־ לא שינה אותה, נרצה לקרוא prediction. נשמור ב־Branch Target Buffer.

- שלוקחים אותו. Backward jump predictor פופץ אחורה נניח שלוקחים אותו.
   מייעל לולאות והרבה יותר פשוט מ־dynamic branch prediction.
- strong- :BTB entry מכונת מצבים עם 4 מצבים :Bimodal predictor .ly/weakly not-taken, weakly/strongly taken
  - .Likely taken branch יש פקודה של MIPS II־ב :Software hints ●
- יש MIPS IV: ב־data hazard יש control hazard ל-המיר :Predication פקודות שמעתיקות ערך לפי האם ערך אחר שווה או שונה מ־0. פקודות movn, movz שמעתיקות ערך  ${f RAM}$

יש SRAM ו־DRAM. בשניהם הזיכרון נמצא במטריצה דו מימדית.



את השורה.  $\mathrm{bit}'$ יב ב'  $\mathrm{bit}'$  בכתיבה, נשים ערך ב'  $\mathrm{bit}'$  ב' בכתיבה את השורה. בקריאה, נטען גם את  $\mathrm{bit}'$  וגם את  $\mathrm{bit}'$ , נבחר את השורה, ונמדוד מה ההפרש בין  $\mathrm{bit}'$  ל־'  $\mathrm{bit}'$ . משמש בתור

איכרון לדמת עליו. בכתיבה נשים capacitor עליו. בכתיבה נשים לדירות כל תא הוא capacitor נטען או מוציא את התוכן שלו. ערך x ב־זו ונבחר בשורה ואז ה־capacitor נטען או מוציא את התוכן שלו. בקריאה נטען ערך  $V^{taa/2}$ , נבחר בשורה, ונמדוד את השינויים ב־זו ואז נשחזר את הערך באמצעות כתיבה. בנוסף צריך לעשות Refresh בכך שנבצע קריאה בכל התאים כל כמה זמן כי הטעינה ב־capacitor יורדת באופן טבעי. יותר מהר לקרוא עמודות באותה שורה מאשר שורות שונות. משמש בתור זיכרון ראשי.

## $\underline{\mathbf{Cache}}$

◆ אחרי שניגשים לכתובת לרוב ניגש לכתובות סמוכות
 בקרוב. למשל סריקה של מערך.

 ${
m tag=line\#~(31-5)~offset~(5-0)}$  (64 שורות של: Fully Associative cache כל שורה יכולה להיות בכל מקום ב-

 $tag = line\# (31-14) \mid set (14-5) \mid offset (5-0) : Direct Mapped$  .set ממחאים למספר ה־cache שמתאים למספר רק במקום אחד ב-

 $\overline{\text{tag}} = \text{line} \# (31\text{-}14) \mid \text{set } (13\text{-}5) \mid \text{offset } (5\text{-}0) \mid$ :2-Way Associative

לכל שורה יש שני מקומות שהיא יכולה להיות בהם. מקומות שהיא יכולה את מספר ה־ways, ב־b את גודל הבלוק וב־N את גודל הקאש. נגדיר  $X=\log_2\left(b\right),Y=\log_2\left(c/N\right)$ 

tag = line# (31-Y) set (Y-X) offset (X-0) way set (Y-X) offset (X-0) and (X-0) set (Y-X) offset (X-0) way set (Y-X) offset (X-0) way set (Y-X) offset (X-0) and (Y-X) set (Y-X) offset (X-0) offset (X-0) set (Y-X) offset (X-0) offset (X

Tag Set Office


Tag Array

Tag Ar

.Dirty גם ביט Write-Back המיפוי) ובמקרה של Write-Back בנוסף ביטים של psuedo-LRU בנוסף ביטים של LRU

סוגי cache הויס גם אם ה־Compulsory miss ullet cache miss יקורים אם ה־fully associative קורים גם ב־Capacity miss עובדים עם יותר זיכרון. ullet ממה שיש מקום ב-cache: הגודל של מספיק אבל יש בעיה במיפוי של שורות לקבוצות.

החלפת שורות ב־cache: צריך לבחור את מי להוציא מבין האיברים בקבוצה. בהלפת שורות בי נוציא את השורה :FIFO לממש אבל מנוגד ל־tRU .temporal locality: נוציא את השורה שלא נגעו בה הכי הרבה זמן. חומרה מסובכת ולכן נשתמש ב־pseudo-LRU: עץ בינארי שבו כל צומת שומרת איזה צד היה האחרון בשימוש.



כתיבה עם cache במקרה של thit: ב־hrough תמיד נעדכן גם את מחיבה עם cache הזיכרון וגם את ה-cache. זה טוב ל־coherency אבל לוקח יותר cache. ב-cache נעדכן רק את ה־cache נעדכן את הזיכרון ב־write-Back ב-bandwidth (dirty על פי ביט dirty). זה מוריד את ה־latency (על פי ביט coherency). זה מוריד את ה-cache של כתיבות אבל עלול לשבור cache מוריד את ה-cache מו

כתיבה עם cache ב**מקרה של** ב־miss במקרה עם cache בתיבה עם במקרה של ב" נטען את כל הבלוק עדונה ל־cache ל־cache ורק אז נכתוב ל־read miss (בדומה ל־cache בדומה ל־עדומה ל־Write no-allocate ב־Write המעבד לא צריך לחכות שהכתיבה תסיים. Write-Through

אם קוראים מכתובות לא עגולות יכול להיות שקריאה אחת בData alignment אם קוראים שכל מעולת איכרון חייבת להיות מוצה שני cache line ל-cache line ל-cache line ל-

סנברון זכרון: קוהרנטיות: כל הליבות צריכות לראות את אותה תמונת זיכרון ולראות את המצב העדכני. <u>קונסיסטנטיות:</u> אם כתבנו לכתובת ואף אחד אחר

לא שינה אותה, נרצה לקרוא את אותו ערך שכתבנו. אם כתבנו לכתובת ומישהו אחר קורא ממנה (לאחר מספיק זמן), הוא צריך לקרוא את מה שכתבנו. אם שני מעבדים כותבים לאותה כתובת, כולם יסכ<u>י</u>מו על סדר הכתיבה.

### Exceptions

Cause סוג השגיאה, שומרים את PC ב־EPC פוג השגיאה נשמר ב־EPC אומרים את קבועה. בתובת קבועה. הרגיסטרים וקוראים לפונקציה של מערכת ההפעלה בכתובת קבועה. הרגיסטרים ב פקודות ב־Cause הם לא רגיסטרים רגילים ואפשר לקרוא אותם רק עם פקודות במיוחדות. את הרגיסטרים  $\$k0,\,\$k1$  לא צריך לשמור כי הם משמשים רק את מערכת ההפעלה ולא את מי שנעצר. דוגמאות לשגיאות: Unknown instruction מערכת ההפעלה ולא את מי שנעצר. דוגמאות לשגיאות: (ID), Division by zero (EX), Unaligned address (MEM)

ביstage ב־pipeline ביstage יכולים להיות כמה אקספשנים ב-pipeline בעיות עם יכולים להיות כמה אקספשנים בי stage יכולים להאינסטרקשנים שונים. נתן עדיפות ל־stage מאוחר יותר.  $\bullet$  צריך לבטל את כל האינסטרקשנים הבאים, בדומה לדומה לשרא שלא שלא שלא שלא הוא לא קרה.

pipeline לאורך ה־exception הפתרון הכללי הוא להעביר את המידע על ה־exception לאורך ה-writeback ולהתייחס אליו רק בשלב

## Complex Pipeline

ב־Unified pipeline לכל פקודה לוקח אותה כמות סייקלים לסיים. אבל זה Unified pipeline ליותר מסובך ומעלה את כמות הופך Forwarding הופך pipeline , פקודות שונות יכולות לסיים בשלבים שונים.

אם פקודה שבאה אחריה (עתר זמן מפקודה שבאה אחריה WAW hazard) אז יכול להיות שהפקודה הקצרה יותר כתבה לפני שהפקודה הארוכה הספיקה לעשות זאת. עד עכשיו היה בעיה רק עם RAW. כדי למנוע WAW נצטרך לדעת על כל רגיסטר מתי הוא יהיה מוכן לשימוש באמצעות טבלה:

Register	#0	:ycl∈   4	s til	l wr	iteback 1	In bypass (WB)	In RF
\$1						1	
\$2							1
\$31			1				

בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים ימינה, ואם יש בעיה אז נעשה בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים נשים לב שזה בעייתי גם לכתוב לשני רגיסטרים באותו ה־cycle (בגלל מבנה ה־register file).

Instruction- יכולות לרוץ מספר פקודות במקביל. Superscalar Pipeline: לדוגמה, ב־Superscalar Pipeline, בשלב ה־לבוגמה, ב-U-V Pipeline נוציא level parallelism. לדוגמה, בכל פעם 2 פקודות. ואז שאר השלבים נפרדים ל־U-pipe ול־V-pipe כאשר V-pipe מוגבל יחסית ולא יכול להריץ הכל ומשומש רק בשביל פקודות בלתי תלויות. פקודות מסובכות יכולות להשתמש גם ב־U וגם ב־V. ההחלטה האם להשתמש ב־V-pipe היא ב־Coder היא ב-decoder

#### זיכרון וירטואלי

כתובת בזיכרון מפוצלת ל־Virtual Page Number ול־טבלה רכתובת בזיכרון מפוצלת ל־Virtual Page Number שממפה במבלה על עודעם אותר על־Virtual Page Number שממפה במבלה של מיפויים של פייג'ים.

m pageאם מוכל ב־overlapped TLB and cache access מוכל לגשת למתרגום הכתובת: cache לגשת לאשת להתחיל לגשת ל־offset

cache מתבצע רק במקרה של virtually-addressed cache: תרגום הכתובת מתבצע רק במקרה של wirtually-addressed cache. אבל, יתכן ששני פייג'ים שונים ממופים לאותה כתובת פיזית. אז, אסור miss ששניהם יופיעו ביחד ב-cache miss; וב-cache miss צריך reverse TLB כדי לוודא שאף שורה אחרת לא ממופה לאותה כתובת.

### OOOE

ל־Reorder Buffer (ROB): פקודות נכתבות ונשמרות לפי הסדר שלהן ל־ROB. פקודות יוצאות מה־ROB: פקודות יוצאות מה־ROB ומעדכנות את המצב הארכיטקטוני אם הכי ישנות וסיימו לרוץ. לכל פקודה, אם שני המקורות שלה רצו כבר אז מוכנה לרוץ, אחרת נוסיף אותה לרשימת הפקודות המחכות של המקורות. כשפקודה מסיימת לרוץ היא מעדכנת את המשתמשים שלה והם יכולים להפוך למוכנים.

במקרה של  $\frac{\mathrm{branch}}{\mathrm{cont}}$ , על פי הפרדיקציה נמשיך לקרוא עוד ועוד פקודות. אם זו הייתה פרדיקציה לא נכונה אז נאלץ למחוק את כל ה־ROB אחריו. ובמקרה של  $\frac{\mathrm{coption}}{\mathrm{cont}}$  הוא יקרה רק כשהוא מגיע ל־retire ונרוקן את כל ה־ROB אז.

המשתמשות באותו מספר רגיסטר זה False Dependencies: אם שתי ניקודות משתמשות באותו מספר רגיסטר זה לא אומר בהכרח שיש תלות מידע ביניהן. לכן נוסיף register renaming: נשמור pr\* שמפה כל רגיסטר pr\* לרגיסטר פיזי Register Aliases Table שמפה כל רגיסטר בשלב ה־retire נכתוב לרגיסטר הארכיטקטוני. בנוסף כדי לשחזר את ה־ROB בשלב הרוי flush, בכל ROB entry נשמור היסטוריה שאומרת איזה שינוי ROB בפקודה הזו.

הרבה מהפקודות ב־ROB סיימו לרוץ כבר, ומקום ב־Scheduling Queue הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל ROB הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל פקודה שנכנסת למצוא באיזה פקודה ב־ROB היא תלויה (כדי לרוץ אחריה). SQ הוא תור יותר קטן ששומרים בו רק את הפקודות שעדיין לא רצו. המימוש של התלויות הוא באמצעות מטריצה שבה כל ביט אומר שהפקודה ה־i מחכה לפקודה ה־i כדי להיות מוכנה.

## $\underline{\text{TLP}}$

עד עכשיו עבדנו על instruction-level parallelism אבל אם יש כמה חוטי ריצה נפרדים מעניין אותנו instruction-level parallelism נפרדים מעניין אותנו Symmetric Multi  $^{-}$  SMP .thread-level parallelism הומר אומר שיש מספר מעבדים זהים (ליבות) עם גישה שווה לזיכרון  $^{-}$  Processing ישומר על אותה כמות Simultaneous Multi Threading  $^{-}$  SMT משותף. SMT ליבות אבל לוגית יש פי 2 יותר ליבות. לכל מעבד לוגי יש מצב ארכיטקטוני נפרד, אבל חלק מהמשאבים משותפים. למשל  $^{-}$  SQ הוא משותף לשניהם.  $^{-}$  ROB הוא מפוצל ובכל חצי יש פקודות של  $^{-}$  thread בנפרד.