Register \$0 is constant 0.

Moore and Mealy FSMs: In a Moore FSM, outputs only depend on current state, in Mealy FSM, outputs depend on the current state and on the inputs.

#### MIPS ISA

רגיסטרים: השמות מתחילים ב־\$. אפשר לסמן אותם או בתור \$0, . . . , \$31 אות אותם או בתור ע גם General Purpose Registers- בנוסף ל-\$ $s0-\$s7,\$t0-\$t9,\ldots$  ע את ה־Program Counter שבו נמצאת הכתובת של הפקודה הנוכחית.

(בייטים) half-word כלומר אפשר להעביר בייטים, byte-addressable :זכרון: (גייטים). word ו־

מודל :Von-Neaumann גם הקוד וגם המידע נמצאים באותו הזיכרון. להתמודד עם self-modifying code: מודל self-modifying code להתמודד עם יותר קשה לעדכן קוד.

# :R-type קידוד

op (6) | rs (5) | rt (5) | rd (5) | shamt (5) | funct (6)

 ${
m rd}$  • הוא המקור הראשון השני א רגיסטרים ביסטרים  ${
m rs,\ rt}$  •  ${
m op}=000000$ shamt • destination register • shift משמש רק בשביל אריתמטית או לוגית.

 $(\$t0 \leftarrow \$t1 + \$t2) \text{ add } \$t0, \$t1, \$t2$  דוגמה:

### :I-type קידוד

op (6) | rs (5) | rt (5) | imm (16)

imm • destination register ⁻ rt ,source register ⁻ rs • בוחר פעולה op • 32767ל־-32768 בין signed הוא ערך

> $(\$t0 \leftarrow \$t1 + 4) \text{ addi } \$t0, \$t1, +4$  דוגמה:  $(\$t1 \leftarrow \text{Mem} [\$t2 + 8]) \text{ lw } \$t1, +8 (\$t2)$

> $(\text{Mem} [\$t2 - 4] \leftarrow \$t1) \text{ sw } \$t1, -4 (\$t2)$

(t1 = t2 אם ,target = (PC + 4) + (offset << 2)) beq t1, t2, +7

#### :J-type קידוד op (6) offset (26)

target = ((PC + 4) & 0xf0000000) | (offset << 2)

פסאודו־אינסטרקשן: הרגיסטר \$1 או \$1 משמש את האסמבלר כדי לבטא פקודות מסובכות.

blt \$s0, \$s1, x	slt \$at, \$s0, \$s1; bne \$at, \$zero, x		
nop	sll \$zero, \$zero, 0		
li \$s0. 0x12345678	lui \$at, 0x1234; ori \$s0, \$at, 0x5678		

\$ra ארגומנטים  $\$a0,\ldots,\$a3$  וערכי החזרה \$v0,\$v1. כתובת חזרה .jr \$ra :חזרה מפונקציה. jal foo קריאה לפונקציה

הם t\*, a\*, ra הרגיסרטים: Caller-saved רגיסטרים: Caller-saved .callee-saved הם \$s\*, \$sp. הרגיסטרים. caller-saved

> addi \$sp, \$sp, -4; sw \$ra, (\$sp) מחסנית: לדחוף את \$ra: lw \$ra, (\$sp) ; addi \$sp, \$sp, +4לשחזר את \$ra:

דוגמה לפונקציה שמשתמשת ב־\$s0 וקוראת לפונקציות:

**Epilogue:** addi \$sp, \$sp, -8 sw \$ra, +4(\$sp) sw \$s0, (\$sp)

**Prologue:** lw \$s0, (\$sp) lw \$ra, +4(\$sp) addi \$sp, \$sp, +8 jr \$ra

#### MIPS Single Cycle

Fetch Decode eXecute Memory Writeback

ה־Control מקבל רק את ה־opcode שהוא ה־6 ביטים הראשונים בשביל ליצור את הערכים שלו. יש בנוסף ALU control שמקבל את ה־6 ביטים העליונים עבור  $\mathrm{ALUop}$  את הפקודה) ושני ביטים של R-type (עבור מכילים את מכילים את מכילים או . שאומר הסתמך על ה־6 ביטים העליונים). 10 ביטים העליונים).  $^{-1}$ 

#### Multi Cycle

נוסיף רגיסטרים בין השלבים ב־single cycle: שניים ששומרים את המידע שנקרא data instruction מהרגיסטרים, ואחד ששומר את תוצאת ה־ALU. הזכרון הוא אותו זיכרון. control הוא מכונת מצבים.

## Pipeline

 ${
m .IF/ID,\ ID/EX,\ EX/MEM,\ MEM/WB}$  נוסיף רגיסטרים בין השלבים:

#### ים:hazard ים:

- Structural hazards: hardware cannot support a combination of instructions
- Data hazards: Instruction depends on the result of prior instruction which is still in the pipeline.
- Control hazards: branch resolution depends on the result of a previous operation

#### :data hazards-פתרונות ל

- שיש תלות בפלט: Bubble (interlock) לעצור את כל הפקודות חוץ מזאת שיש
- Forwarding להשתמש בתוצאה מהרגע שהיא חושבה ולא רק ממתי שהיא: נכנסת לרגיסטרים. למשל עבור שתי פעולות אריתמטיות עוקבות נצטרך .Forwarding  $EX/MEM \rightarrow ID/EX$
- אפשר לכתוב ולקרוא מאותו רגיסטר באותו מחזור :Transparent register file שעון.

## econtrol hazards פתרונות ל־

.branch להריץ פקודות עם ההנחה שלא נקח אתה־Always fetch not-taken • אם ה־branch נלקח אז נפטר מהפקודות שנמצאות כרגע ב־pipeline אם ה משנות את הזיכרון או את הרגיסטרים.

branch הראחר המיקום שודות לאחר המיקום :Delayed branches ● שלו. הפקודות שנמצאות ישר אחרי ה־branch מתבצעות בכל מקרה. יתכן שלקומפיילר יהיו פקודות שימושיות לשים שמה <sup>-</sup> אם לא אפשר לשים nop.

• Dynamic branch prediction: בשלב ה־fetch נבחר כתובת לפי ה־ Branch Target Buffer. נשמור ב־prediction

#### שערים לוגיים

	Gate	State	Input	Output
NMOS	1	On	0	0
TVIVIOD	-	On	1	weak 1
	0 (any value other than 1)	Off	Any	${f Z}$
[	$\operatorname{Gate}$	State	Input	Output
PMOS	0	On	0	weak 0
IMOS	O	On	1	1
	1  (any value other than 0)	Off	Any	$\mathbf{Z}$

כדי ליצור שערים חלק אחד בנוי מ־PMOS ומחובר לחשמל ומוציא פלטים של 1, וחלק שני בנוי מ־NMOS ומוציא פלטים של 0. אם חלק אחד דלוק החלק השני כבוי (מוציא Z).

 $(\mathrm{not})$  x' אופרטורים:  $x_1,\ldots,x_n$ , משתנים אופרטורים: x'.(nand)  $x \uparrow y$ , (nor)  $x \downarrow y$ , (xor)  $x \oplus y$ , (and) xy, (or) x + y

מפת קרנו: נסדר את השורות והעמודות כך ששורות ועמודות עוקבות שונות זו מזו בביט אחד. נרצה לכסות את הביטים עם ערך 1 בטבלת האמת עם כמה שפחות מלבנים שאורכם ורוחבם הם חזקות 2, וכל אחד מהם כמה שיותר גדול. כל מלבן הוא מכפלה של כמה משתנים.

### חלקים לוגיים

**Decoder:** Input: n bits, a number between 0 and  $2^n - 1$ . Output:  $2^n$  bits, output j is  $1 \iff$  input number = j.

We can create any function using a decoder and OR gates.

**Encoder:** Input:  $2^n$  bits, "one-hot" - exactly one bit is set to 1. Output: n bits, representing (in binary) the location of the 1. If not unary, output is not defined.

Multiplexer: Input:  $2^n$  input bits and n selector bits.

Output: one bit which gets the value of the input indexed by selector.

**Half Adder:** Input: x, y.

Output: sum =  $x \oplus y = x'y + xy'$ , carry = xy

Full Adder: Input:  $x, y, c_{i-1}$ 

Built by chaining HA(x,y)'s sum to  $x, y, s_i, c_i$ .  $\operatorname{HA}(c_{i-1}, \operatorname{sum})$ , which is  $s_i$ , and  $c_i$  is OR of both carry outputs.

**Ripple-Carry Adder:** If  $C_{n-1} = 1$  then there's overflow.

$$\operatorname{HA}(\overset{S_0}{(x_0,y_0)} \xrightarrow{C_0} \operatorname{FA}(\overset{S_1}{(x_1,y_1)} \xrightarrow{C_1} \dots \operatorname{FA}(\overset{S_{n-1}}{(x_{n-1},y_{n-1})} \xrightarrow{C_{n-1}})$$

Ripple-Carry Subtractor: (-y) = (y' + 1), so:

$$1 \to \operatorname{FA}\left(x_0, y_0'\right) \xrightarrow{C_0} \operatorname{FA}\left(x_1, y_1'\right) \xrightarrow{C_1} \dots \operatorname{FA}\left(x_{n-1}, y_{n-1}'\right) \xrightarrow{C_{n-1}}$$

Signed overflow detection: carry into MSB  $\neq$  carry out of MSB.

Carry-Lookahead Adder:  $g_i = x_i y_i, p_i = x_i + y_i, c_{i+1} = g_i + p_i c_i$ (open the definition for every i)

Comparator:  $x = y \iff x - y = 0 / x \oplus y = 0$ , unsigned  $x \ge y$  $\iff$  computing x-y yields no unsigned overflow, signed  $x \geq y \iff$  $x \ge 0 > y$  or same sign and x - y is non-negative by MSB.

Unsigned Multiplication:  $p_i[j] = a[j] b[i], P = \sum 2^i p_i$ תזמונים

זמן מקסימלי עד שהפלט מפסיק להשתנות ברגע. Propagation Delay  $:t_{pd}$ שהקלט מפסיק להשתנות.

זמן מינימלי אד שהפלט מתחיל להשתנות מינימלי זמן מינימלי מרחיל Contamination Delay  $:t_{cd}$ שהקלט מתחיל להשתנות.

ש־D של edge אות יציב:  $t_{setup}$ 

שים צריך להיות יציב. cdge אחרי  $t_{hold}$ 

. הזמן שלוקח ל־Q להתייצב אחרי ש־Clk התייצב:

 $Q_{t-1}$ 

Qבינוי ב־Clk הזמן משינוי : $t_{ceq}$ 

 $t_{cycle} \geq t_{pcq} + t_{pd} + t_{setup}$  דרישה:  $t_{hold} \leq t_{ccq} + t_{cd}$ .IC  $\times$  CPI  $\times$  Clock cycle :זמן ריצה

חוק אמדל: נסמן Fraction Enhanced החלק מהזמן בו משתמשים בשיפור. בי כמה שופר אותו חלק שעבר שיפור. Speedup Enhanced

 $\frac{\text{ExecTime}_{\text{old}}}{\text{ExecTime}_{\text{new}}} = \frac{1}{(1 - \text{Fraction Enhanced}) + \frac{\text{Fraction Enhanced}}{\text{Speedup Enhanced}}}$  $Speedup_{Overall} = \frac{ExecTime_{new}}{ExecTime_{new}}$ 

#### רגיסטרים

S  $\mathbf{R}$ 

0 0

0



SR Latch

D Latch

(level

triggered)

D D

1

0

1

WE  $Q_{t-1}$  $Q_t$ D  $\overline{\mathrm{WE}}$ 

 $Q_t$ 

0

 $Q'_t$ 

1

D Flip-Flop (edge triggered)

D 0 D D <u>1</u>→0 D 0->1


MIPS Register File: Input: Read Reg 1 (5), Read Reg 2 (5), Write Reg (5), Write Data (32)

Output: Read Data 1 (32), Read Data 2 (32)

#### ● Backward jump predictor: אם ה־branch קופץ אחורה נניח שלוקחים אותו. זה מייעל לולאות והרבה יותר פשוט מ־dynamic branch prediction.

- strong- :BTB entry מכונת מצבים עם 4 מצבים לכל :Bimodal predictor .ly/weakly not-taken, weakly/strongly taken
  - .Likely taken branch יש פקודה של MIPS II-ב־:Software hints ●
- Predication: ל-data hazard: ל-control hazard יש MIPS IV: ב-MIPS iv ב-MIPS iv ניש movn, movz ב-0.

 $\dfrac{\mathbf{RAM}}{\mathsf{CRAM}}$ ו SRAM בשניהם הזיכרון נמצא במטריצה דו מימדית.



את השורה.  $\mathrm{bit}'$ יב ב'  $\mathrm{bit}'$  בכתיבה, נשים ערך x ב־bit וערך אברון ונבחר את השורה. בקריאה, נטען גם את  $\mathrm{bit}'$  וגם את  $\mathrm{bit}'$  ונמדוד ההפרש בין  $\mathrm{bit}'$  משמש בתור  $\mathrm{cache}$ .

איכרון לרמא ניסים. עליו. עליו. בכתיבה נשים capacitor עליו. בכתיבה נשים לעליו. בכתיבה נשים ב־זו ונבחר בשורה ואז ה־capacitor נטען או מוציא את התוכן שלו. בקריאה נטען ערך  $V_{\rm da/2}$ , נבחר בשורה, ונמדוד את השינויים ב־זו ואז נשחזר את הערך באמצעות כתיבה. בנוסף צריך לעשות Refresh בכך שנבצע קריאה בכל התאים כל כמה זמן כי הטעינה ב־capacitor יורדת באופן טבעי. יותר מהר לקרוא עמודות באותה שורה מאשר שורות שונות. משמש בתור זיכרון ראשי.

#### <u>Cache</u>


◆ אחרי שניגשים לכתובת לרוב ניגש לכתובות סמוכות
 בקרוב. למשל סריקה של מערך.

 $ag = ext{line}\# (31-5) | offset (5-0) | (64 שורות של Fully Associative) ושורות של היות בכל מקום ב־cache.$ 

 $tag = line\# (31-14) \mid set (14-5) \mid offset (5-0) \mid : Direct Mapped$  .set מכל שורה יכולה להיות רק במקום אחד ב־cache כל שורה יכולה להיות רק

tag = line# (31-14) | set (13-5) | offset (5-0) :2-Way Associative לכל שורה יש שני מקומות שהיא יכולה להיות בהם.

cאת גודל הבלוק וב-x את מספר ה-ways, ב-x את את גודל הבלוק וב- $X=\log_2\left(b\right),Y=\log_2\left(c/N\right)$  את גודל הקאש. נגדיר  $ag=\lim\#\left(31 ext{-}Y\right)\mid ext{set}\left(Y ext{-}X\right)\mid ext{offset}\left(X ext{-}0\right)$ 




way־l set ב' tag array נצטרך לשמור עבור כל tag array את ה־tag. בנוסף ביט valid (קיים בכל שיטות .Dirty גם ביט Write-Back במיפרה של psuedo-LRU אם יש -bsuedo-LRU בנוסף ביטים של .LRU

AMAT = Hit Rate·Hit Time + Miss Rate·Miss Penalty מהירות זיכרון: Miss Penalty L1 = Hit Time L2 + Miss Rate L2 אם יש L1 ו-L3, אז געווי L2. Miss Penalty L2.

סוגי cache הויס גם אם ה־Compulsory miss ullet cache miss יקורים אם ה־fully associative קורים גם ב־Capacity miss עובדים עם יותר זיכרון. ullet ממה שיש מקום ב-cache ה־Conflict miss יש בעיה בשניה בעיה במיפוי של שורות לקבוצות.

החלפת שורות ב־cache: צריך לבחור את מי להוציא מבין האיברים בקבוצה. בהלפת בולה נוציא את השורה: LRU .temporal locality: קל לממש אבל מנוגד ל־tFIGO: נוציא את השורה שלא נגעו בה הכי הרבה זמן. חומרה מסובכת ולכן נשתמש ב־pseudo-LRU: עץ בינארי שבו כל צומת שומרת איזה צד היה האחרון בשימוש.



כתיבה עם cache במקרה של :hit במקרה מקרה מקרה במקרה של cache במקרה של במקרה של במקרה של cache במקרה אבל לוקח יותר הזיכרון וגם את הכמור המוכרון וגם את הכמור המוכרון בי Write-Back במעוד לעול (dirty על פי ביט cacher). זה מוריד את ה־latency של כתיבות אבל עלול (coherency). או מוריד את ה-coherency של כתיבות אבל עלול

כתיבה עם cache ב**מקרה של במקרה של במקרה של במקרה של במקרה של במקרה של במקרה של במקרה** ל־cache ל־cache ורק אז נכתוב ל־read miss. זה מתאים ל־cache ל־Back ב־Write no-allocate נכתוב ישירות לזיכרון הראשי. זה מתאים ל־Write Through. המעבד לא צריך לחכות שהכתיבה תסיים.

Data alignment: אם קוראים מכתובות לא עגולות יכול להיות שקריאה אחת במכתוב שני מנכתום יש הייבת להיות  $\mathrm{MIPS}^{-1}$  מש דרישה שכל פעולת זיכרון חייבת להיות aligned ל-aligned

סנכרון זכרון: קוהרנטיות: כל הליבות צריכות לראות את אותה תמונת זיכרון ולראות את המצב העדכני. קונסיסטנטיות: אם כתבנו לכתובת ואף אחד אחר לא שינה אותה, נרצה לקרוא את אותו ערך שכתבנו. אם כתבנו לכתובת ומישהו אחר קורא ממנה (לאחר מספיק זמן), הוא צריך לקרוא את מה שכתבנו. אם שני מעבדים כותבים לאותה כתובת, כולם יסכימו על סדר הכתיבה.

## Exceptions

Cause לאחר שגיאה, שומרים את PC ב־EPC register באומרים את שומרים את הבעלה בכתובת קבועה. הרגי<u>סטרים</u> register, וקוראים לפונקציה של מערכת ההפעלה בכתובת קבועה. <u>הרגיסטרים EPC רביסטרים לא רגיסטרים רגילים ואפשר לקרוא אותם רק עם פקודות מיוחדות. את הרגיסטרים  $\$k0,\,\$k1$  לא צריך לשמור כי הם משמשים רק את מערכת ההפעלה ולא את מי שנעצר. דוגמאות לשגיאות: (ID), Division by zero (EX), Unaligned address (MEM).</u>

יכולים pipeline יכולים להיות כמה אקספשנים -pipeline ביstage ביינות עם יכולים להיות כמה אקספשנים ביינות ל־stage שונים. נתן עדיפות ל־stage מאוחר יותר. • צריך לבטל את כל האינסטרקשנים שונים. נתן עדיפות ל־branch misprediction שלא הבאים, בדומה לקחנו אז הוא לא קרה.

pipeline לאורך exception הפתרון הכללי הוא להעביר את המידע ל writeback ולהתייחס אליו רק בשלב

### Complex Pipeline

ב־Unified pipeline לכל פקודה לוקח אותה כמות סייקלים לסיים. אבל זה Non-unified ליותר מסובך ומעלה את כמות הstalla ליותר מסובך ומעלה את כמות pipeline, פקודות שונות יכולות לסיים בשלבים שונים.

אם פקודה קודמת לוקחת יותר זמן מפקודה שבאה אחריה WAW hazard אז יכול להיות שהפקודה הקצרה יותר כתבה לפני שהפקודה הארוכה הספיקה לעשות זאת. עד עכשיו היה בעיה רק עם RAW. כדי למנוע WAW נצטרך לדעת על כל רגיסטר מתי הוא יהיה מוכן לשימוש באמצעות טבלה:

Register	#cycles till writeback 5   4   3   2   1		In bypass (WB)	In RF		
\$1					1	
\$2						1
\$31			1			

בכל סייקל נעדכן אותה בכך שנזיז את כל הביטים ימינה, ואם יש בעיה אז נעשה  $\operatorname{cycle}$  .  $\operatorname{thin}$  בגלו נשים לב שזה בעייתי גם לכתוב לשני רגיסטרים באותו ה־ $\operatorname{cycle}$  (בגלל מבנה ה־ $\operatorname{cycle}$ ).

Instruction- יכולות לרוץ מספר פקודות במקביל. Superscalar Pipeline נוציא: לדוגמה, ב־U-V Pipeline. לדוגמה, ב-decode וה־decode נוציא .level parallelism. לדוגמה, באר חשלבים נפרדים ל-U-pipe ול־שור. ואז שאר השלבים נפרדים ל־U-pipe ול־שורת. ואז שאר השלבים נפרדים ל־U-pipe מוגבל יחסית ולא יכול להריץ הכל ומשומש רק בשביל פקודות בלתי תלויות. פקודות מסובכות יכולות להשתמש גם ב־U וגם ב־V. ההחלטה האם להשתמש ב־U-pipe היא ב־V-pipe.

#### זיכרון וירטואלי

כתובת בזיכרון מפוצלת ל־Virtual Page Number ולי וש טבלה Page Offset מתובת בזיכרון מפוצלת ל־Virtual Page Number שממפה ב־RAM שממפה של פיזית. יש שוא אינים. של מיפויים של פייג'ים.

pageב מוכל ב־set#יש אם מניחים אריים יטיerlapped TLB and cache access מוכל לגשת להתחיל לגשת ל־cache במקביל לתרגום הכתובת.

cache במקרה ער במקרה מתבצע הכתובת מתראיי יעוד יעודים יעודים אז, אסור יעודים ממופים לאותה בייזית. אז, אסור miss אבל, יתכן ששני פייג'ים שונים ממופים לאותה כתובת פיזית. אז, אסור שעניהם יופיעו ביחד ב-cache miss בריך מברה ביחד ב-reverse TLB אריך שאניהם אורה אחרת לא ממופה לאותה כתובת.

### OOOE

(ROB): פקודות נכתבות ונשמרות לפי הסדר שלהן ל־Reorder Buffer (ROB). פקודות יוצאות מה־ROB: פקודות יוצאות מה־ROB ומעדכנות את המצב הארכיטקטוני אם פקודות יוצאות וסיימו לרוץ. לכל פקודה, אם שני המקורות שלה רצו כבר אז מוכנה לרוץ, אחרת נוסיף אותה לרשימת הפקודות המחכות של המקורות. כשפקודה מסיימת לרוץ היא מעדכנת את המשתמשים שלה והם יכולים להפוך למוכנים.

במקרה של <a href="branch">branch</a>, על פי הפרדיקציה נמשיך לקרוא עוד ועוד פקודות. אם זו הייתה פרדיקציה לא נכונה אז נאלץ למחוק את כל ה־ROB אחריו. ובמקרה של exception הוא יקרה רק כשהוא מגיע ל־retire ונרוקן את כל ה־ROB אז.

המשתמשות באותו מספר רגיסטר זה False Dependencies: אם שתי פקודות משתמשות באותו מספר רגיסטר זה לא אומר בהכרח שיש תלות מידע ביניהן. לכן נוסיף register renaming: נשמור r\* שמפה כל רגיסטר r\* לרגיסטר פיזי r\* Register Aliases Table טבלה בשלב ה־retire נכתוב לרגיסטר הארכיטקטוני. בנוסף כדי לשחזר את ה־ROB בשלב ה־ROB, בכל ROB entry נשמור היסטוריה שאומרת איזה שינוי ROB קרה בפקודה הזו.

הרבה מהפקודות ב־ROB סיימו לרוץ כבר, ומקום ב־Scheduling Queue הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל ROB הוא יקר כי צריך בכל סייקל למצוא איזה פקודות בו מוכנות ועבור כל פקודה שנכנסת למצוא באיזה פקודה ב־ROB היא תלויה (כדי לרוץ אחריה). SQ הוא תור יותר קטן ששומרים בו רק את הפקודות שעדיין לא רצו. המימוש של התלויות הוא באמצעות מטריצה שבה כל ביט אומר שהפקודה ה־i מחכה לפקודה ה־i כדי להיות מוכנה.

#### TLP

עד עכשיו עבדנו על instruction-level parallelism אבל אם יש כמה חוטי ריצה Symmetric Multi  $^{\circ}$  SMP .thread-level parallelism נפרדים מעניין אותנו Processing  $^{\circ}$  אומר שיש מספר מעבדים זהים (ליבות) עם גישה שווה לזיכרון משותף. Simultaneous Multi Threading  $^{\circ}$  SMT משותף. ליבות אבל לוגית יש פי 2 יותר ליבות. לכל מעבד לוגי יש מצב ארכיטקטוני נפרד, אבל חלק מהמשאבים משותפים. למשל  $^{\circ}$  הוא משותף לשניהם. ה־ROB הוא מפוצל ובכל חצי יש פקודות של  $^{\circ}$  thread אחר ו־retirement בנפרד.

