


ADD R_0, R_4, R_3

SUB R_0, R_0, R_2

LDR $R_1, [R_0, \# 60]$

AND R_2, R_1, R_0



دستور ADD باید R_0 را تولید کند تا در SUB از آن استفاده شود پس مشکلی

در استیت memory و writeback است و Forward می کنیم

به استیت Execution در دستور SUB و همچنین به دستور LDR.

حال در LDR برای control Hazard نیاز به stall داریم پس AND در سائیکل 5 و

6 stall می شود تا مقدار R_1 در سائیکل 7 مشخص شود تا به استیت Execute


در دستور AND forward شود.

ADD R₀, R₁, R₂


(2)

LDR1 R₁, R₂

ADD R₃, R₁, R₂



توون دستورات قبل از LDR1 دستوری از نوع LDR1 نیستند و دستوری که از این جنبه نیستند نیاز به Data Memory در مرحله memory ندارند می توانیم آن را حذف کنیم و در دستور LDR1 نیز چون برای آدرس دهی فقط یک رجیستر داریم دیگر نیازی به هلوک



همان طوری که مشخص است در سیکل 4 مقدار آدرس R₂ در R₁ قرار داده می شود و در

write back یا forward کردن مقدار R₁ به Execution در اینتر اکشن ADD و Hazard کنترل می شود و دیگر نیازی به stall نیست.

برای تغییر در پردازنده ابتدای سیگنال $LDR1$ در $control$ پردازنده ایجاد می کنیم که اگر صفر باشد $LDR1$ و اگر 1 باشد LDR عادی فعال می شود.
سیس نیاز به $2:1 MUX$ داریم که به این صورت عمل می کند:
اگر سیگنال 1 باشد به صورت قبل عمل می کند ولی اگر صفر باشد $source A$ وارد MUX می شود و خروجی آن وارد MUX دوم می شود که خروجی آن نیز وارد $Data Memory$ می شود و پس از آن با گرفتن یک انتخاب از MUX سوم وصل می کنیم تا پردازنده به کار خود ادامه دهد پس با این تفاوت که وقتی نیازش به $ALU Execution$ نباشد دیگر $stall$ رخ نمی دهد.