

گزارش آزمایش ۶

اعضای گروه: پارسا نوری - فرید فولادی - عرفان رفیعی اسکویی


در ابتدا به شرح دستور عملی که برای تست CPU نوشته ایم می‌پردازیم. دستور العمل مطابق زیر است:

```
li r0, #11
li r1, #101
sal r0, #1
add r0, r1
```


که معادل Machine Code آن مطابق زیر است:

```
1011000000000011
1011000100000101
0000001011000001
0000000001000001
```

حال به توصیف علل صحت عملکرد CPU طراحی شده می‌پردازیم. فایل Test bench را در iSim باز می‌کنیم و سپس وضعیت جناب iSim را به حالت اولیه با استفاده از restart برمیگردانیم و تایم فریم را بر روی 10ns می‌گذاریم و البته register file ها را به شکل موج اضافه می‌کنیم.



در cycle اول اتفاقی نباید بیفتد زیرا reset بر روی یک است. که همین‌طور هم هست.



LI r0, 11


[illegible]

همان طور که در تصویر نیز دیده می‌شود این مهم به وصول رسیده است و در لحظه $t=45\text{ns}$ مقدار 11 بر روی رجیستر شماره 0 نوشته شده است.

حال به توصیف دستور العمل دوم یعنی دستور العمل زیر میپردازیم:

li r1, 101

این دستور العمل بایستی در اولین cycle بعد از reset ، عمل fetch آن انجام شود. یعنی در زمان ۲۰ نانو ثانیه تا ۳۰ نانو ثانیه و همان طور که در بخش قبل توضیح داده شد این عمل بایستی بعد از ۴ و نیم cycle یعنی در لحظه ۶۵ اثرش را بر روی register file بگذارد.




همان طور که در تصویر بالا می بینید این عمل هم به درستی انجام می شود و مقدار 101 در لحظه 65ns بر روی رجیستر شماره یک نوشته می شود.

اجرای دستور خط سوم:

sal r0, #1

این دستور، دستور shift arithmetic left هستش که بایستی مقدار رجیستر r0 را به اندازه یک بیت به سمت چپ شیفต์ بدهد و از آنجا که مقدار قبلی رجیستر صفر برابر 11 بوده مقدار جدید آن بایستی 110 شود. این دستور اثرش یک چرخه بعد از خط قبلی باید بگذارد زیرا دیگر reset ای وجود ندارد که وقفه‌ای بین اجرای دو دستور ایجاد کند.




همان طور که در تصویر بالا دیده می‌شود این اتفاق رخ داده و اکنون رجیستر r0 مقدار 110 را دارد.

اجرای دستور خط چهارم:

add r0, r1

در این دستور بایستی مقدار r0 با r1 جمع شده و حاصل در r0 ریخته شود و از آن جا که r0 مقدار 110 را اکنون دار و r1 مقدار 101 اگر این رو را با هم جمع کنیم حاصل برابر 1011 می شود. پس بایستی بعد از اجرای این دستور مقدار 1011 در رجیستر r0 قرار بگیرد. این مهم نیز هم چون دستور قبلی بایستی در یک چرخه بعد از دستور قبلی اثرش را بگذارد.



همان گونه که در تصویر بالا دیده می شود این مهم نیز رخ داده است.

توضیح تفاوت های این آزمایش با آزمایش قبلی:

مفهوم cpu نوع Pipeline این است که بخش های اجرای هر دستور را از هم سبا کرده تا بخش های قبلی cpu ما بتواند به اجرای دستورات بعدی پردازند و بیکار ننشینند.

پردازنده Pipeline ما ۵ بخش دارد که به ترتیب برابر Fetch و Decode و Execute و Memory و Writeback است. در بین هر یک از این بخش ها یک register بایستی قرار دهیم که مقادیر را ذخیره کنند و تداخلی رخ ندهد.




Figure 7.58 Pipelined processor with full hazard handling



پردازنده ما به صورت بالا پیاده سازی شده است. که بخش های مهم آن به شرح زیر است:



۱. wa3 و wa4 تا مرحله writeback رفته تا در صورت صورت انجام عمل writeback همگام با خروجی بخش کنترل مربوطه یعنی regwritew باشند.
۲. ورودی ماکس PC از ALUResult گرفته شده تا در صورت رخ دادن hazard سریع تر jump خوردن را تشخیص دهیم.
۳. سیگنال های FlushD و StallID و StallIF و FlushE از Hazard Unit گرفته شده تا جلوی hazard ها در صورت jump گرفته شود.
۴. مقادیر ForwardB و ForwardE از Hazard Unit گرفته شده تا حاصل عمل قبل سریع تر در چرخه بعدی مورد استفاده قرار گیرد.
۵. flush ها رجیستر های میانی را clear کرده و stall ها آن ها را disable میکنند.



۶. Stall ها و FlushE در صورتی رخ می‌دهد که یکی از match ها و LME یک باشند و هم چنین FlushD و FlushE در صورتی رخ می‌دهد که JumpTaken رخ داده باشد.



۷. مقادیر ForwardBE و ForwardAE نیز بنا بر Match ها و مقدار RegWrite ها تعیین می‌شود.



عکس کدها:



















ISE Project Navigator (P.20131013) - /home/parsa/Xilinx-Projs/Pipelined-CPU/Pipelined-CPU/Pipelined-CPU.xise - [top (RTL1)]

File Edit View Project Source Process Tools Window Layout Help

Design View: Implementation Simulation

Hierarchy

- Pipelined-CPU
 - xc3s100e-5vq100
 - de2execdp (de2exedp.v)
 - de2execctrl (de2execctrl.v)
 - top (top.v)
 - cpu - cpu (cpu.v)
 - c - controller (controller.v)
 - cu - ctrlunit (ctrlunit.v)
 - d2ec - flopenr (flopenr.v)
 - cl - condlogic (condlogic.v)
 - q2mc - flopr (flopr.v)
 - m2wc - flopr (flopr.v)
 - dp - datapath (datapath.v)
 - pcmux - mux2 (mux2.v)
 - pcreg - flopenr (flopenr.v)
 - pcadd1 - adder (adder.v)
 - f2ddp - fe2dedp (fe2dedp.v)
 - destinationMux - mux2 (mux2.v)
 - rf - regfile (regfile.v)

No Processes Running

Processes: top

- Design Summary/Reports
- Design Utilities
 - Create Schematic Symbol
 - View Command Line Log File
 - View HDL Instantiation Template
- User Constraints
- Synthesize - XST
 - View RTL Schematic
 - View Technology Schematic
 - Check Syntax
 - Generate Post-Synthesis Simulation ...
- Implement Design
 - Generate Programming File
 - Configure Target Device
 - Analyze Design Using ChipScope

Start Design Files Libraries

ctrlunit.v condlogic.v flopenr.v mux2.v adder.v hazardunit.v imem.v dmem.v top.ngn1 top (RTL1)

View by Category

Design Objects of Top Level Block

Instances	Pins	Signals	Name	Value
dp	dp	dp	datapath:1	

Properties of Instance: dp

Type	Value
datapath:1	

Console Errors Warnings Find in Files Results View by Category

[1160,5632]