


#### آزمایش ضرب با استفاده از شیفت و اضافه کردن

#### تصویر RTL Schematic:












#### تصویری از Technology Schematic:





### خروجی design summary:



## خروجی delay ها:

Delay: 6.222ns (Levels of Logic = 65)
Source: mltplc/new\_multiplicand\_0 (FF)

Destination: prd/new\_product\_63 (FF)
Source Clock: clk rising

Source Clock: clk rising Destination Clock: clk rising

Data Path: mltplc/new\_multiplicand\_0 to prd/new\_product\_63

		Gate	Net	
Cell:in->out	fanout	Delay	Delay	Logical Name (Net Name)
FD:C->Q	2	0.514	0.532	
mltplc/new multiplicar	nd 0 (mlt	plc/new	multipl	icand 0)
LUT2:I0->O	_ 1	0.612	0.000	alu/Madd out lut<0>
<pre>(alu/Madd out lut&lt;0&gt;)</pre>				
MUXCY:S->O	1	0.404	0.000	alu/Madd_out_cy<0>
(alu/Madd_out_cy<0>)				
MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<1>
(alu/Madd_out_cy<1>)				
MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<2>
(alu/Madd_out_cy<2>)				
MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<3>
(alu/Madd_out_cy<3>)				
MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<4>
(alu/Madd_out_cy<4>)				
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<5>
(alu/Madd_out_cy<5>)				
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<6>
(alu/Madd_out_cy<6>)				
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<7>
(alu/Madd_out_cy<7>)				
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<8>
(alu/Madd_out_cy<8>)				
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<9>
(alu/Madd_out_cy<9>)	_			
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<10>
(alu/Madd_out_cy<10>)	_			
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<11>
(alu/Madd_out_cy<11>)	1	0 0 5 0	0 000	1 /24 11 4 410
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<12>
(alu/Madd_out_cy<12>)	1	0 050	0 000	-1/M1-1/12>
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<13>
(alu/Madd_out_cy<13>)				

MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<14>
(alu/Madd_out_cy<14>) MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<15>
<pre>(alu/Madd_out_cy&lt;15&gt;)     MUXCY:CI-&gt;O</pre>	1	0.052	0.000	alu/Madd_out_cy<16>
<pre>(alu/Madd_out_cy&lt;16&gt;)           MUXCY:CI-&gt;O</pre>	1	0.052	0.000	alu/Madd_out_cy<17>
<pre>(alu/Madd_out_cy&lt;17&gt;)      MUXCY:CI-&gt;0</pre>	1	0.052	0.000	alu/Madd_out_cy<18>
<pre>(alu/Madd_out_cy&lt;18&gt;)           MUXCY:CI-&gt;O</pre>	1	0.052	0.000	alu/Madd_out_cy<19>
<pre>(alu/Madd_out_cy&lt;19&gt;)           MUXCY:CI-&gt;0</pre>	1	0.052	0.000	alu/Madd_out_cy<20>
<pre>(alu/Madd_out_cy&lt;20&gt;)      MUXCY:CI-&gt;0</pre>	1	0.052	0.000	alu/Madd_out_cy<21>
<pre>(alu/Madd_out_cy&lt;21&gt;)      MUXCY:CI-&gt;O</pre>	1	0.052	0.000	alu/Madd out cy<22>
<pre>(alu/Madd_out_cy&lt;22&gt;)     MUXCY:CI-&gt;0</pre>	1	0.052	0.000	alu/Madd out cy<23>
<pre>(alu/Madd_out_cy&lt;23&gt;)     MUXCY:CI-&gt;0</pre>	1	0.052	0.000	alu/Madd out cy<24>
(alu/Madd_out_cy<24>) MUXCY:CI->0	1	0.052	0.000	alu/Madd out cy<25>
(alu/Madd_out_cy<25>)				
MUXCY:CI->O (alu/Madd_out_cy<26>)	1	0.052	0.000	alu/Madd_out_cy<26>
MUXCY:CI->O (alu/Madd_out_cy<27>)	1	0.052	0.000	alu/Madd_out_cy<27>
MUXCY:CI->O (alu/Madd_out_cy<28>)	1	0.052	0.000	alu/Madd_out_cy<28>
MUXCY:CI->0 (alu/Madd_out_cy<29>)	1	0.052	0.000	alu/Madd_out_cy<29>
<pre>MUXCY:CI-&gt;0 (alu/Madd_out_cy&lt;30&gt;)</pre>	1	0.052	0.000	alu/Madd_out_cy<30>
MUXCY:CI->O (alu/Madd out cy<31>)	1	0.052	0.000	alu/Madd_out_cy<31>
MUXCY:CI->O (alu/Madd out cy<32>)	1	0.052	0.000	alu/Madd_out_cy<32>
MUXCY:CI->O (alu/Madd out cy<33>)	1	0.052	0.000	alu/Madd_out_cy<33>
MUXCY:CI->O (alu/Madd out cy<34>)	1	0.052	0.000	alu/Madd_out_cy<34>
MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<35>
<pre>(alu/Madd_out_cy&lt;35&gt;)</pre>				

MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<36>
(alu/Madd_out_cy<36>)  MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<37>
(alu/Madd_out_cy<37>)  MUXCY:CI->0	1	0.052	0.000	alu/Madd_out_cy<38>
(alu/Madd_out_cy<38>)  MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<39>
(alu/Madd_out_cy<39>)  MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<40>
(alu/Madd_out_cy<40>)  MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<41>
(alu/Madd_out_cy<41>)  MUXCY:CI->O	1	0.052	0.000	alu/Madd_out_cy<42>
(alu/Madd_out_cy<42>)  MUXCY:CI->0	1	0.051	0.000	alu/Madd_out_cy<43>
(alu/Madd_out_cy<43>)  MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<44>
(alu/Madd_out_cy<44>)  MUXCY:CI->0	1	0.051	0.000	alu/Madd_out_cy<45>
(alu/Madd_out_cy<45>)  MUXCY:CI->0	1	0.051	0.000	alu/Madd_out_cy<46>
(alu/Madd_out_cy<46>)  MUXCY:CI->0	1	0.051	0.000	alu/Madd_out_cy<47>
<pre>(alu/Madd_out_cy&lt;47&gt;)           MUXCY:CI-&gt;O (alu/Madd out cy&lt;48&gt;)</pre>	1	0.051	0.000	alu/Madd_out_cy<48>
MUXCY:CI->O  (alu/Madd out cy<49>)	1	0.051	0.000	alu/Madd_out_cy<49>
MUXCY:CI->O  (alu/Madd out cy<50>)	1	0.051	0.000	alu/Madd_out_cy<50>
MUXCY:CI->O  (alu/Madd out cy<51>)	1	0.051	0.000	alu/Madd_out_cy<51>
MUXCY:CI->O  (alu/Madd out cy<52>)	1	0.051	0.000	alu/Madd_out_cy<52>
MUXCY:CI->O (alu/Madd out cy<53>)	1	0.051	0.000	alu/Madd_out_cy<53>
MUXCY:CI->O (alu/Madd out cy<54>)	1	0.051	0.000	alu/Madd_out_cy<54>
MUXCY:CI->O  (alu/Madd out cy<55>)	1	0.051	0.000	alu/Madd_out_cy<55>
MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<56>
<pre>(alu/Madd_out_cy&lt;56&gt;)           MUXCY:CI-&gt;O (alu/Madd out cy&lt;57&gt;)</pre>	1	0.051	0.000	alu/Madd_out_cy<57>
(aru/mada_out_cy<5/2)				

	MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<58>
(alı	n/Madd_out_cy<58>)				
	MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<59>
(alı	n/Madd_out_cy<59>)				
	MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<60>
(alı	ı/Madd_out_cy<60>)				
	MUXCY:CI->O	1	0.051	0.000	alu/Madd_out_cy<61>
(alı	ı/Madd_out_cy<61>)				
	MUXCY:CI->O	0	0.051	0.000	alu/Madd_out_cy<62>
(alı	ı/Madd_out_cy<62>)				
	XORCY:CI->O	1	0.699	0.000	alu/Madd_out_xor<63>
(sun	1<63>)				
	FDRE:D		0.268		prd/new_product_63
	Total		6.222ns		ns logic, 0.532ns route)
				(91.5%	logic, 8.5% route)

# تصویری از شکل موج:

