گز ارش آز مایش ۶


اعضاى گروه: پارسا نورى - فربد فولادى - عرفان رفيعي اسكويي

در ابتدا به شرج دستور العملي كه براي تست CPU نوشته ايم ميپردازيم. دستور العمل مطابق زير است:


li r0, #11 li r1, #101 sal r0, #1 add r0, r1

كه معادل Machine Code آن مطابق زير است:


حال به توصیف علل صحت عملکرد CPU طراحی شده میپردازیم. فایل Test bench را در iSim باز میکنیم و سپس وضعیت جناب iSim را به حالت اولیه با استفاده از register file برمیگردانیم و تایم فریم را بر روی 10ns میگذاریم و البته register file ها را به شکل موج اضافه میکنیم.



در cycle اول اتفاقی نباید بیفتد زیرا reset بر روی یک است. که همین طور هم هست.




این دستور العمل در نیمه دوم Cycle پنچم بایستی نتیجه اش دیده شود. زیرا ما با یک CPU از نوع PipeLine سر و کار داریم و این بدان معناست که همزمان با اجرای دستور العمل در بخش های بعدی CPU بخش های قبلی آن به اجرای دستورات بعدی میپردازند که ما این زوند را با گذر هر Cycle کنترل میکنیم. از طرفی برای عدم ایجاد تداخل در حین انجام عمل خواندن و نوشتن در Register File این ایده به کار برده میشود که مشوتار در هنگامی که ساعت بر روی لبه پایینی اش قرار دارد انجام شود و در هنگامی که در لبه بالایی ساعت قرار داریم تنها عمل خواندن انجام شود. بدین روش ما میتوانیم که از تداخل هنگام خواندن و نوشتن در هنگامی که زمان بر روی خواندن و نوشتن در هنگامی که زمان بر روی 45ns لاده شده ما بایستی در هنگامی که زمان بر روی 45ns



همان طور که در تصویر نیسز دیده میشود این مهم به وصول رسیده است و در لحظه t=45ns مقدار 11 برروی رجیستر شماره 0 نوشته شده است. حال به توصيف دستور العمل دوم يعنى دستور العمل زير ميپردازيم:


li r1, 101

این دستور العمل بایستی در اولین cycle بعد از reset ، عمل fetch آن انجام شود. یعنی در زمان ۲۰ نانو ثانیه تا ۳۰ نانو ثانیه و همان طور که در بخش قبل توضیح داده شد این عمل بایستی بعد از ۴و نیم cycle یعنی در لحظه ۶۵ اثرش را برروی register file بگذارد.



همان طور که در تصویر بالا میبینید این عمل هم به درستی انجام میشود و مقدار 101 در لحظه 65ns بر روی رجیستر شماره یک نوشته میشود. این دستور، دستور shift arithmetic left هستش که بایستی مقدار رجیستر ro را به اندازه یک بیت به سمت چپ شیفت بدهد و از آنجا که مقدار قبلی رجیستر صفر برابر 11 بوده مقدار جدید آن بایستی 110 شود.


این دستور اثرش یک چرخه بعد از خط قبلی باید بگذارد زیرا دیگر reset ای وجود ندارد که وقفهای بین اجرای دو دستور ایجاد کند.



همان طور که در تصویر بالا دیده می شود این اتفاق رخ داده و اکنون رجیستر ro مقدار 110 را دارد.

در این دستور بایستی مقدار r0 با r1 جمع شده و حاصل در r0 ریخته شود و از آن جا که r0 مقدار 110 را اکنون دار و r1 مقدار 101 اگر این رو را با هم جمع کنیم حاصل برابر 1011 می شود. پس بایستی بعد از اجرای این دستور مقدار 1011 در رجیستر r0 قرار بگیرد.

این مهم نیز هم چون دستور قبلی بایستی در یک چرخه بعد از دستور قبلی اثرش را بگذارد.



همان گونه که در تصویر بالا دیده میشود این مهم نیز رخ داده است.

توضيح تفاوت هاى اين أزمايش با أزمايش قبلى:

مفهوم cpu نوع Pipeline این است که بخش های اجرای هر دستور را از هم سبا کرده تا بخش های قبلی cpu ما بتواند به اجرای دستورات بعدی بپردازند و بیکار ننشینند.

پردازنده Pipeline ما ۵ بخش داردکه به ترتیب برابر Fetch و Decode و Execute و Memory و Writeback است. در بین هر یک از این بخش ها یک register بایستی قرار دهیم که مقادیر را ذخیره کنند و تداخلی رخ ندهد.




Figure 7.58 Pipelined processor with full hazard handling

يردازنده ما به صورت بالا بياده سازى شده است. كه بخش هاى مهم آن به شرح زير است:

- ۱. wad و wad تا مرحله writeback رفته تا در صورت صورت انجام عمل writeback همگام با خروجی بخش کنترل مربوطه یعنی regwritew باشند.
- ۲. ورودی ماکس PC از ALUResult گرفته شده تا در صورت رخ دادن hazard سریع تر jump خوردن را تشخیص دهیم.
 - ۳. سیگنال های FlushD و StallP و StallF و FlushE از hazard unit گرفته شده تا جلوی hazard ها در صورت jump گرفته شود.
- ۴. مقادیر ForwardE و ForwardB از Hazard Unit گرفته شده تا حاصل عمل قبل سریع تر در چرخه بعدی مورد استفاده قرار گیرد.
 - 4. flush ها رجیستر های میانی را clear کرده و stall ها آن ها را disable میکنند.

? . Stall ها و FlushE در صورتی رخ میدهد که یکی از match ها و LME یک باشند و هم چنین FlushD و FlushE در صورتی رخ میدهد که JumpTaken رخ داده باشد.

۷. مقادیر ForwardAE و ForwardBE نیز بنا بر Match ها و مقدار RegWrite ها تعیین می شود.

عكس كدها:

