گزارش بخش 3

عرفان رفیعی - فربد فولادی - پارسا نوری (گروه 1)

زمانی که پردازنده از حافظه درخواست خواندن دارد، ابتدا معتویات حافظه کش سیستم بررسی می شود. اگر دادهٔ مدنظر در حافظه رم وجود ندارد و به این مدنظر در حافظه رم وجود ندارد و به این ترتیب، سرعت فر آیند بیشتر خواهد شد.

طبق عکسی که در کانال گذاشته شد حافظه cache را پیاده میکنیم:

3 bits		3 bits			2 bits		
	29	Valid	Tag	Data	Data	Data	Data
1	11	1	000	0x00	0x01	0x02	0x03
1	10	1	000	0x04	0x05	0x06	0x07
_ 1	01	0	000	0x08	0x09	0x0A	0x0B
Decoder 3x8	00	1	010	0x0C	0x0D	0x0E	0x0F
<u>a</u> 0	11	1	100	0x10	0x11	0x12	0x13
0	10	0	101	0x14	0x15	0x16	0x17
0	01	1	110	0x18	0x19	0x1A	0x1B
0	00	0	111	0x1C	0x1D	0x1E	0x1F
		J.	(1 bit)		00 01 M	10 11 ux Data bus (8	

توضيح :

چهار رجیستر برای هر ستون از داده های هشت بیتی ساختیم که هر کدام هشت خط دارند و در نام آنها ، واضح است که نشان دهنده ی کدام ستون هستند.

هشت خط تگ و هشت بیت هم valid در نظر گرفته شده است.

```
21 module cache (
22
         input clk,
23
         input [7:0] address,
         input [31:0] data,
24
         output reg hit,
25
26
         output reg [7:0] out
                                   ابتدا تمام بیتهای valid را صفر می کنیم که ورودیهای ما همیشه در اولین اجرا
28
29
         reg [7:0] m00 [0:7];
                                       در کش ذخیره شوند و درواقع مموری ما خالی از اطلاعات ( در ابتدا ) باشد.
30
         reg [7:0] m01 [0:7];
         reg [7:0] ml0 [0:7];
31
         reg [7:0] mll [0:7];
32
         reg [2:0] tag [0:7];
33
         reg [7:0] v;
34
35
         initial begin
36
         v=8'b000000000;
37
38
```

در ادامه ، برنامهی طراحی شده را پیاده میکنیم و این پیادهسازی بسیار ساده خواهد بود. فقط کافیست بررسی کنیم که آدرس ورودی در کش ذخیره شده یا خیر.

```
40
        always @(posedge clk)
        if(clk) begin
41
          if (address [7:5] == tag [address [4:2]] && v [address [7:5]] == 1 ) begin
42
43
             hit <= 1:
44
             if (address[1:0] == 0) begin
45
                out <= m00[ address [7:5] ];
             end else if ( address[1:0] == 1 ) begin
                out <= m01[ address [7:5] ];
             end else if ( address[1:0] == 2 ) begin
                out <= m10[ address [7:5] ];
50
             end else begin
                out <= mll[ address [7:5] ];
51
                                                                                            سیس با توجه به دو بیت کمارزش
52
53
          else begin
54
                                                                                              آدرس ، خروجی را تنظیم میکنیم:
             v [ address [4:2] ] <= 1;
55
             tag [ address [4:2] ] <= address [7:5];
56
             hit <= 0;
57
             m00[ address [7:5] ] = data [7:0];
58
             m01[ address [7:5] ] = data [15:8];
59
             ml0[ address [7:5] ] = data [23:16];
60
61
             ml1[ address [7:5] ] = data [31:24];
62
             if( address[1:0] == 0 ) begin
                out <= m00[ address [7:5] ];
             end else if ( address[1:0] == 1 ) begin
                out <= m01[ address [7:5] ];
             end else if ( address[1:0] == 2 ) begin
66
                out <= m10[ address [7:5] ];
67
             end else begin
68
69
                out <= mll[ address [7:5] ];
             end
70
          end
71
        end
72
       initial begin
          // Initialize Inputs
          clk = 0;
          address = 0;
          data = 0;
                                                     برای تست هم به سادگی می توان یک آدرس را درنظر گرفت و دو بیت انتهایی
          // Wait 100 ns for global reset to finish
          #100;
          // Add stimulus here
                                                      آنرا (کمارزش) تغییر داد تا صحت عملکرد هیت و خروجی بررسی شود:
          address = 8'bllllllll;
          data = 3563236;
          #100:
          address = 8'bll1111100;
          #100:
          address = 8'b11111101:
          #100;
          address = 8'b11111110;
          #100:
          address = 8'b11111111:
          #100:
```

کلاک این تست ، هر 100 نانو ثانیه تغییر میکند. در این تست ما یک ورودی به کش میدهیم و در ادامه هشت بیت هشت بیت آن را در خروجی به نمایش میگذاریم:

		449.821 ns						
Name	Value	0 ns	200 ns	400 r	s 	600 ns	800 ns	
le hit	1							
out[7:0]	00110110	00000000	(11100100)(01011110	0011	0110	00000000		
l₀ clk	1	\mathbf{m}		W				
▶ 🚮 address[7:0]	11111110	(000000)(11111111	11111100 \(11111101	1111	1110	11111111		
▶ ■ data[31:0]	0000000000	(000000)	00	00000	0001101100101	11011100100		
Ra Landin Real St								

میبینیم که خروجی ما به ترتیب هشت بیت کمارزش ورودی ، هشت بیت دوم و سوم و هشت بیت پرارزش آن را نمایش میدهد. هیت نیز در تمام طول اجرای این تست (بعد از گرفتن ورودی) یک است زیرا آدرس داده شده تغییری نکرده و همان آدرس قبلی باقیمانده.

بحران زمانی نیز در جدول زیر معلوم است:

Destination	clk (edge) to PAD	 Internal Clock(s)	10 33	Clock Phase
	7 145 (R)	+	+	0.000
out<0>		clk_IBUF	i i	0.000
out<1>		clk IBUF	ű -	0.000
out<2>		clk IBUF	i i	0.000
out<3>	7.263(R)	clk IBUF	1	0.000
out<4>	7.438(R)	clk IBUF	1	0.000
out<5>	7.703(R)	clk IBUF	1	0.000
out<6>	7.580(R)	clk IBUF	1	0.000
out<7>	7.319(R)	clk IBUF	1	0.000