


## دستور کار آزمایشگاه مجازی مدارهای منطقی و معماری کامپیوتر


### آزمایش اول (جمع کننده BCD و شمارنده جانسون)

هدف از این آزمایش توصیف سخت افزار مدارهای جمع کننده BCD و شمارنده جانسون است که دانشجو می تواند برای این کار از شبیه سازی های سخت افزاری FPGA همانند Xilinx ISE برای شبیه سازی کمک بگیرد. این آزمایش در واقع شروعی برای کار با شبیه سازی است، بنابراین دانشجو بایستی با محیط شبیه ساز و کار با آن آشنایی پیدا کند تا بتواند ادامه آزمایش ها را با تسلط بیشتری انجام دهد.

الف: در این آزمایش بایستی مدارهای جمع کننده و شمارنده توسط Verilog توصیف شوند، شماتیک آن بررسی و سپس شبیه سازی انجام شود. بدین منظور، تعدادی سیگنال های ورودی به مدار اعمال شود تا صحت مدار مورد بررسی قرار گیرد. در آزمایش اول سنتز مدارهای توصیف شده به عنوان یکی از بخش های مهم پیاده سازی سخت افزاری، اختیاری است اما از آزمایش های بعدی سنتز مدارهای توصیف شده در نظر گرفته خواهد شد. برای توصیف مدار جمع کننده، ابتدا یک ماژول اصلی تعریف کنید، سپس یک بلاک جمع کننده مانند شکل (۱) را در آن توصیف کنید. این بلاک برای جمع یک رقم دهدهی کاربرد دارد. برای جمع اعداد با ارقام بیشتر دانشجو می تواند به کمک بلاک توصیف شده در مرحله ی قبل و نمونه گیری از آن مدار جمع کننده BCD سه رقمی را توصیف، شماتیک مدار را مشخص کند و و با چند ورودی مختلف نتایج خروجی شبیه سازی را به استاد درس گزارش دهد. شکل (۲) بلاک جمع کننده BCD برای اعداد سه رقمی را نشان می دهد که توسط سه بلوک جمع کننده BCD طراحی شده است.




شکل (۱): نمودار بلوکی جمع کننده BCD



شکل (۲): جمع کننده سه رقمی با بلوک BCD

ب: شمارنده جانسون از تعدادی فلیپ-فلاپ تشکیل شده است که همانند شکل (۳) خروجی هر یک به ورودی دیگری متصل شده است با این تفاوت که خروجی معکوس‌کننده آخرین فلیپ فلاپ به ورودی اولین فلیپ فلاپ متصل می‌شود. در یک شمارنده جانسون چهار بیتی، ابتدا بلوک‌ها شامل چهار سطح صفر منطقی هستند و الگویی هشت بیتی را ایجاد می‌کنند. در واقع چون معکوس خروجی Q به ورودی فلیپ-فلاپ اول وارد می‌شود، این هشت الگو به صورت دائمی تکرار می‌شوند. به عنوان مثال، ۰۰۰۰، ۰۰۰۱، ۰۰۱۱، ۰۱۱۱، ۱۱۱۰، ۱۱۰۰، ۱۰۰۰ الگوی هشت تایی هستند که شمارنده هر بار تکرار می‌کند. پس از شبیه‌سازی مدار، دیاگرام زمانبندی این الگوها را به استاد درس گزارش دهید.

با کمک الگوی خروجی از شمارنده جانسون یک مدار timing هشت حالت بسازید. مدارهای تایمینگ هشت حالت مدارهایی هستند که هشت خروجی دارند و مانند یک دیکدر، فقط یکی از خروجی‌های آنها در هر لحظه می‌تواند یک باشد و بقیه صفر خواهند بود. یعنی در هر لحظه یکی از آنها فعال است و در رسیدن کلاک بعدی، آن خط غیرفعال و سیگنال دیگری یک و سایرین خاموش خواهند بود. دانشجو در رابطه با مدار timing تحقیق کند و به کمک شمارنده جانسون توصیف شده در مرحله قبل آن را شبیه‌سازی کند و خروجی را به استاد درس گزارش دهد.



شکل (۳): شمارنده جانسون چهار بیتی

❖ دانشجویان گرامی کد مدار توصیف شده به همراه گزارش مناسبی از انجام آزمایش را تا مهلت تعیین شده توسط استاد مربوطه برای ایشان ارسال کنند. در گزارش ابتدا راجع به آزمایش (طرح مدار، جدول درستی، مزایا و معایب) توضیحی مفید ارائه کنید و سپس کد مدار توصیف شده را به همراه توضیحات مناسبی در گزارش شرح دهید. پس از اینکه طرح توصیف شده را با نوشتن Test Bench برای مدار شبیه‌سازی کردید، با انتخاب چند نمونه از ورودی‌ها، شکل‌های موج خروجی را در گزارش توضیح دهید. مجموع فایل‌های کد و گزارش را در قالب یک فایل فشرده شده برای استاد مربوطه ارسال کنید. نام فایل فشرده: Lab Number, Group Name.Zip