

بسمه تعالی تمرین هفتم درس معماری کامپیوتر نیمسال اول ۹۹-۹۰ مهلت تحویل ساعت ۲۳:۵۵ روز ۲۳۹۹/۰۸/۲۳




۱. حاصل جمع دو عدد علامتدار A و B در زیر نشان داده شدهاست. مداری را طراحی کنید که بتواند با استفاده از بیتهای ورودی و خروجی، تشخیص دهد که آیا در حاصل جمع، سرریز 1 رخ دادهاست یا خیر.

$$A = S_A A_{n-2} \dots A_1 A_0$$

$$B = S_B B_{n-2} \dots B_1 B_0$$

$$O = S_O O_{n-2} \dots O_1 O_0$$

۲. شکل زیر طرح یک جمع کننده ی BCD (دهدهی) یک رقمی را نشان می دهد. اگر تاخیر هر تمام جمع کننده کرد در محاسبه ی بیتهای جمع و رقم نقلی را برابر d_{FA} و تاخیر هر گیت AND یا OR یا d_{gate} در نظر بگیریم، بیشترین تاخیر در جمع کننده ی دهدهی ۲ رقمی که در آن از جمع کننده های Ripple Adder (RCA) استفاده شده است آورید.




۳. شکل صفحهی بعد یک مدار حسابی را نشان میدهد. جدول تابع این مدار را تکمیل کنید.

S1	S2	Cin	F
0	0	0	?
0	0	1	?
0	1	0	?
0	1	1	?
1	0	0	?
•••			?
1	1	1	?

¹ Overflow

² Full Adder (FA)



لطفا نکات زیر را در نظر بگیرید.

۱- تمرینات را به صورت انفرادی انجام دهید. با هم حل کردن نیز مشکل دارد.

۲- پاسخهای خود را با کیفیت مناسب و خوانا اسکن کنید. برای نامگذاری فایل تکلیف ابتدا شماره دانشجویی و سپس نام و نام خانوادگی و این دو را با یک «_» از هم جدا کنید.

StudentNumber_Name.pdf

۳- تمیزی و خوانایی پاسخ تمرینات از اهمیت بالایی برخوردار است.

۴- اشكالات خود را مىتوانيد از طريق ايميل <u>cafall2020@gmail.com</u> بپرسيد.

۵- مهلت تحویل تمرین ساعت ۵۵:۲۳ جمعه ۲۳ آبان ۹۹ میباشد.

موفق باشيد