معماری کامپیوتر تمرین هفتم

سوال اول


حاصل جمع دو عدد علامت دار A و B در زیر نشان داده شده است. مداری را طراحی کنید که بتواند با استفاده از بیت های ورودی و خروجی، تشخیص دهد که آیا در حاصل جمع، سرریز رخ داده است یا خیر

A = Sa An-2 ... Al A0 B = Sb Bn-2 ... Bl B0

O = So On-2 ... O1 O0

میدانیم که سرریز در جمع اعداد علامت دار مکمل-۲ (طبق بیتهای مشخص شده در سوال) زمانی رخ می دهد که: Sa'.Sb'.So + Sa.Sb.So' = 1

یعنی هر زمان که دو عدد مثبت با هم جمع شوند، اما حاصل منفی شود یا هر زمان که دو عدد منفی با هم جمع شوند و حاصل مثبت شود، یعنی سرریز رخ داده است.




سوال دوم

در شکل یک جمعکنندهی BCD وجود دارد. تاخیر هر FA برابر است با OFA تاخیر هر گیت AND و OR برابر است با Ogate مطلوب است محاسبه یی بیش ترین تاخیر در جمعکننده ی دهده ی ۲ رقمی

یک جمعکننده ی BCD باید دو رقم دهدهی را با هم جمع کند. هر رقم در دنیای دهدهی در بازهی ۰ تا ۹ قرار دارد. بنابراین در نهایت میتواند یک عدد ۴ رقمی در دنیای باینری باشد. به همین دلیل برای محاسبه ی جمع دو رقم دهدهی ما نیاز به جمعکننده ی چهاربیتی داریم.

حالا که قرار هست تاخیر یک جمعکننده ی دهدهی ۲ رقمی را بیابیم، پس به دو تا از مدار های بالا نیاز خواهیم داشت.



4-bit Adder

4-bit Adder

4-bit Adder


سوال دوم

اول تاخیر جمعکننده های RCA را محاسبه میکنیم:


هر کدام از RCAها از چهار FA ساخته میشوند. همانطور که میدانید برای اینکه خروجی هر FA مشخص شود به خروجی FA مرحله قبل خود نیاز دارد تا بداند carry ورودی شریست (به جز اولین FA که از طریق Cin متوجه می شود). بنابر این برای اینکه تمام محاسبات مربوط به RCA انجام شده و Cout تعیین شود، تاخیری برابر با 4*deb خواهیم داشت.

حال برای مشخص شدن نتیجه ی کلی این بخش این مدار کافی است تاخیر ناشی از گیت OR را به دست بیاوریم...

سوال دوم



یک ورودی گیت AND در زمان 4dFA مشخص شده است. اما دو ورودی دیگر آن هنوز به دست نیامده اند. زیرا sum آخرین طبقه یه FAها ورودی گیتهای AND داخل شکل است که در زمان 4dFA تازه محاسبه شده اند. بنابر این با گذشت یک dgate خروجی این گیتهای AND به دست خواهد آمد و حالا در زمان 4dFA + dgate تمام ورودی های گیت OR آماده هستند. با گذشت یک dgate دیگر حاصل این طبقه از جمعکننده ی دهدهی به دست می اید.




حال اگر تاخیر به دست آمده را دو برابر کنیم، مشخص خواهد شد که Cout کلی مدار چه زمانی به دست آمده است، اما صورت سوال بیشترین تاخیر را از ما خواسته و همانطور که در شکل مشخص است، خروجی این Cout دوباره به یک مدار دیگر می رود. (این بخش از مدار وظیفه ی اصلاح نتیجه را دارد. یعنی اگر Cout نهایی برابر آشود، باید حاصل sumهای به دست آمده از RCA بالایی با O110 یا 6 جمع شود).

سوال دوم

پس تاخیر کلی برابر خواهد بود با:

 $2(4d_{FA} + 2d_{gate}) + Td(last sum)$


که Td(last sum) برابر تاخیر حاصل از آخرین RCA است. اما این تاخیر مثل تاخیر اولین RCA برابر ۲d(last sum) برابر 4dFA نمیباشد. (چرا؟) تاخیر های مشخص شده در شکل زیر همه نسبت به لحظه ای هستند که Cout نهایی محاسبه شده و تنها محاسبه ی تاخیر آخرین RCA باقی مانده است.



سوال سوم

جدول تابع این مدار را تکمیل کنید


| S1 | S2 | Cin | F |
|----|----|-----|-----------|
| 0 | 0 | 0 | A+A |
| 0 | 0 | 1 | A+A+1 |
| 0 | 1 | 0 | В+В |
| 0 | 1 | 1 | B+B+1 |
| 1 | 0 | 0 | A+B |
| 1 | 0 | 1 | A+B+1 |
| 1 | 1 | 0 | A+not B |
| 1 | 1 | 1 | A+not B+1 |



توضیحات تکمیلی در صفحهی بعد است.

سوال سوم

گیت XOR مشخص شده در شکل به این معناست که تک تک n بیت B با SISO و ار د یک XOR های تک بیتی شدهاند. در مورد گیت XOR باید نکتهای را به خاطر داشته باشیم. اگر یک ورودی گیت XOR را a در نظر بگیریم و ورودی دیگر را 0، خود a از گیت خارج خواهد شد. اگر جای 0، آ را وارد گیت کنیم، در خروجی not a را مشاهده میکنیم. در نتیجه در این سوال هر زمان که حاصل SISO برابر O باشد (سطر های اول تا ششم جدول) بیتهای B عینا در خروجی مشاهده میشود پس به جای حاصل گیت میتوان خود B را در نظر گرفت. اما در سطرهای هفتم و هشتم، حاصل 5750 برابر آ شده پس تمامی بیتهای B به not B تبدیل شدهاند و این بار جای خروجی گیت XOR در شکل not B قرار داده شده.



پایان

