
به نام خدا گزارش کار آزمایش اول

على نوروزبيگى – فرهاد امان

هدف آزمایش: پیاده سازی full adder با زبان

تئوری آزمایش: مدار full adder به شکل زیر است:



این مدار از وصل کردن یک گیت or و دو half adder تشکیل شده است که مدار half adder خود نیز از یک گیت xor و یک گیت and ساخته می شود.

برای ساختن گیتهای پایه or, xor, and مطابق با روش زیر هر موجودیت را تشکیل داده و خاصیت آن را تعریف میکنیم و سپس با نمونهسازی مدارهای بزرگتر را تشکیل میدهیم:

entity NAME is

port (signal_names : mode);

end NAME;

architecture Structural of NAME is

--definition

end Structural;

در مدارهای بزرگتر در قسمت architecture برای این که از موجودیت های دیگر نمونهسازی کنیم، قبل از تعریف، آنها را به صورت component نشان داده و بعد از آنها نمونه می گیریم و در صورت نیاز به سیگنالهای میانی، آنها را نیز تعریف می کنیم:

```
entity NAME is
......
end NAME;
architecture Structural of NAME is
component base_gate is
port(signal_names : mod);
end component NAME;
--internal signals' declaration if needed
begin
--definition
end Structural;
```

دستوركار آزمايش:

ابتدا اسم موجودیت را انتخاب کرده و سپس portهای آن را مشخص می کنیم. برای portها با استفاده از in یا out خروجی یا ورودی بودن را مشخص کرده و همچنین mode آن را std_logic قرار می دهیم.

با توجه به شکل، ابتدای گیتهای پایه or xor and را میسازیم. چون این گیتها پایه هستند نیاز به نمونهسازی از مدارهای دیگر ندارند. پس بعد از تعریف موجودیت و مشخص کردن ورودی و خروجی برای هر کدام از آنها، مستقیم رفتار آنها را تعریف میکنیم.

برای این منظور سیگنال خروجی C را با روش زیر و با استفاده از کلیدواژه مناسب به رفتار مدنظر assign می کنیم:

and gate:

 $C \le A$ and B;

or_gate:

 $C \leq A \text{ or } B$;

xor_gate:

 $C \leq A \times B$;

تمام کدهای بالا درون بلاک architecture قرار می گیرند که در تئوری آزمایش اشاره شد.

اما برای مدارهای half adder و full adder ، نیاز است که گیتهای پایه موردنیاز را نیاز درون آنها مشخص کنیم. پس بعد از مشخص کردن نام و portها، ابتدا گیتهای xor و and را برای half adder و گیت or و half adder را برای hader نمونه سازی میکنیم.

در half adder، حالا باید port map انجام دهیم و ورودی و خروجی گیت های نمونه سازی شده و مدار اصلی را بههم وصل کنیم. برای این منظور ورودیهای گیت نمونه سازی شده را به شکل زیر به ورودی و خروجی مدار اصلی وصل می کنیم:

xor_gate_instance0 : xor_gate port map (A => in1, B =>in2, C => out1);

and_gate_instance0 : and_gate port map (A => in1, B =>in2, C => out1);

كار ساخت مدار half adder اينجا تمام مي شود.

ساخت مدار full adder نیاز به یک گیت or و دو half adder دارد که طبق روش گفته در بالا full adder ها را نمونه سازی می کنیم. اما تفاوتی که در ساخت این مدار وجود دارد این است که برای این مدار نیاز به سیگنال های درونی داریم که با استفاده از کلیدواژه signal آن را درست می کنیم. سپس در port map این سیگنال ها را به ورودی ها و خروجی های مربوطه متصل می کنیم:

signal internal_signal0, internal_signal1, internal_signal2 : std_logic;

begin:

half_adder_instance0 : half_adder port map (in1=>I1, in2=>I0, out1=>internal_signal0, out2=>internal_signal1);

half_adder_instance1 : half_adder port map (in1=>internal_signal0, in2=>Cin, out1=>S, out2=>internal_signal2);

or gate instance0 : or gate port map (A=>internal signal1, B=>internal signal2, C=>Cout);

فایل پروژه نیز به همراه این گزارش آپلود شده است.