





# جلسهٔ سوم

• نحوه بیادهسازی testbench

- طراحی DFFبا ریست (Reset) ناهمگام (Asynchronous) در منطق منفی (Reset)
  - طراحی TFFبا ریست (Reset) ناهمگام (Asynchronous).
    - طراحی ،Ripple Counter چهار بیتی با استفاده از TFF
- طراحی توالییابی (Sequence Detector) که رشته "۱۱۰۱" را تشخیص دهد. (پیادهسازی به استفاده از ماشین حالت Mealy و Moore)
- طراحی مدار توالییابی که رخداد هر یک اُز رشتههای "۱۱۰" و "۱۰۱ه" را تشخیص دهد.



# ساختار کلی Testbenchدر VHDL

- VHDL در TestBench ساختار کلی
  - ۰۲ استفاده از ساختارهای زمانی
    - testbench مثال



#### WHDL در Testbench ساختار کلی



دیاگرام زیر معماری یک testbench ساده را نشان میدهد.





# WHDL در Testbench ساختار کلی

Entity TB\_NAME is —empty entity End TB\_NAME


STIMULI:
Process
begin
......
wait;
end process;
end architecture;



## تحوه ییادهسازی Testbench











# تحوه پیادهسازی Testbench

Unique name



component and gate is port (

a : in std\_logicb : in std\_logic

and\_out : out std\_logic

end component and\_gate;



and\_gate\_instance: component and\_gate portmap (

a => signal\_a, b => signal\_b, and\_out => signal\_and\_out );



## تحوه پیادهسازی Testbench

```
and_gate entity is port ( portmap ( a,b : in std_logic and_out : out std_logic b => signal_a, and_out => signal_and_out => signal_and_out
```

End and gate;



#### استفاده از ساختارهای زمانی







Wait statement .2





۲. تولید Stimuli ورودی ← تصدیق اتوماتیک خروجیها

۳. استفاده از کامپوننتهای تصدیق





## استفاده از ساختارهای زمانی



IEEE 1076-2008 VHDL Standard







time\_ex <= 100 fs; -- 100 femroseconds time\_ex <= 1.1 ns; -- 1100 femroseconds time\_ex <= 1.1 sec; -- 1100 miliseconds

واحد	مقدار	
fs		
ps	1000 fs	
ns	1000 ps	
us	1000 ns	
ms	1000 us	
sec	1000 ms	
min	60 sec	
hr	60 min	



#### VHDL after statment





<signal> <= <initial\_value>, <end\_value> after <time>;
reset <= '1', '0' after 1 us;
clock <= not clock after 10 ns;</pre>



#### VHDL wait statment





این ساختار فقط برای پروسسهایی که لیست حساسیت ندارند قابل استفاده است.



این ساختار دارای سه گونه متفاوت است:



۲. استفاده از wait برای توقف اجرا، تا زمانی که مقدار بولین یک شرط منطقی تعیین شده شده شود.

۳. استفاده از wait برای توقف اجرا، تا زمانی که یک سیگنال وضعیت (state) را تغییر دهد.





#### VHDL wait statment



نوع۲:

نوع ۱:



wait until <condition> for <time> EX wait until (sig\_a = '1' and sig\_b = '1') for 1 us;

نوع ۳:



wait on <signal\_name> EX wait on sig\_a, sig\_b;



- entity و architecture و architecture
- Instant کردن واحد تحت آزمایش ۰۲
  - reset و clock تولید
    - ع. نوشتن محرک



```
Entity exp_tb is
End entity exp_tb;

Architecture test of exp_tb is

signal clock :std_logic :='0';

signal reset :std_logic :='1';

signal and_in : std_logic_vector(1downto0) := (others => '0');

alias in_a is and_in(0);

signal in_b :std_logic;

signal out_q :std_logic;

begin
```

مثال





```
--reset and clock
Clock <= not clock after 1ns;
Reset <= '1', '0' after 5 ns;
--instantiate the unit under test (UUT)
UUT: entity work.example_design(rtl)
Port map(
         a=>in_a
         b=> in_b;
         q=> out_q;
-- generate the test stimulus
Process begin
```

--wait for the rest to be released before Wait until (reset = '0');

--generate each of in turn, waiting 2 clock periods between each iteration ti allow for propagation




```
and_in <= "00";
wait for 2ns;
and_in <= "01";
wait for 2ns;
and_in <= "10";
wait for 2ns;
and_in <= "11";
--testing complete
Wait;
End process stimulus;
End architecture exp_tb;</pre>
```














پیادهسازی شماتیک سطح گیت





مثال



```
Library IEEE;
USE IEEE.Std_logic_1164.all;
entity RisingEdge_DFlipFlop_AsyncResetLow is
    port( Q : out std_logic;
        Clk :in std_logic;
        async_reset: in std_logic;
        D :in std_logic );
end RisingEdge_DFlipFlop_AsyncResetLow;
```



architecture Behavioral of RisingEdge\_DFlipFlop\_AsyncResetLow is Begin

process(Clk,async\_reset)

begin

if(async\_reset='0') then Q <= '0';

elsif(rising\_edge(Clk)) then Q <= D;

end if;

end process;

end Behavioral;








طراحی TFF









# طراحی TFF

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity t_trigger is
   port (T,Reset,CLK,CLK_enable: in std_logic;
        Q: out std_logic);
end t_trigger;
architecture beh_t_trigger of t_trigger is

begin
   process (Reset,CLK)
   variable temp: std_logic;
```







# طراحی TFF

```
begin

if (rising_edge(CLK)) then --sometimes you need to include a package for rising_edge, can use CLK'EVENT AND CLK = '1' instead

if Reset='1' then

temp := '0';

elsif CLK_enable ='1' then

temp := T xor temp;

end if;

end if;

Q <= temp;

end process;

end beh_t_trigger;
```



# طراحی Ripple Counter

q3	q2	q1	q0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

