
Spike Cosim

İçindekiler

- Spike Nedir
- Amacımız
- verilator
- verilator DPI header
- Elimizde Ne Var
- Cosim Verilog Tarafı
- csr ids pkg

- cosim_pkg Fonksiyonları
- cosim pkg Türler
- Cosim Kullanımı
- <u>Verilator ile Örnek Testbench'i Derleme</u>
- Testbench'te Kullanım
- RISCV Proxy-Kernel
- Baremetal Kodu Sonlandırma

Spike



Spike

```
> spike -d --log-commits outputs/cf-machine-code.elf
warning: tohost and fromhost symbols not in ELF; can't communicate with target
../riscv/sim.cc:581 object at:0x7ffd0f7d7010 sim.cfg.startpc.hasval: 0
sim.cc/ sim t::set rom()/ start pc val: 2147500032
after start() call in htif_t::run() tohost_addr: 0
(spike) r 5
       0: 0x00000000000001000 (0x00000297) auipc
                                                   to. 0x0
core
      0: 3 0x0000000000001000 (0x00000297) x5 0x000000000000000000
core
       0: 0x0000000000001004 (0x02028593) addi
                                                   a1, t0, 32
core
       0: 3 0x0000000000001004 (0x02028593) x11 0x0000000000001020
core
       0: 0x00000000000001008 (0xf1402573) csrr
                                                   a0. mhartid
core
       0: 3 0x0000000000001008 (0xf1402573) x10 0x00000000000000000
core
       0: 0x0000000000000100c (0x0182b283) ld
core
                                                   to, 24(to)
       0: 3 0x0000000000000100c (0x0182b283) x5
                                                 0x0000000080004000 mem 0x0000000000
core
001018
       0: 0x0000000000001010 (0x00028067) jr
core
                                                   t<sub>0</sub>
         3 0x0000000000001010 (0x00028067)
core
(spike) reg 0 mstatus
0x0000000a00000000
(spike) reg 0 sstatus
0x0000000200000000
(spike)
```


Spike bir terminal uygulaması. flag'leri ve yürüteceğimiz riscv için derlenmiş .elf dosyasını veriyoruz.

Yanda "Interactive mod" seçeneği ile kullanılıyor.

Amacımız

Spike'ın test kodunu tek parça hâlinde kendi başına çalıştırması yerine Verilog testbench'lerinden adım adım çalıştırılabilecek bir arayüzünü tasarlamak

Rtl simülasyonu ve isa simülasyonunu birleştirmek



DPI (SystemVerilog Direct Programming Interface)

c tarafında tanımlanan fonksiyonları SystemVerilog'dan nasıl "import"layacağımızı belirleyen bir arayüz, bir standart. (sv. Language standart'ta bölüm 35)

"Export" kısmı da var, cosim'de hiç kullanmadık.

Sentez (derleme/simülasyon) için kullandığımız araç, bu import'ların çalışmasını sağlıyor.

```
import "DPI-C" function void wait_key();
```

```
void wait_key()
{
   std::cout << "press any key to continue..." << std::endl;
   std::cin.get();
}</pre>
```

DPI Örnekler

```
void get_log_mem_read(svBitVecVal* log_mem_read_o,
    int* inserted_elements_o, int processor_id);
void get_log_mem_write(svBitVecVal* log_mem_write_o,
    int* inserted_elements_o, int processor_id);
void get_log_reg_write(svBitVecVal* log_reg_write_o,
    int* inserted_elements_o, int processor_id);
void get_pc(svBitVecVal* pc_o, int processor_id);
void init();
void open_array_example(const svOpenArrayHandle arr);
svBit simulation_completed();
void step();
void wait_key();
```


```
import "DPI-C" function void init();
import "DPI-C" function void step();
import "DPI-C" function bit simulation completed();
import "DPI-C" function void wait key();
import "DPI-C" function void get log reg write(
 output commit_log_reg_item_t log_reg_write_o[CommitLogEntries],
 output int inserted elements o,
 input int processor_id = 0
import "DPI-C" function void get log reg write(
  output commit_log_reg_item_t log_reg_write_o[CommitLogEntries],
 output int inserted elements o,
 input int processor id = 0
import "DPI-C" function void get_log_mem_write(
  output commit log mem item t log mem write o[CommitLogEntries],
 output int inserted elements o,
 input int processor id = 0
import "DPI-C" function void get_pc(
 output reg t pc o,
 input int processor id = 0
import "DPI-C" function void open array example(
 input bit [31:0] arr[3][]
```

Verilator

Verilator, verilog'dan C++'a HLS yapan ve bu HLS çıktılarını derleyip linkleme işlemini otomatize eden bir araç.

Verilator dokümantasyon, repo

Aynı zamanda harici c++ kaynak kodlarını/library'lerini de derleme ve linkleme işlemine dahil edebiliyor



```
compile $(1):
   verilator -02 -CFLAGS -DARGS FILE PATH=\\\" $(CURDIR)/log/args.txt\\\" -CFLAGS
"$(INC DIRS)" --Mdir obj dir $(1) --binary +1800-2017ext+sv $(SRC FILES)
$(TB DIR)/$(1).sv $(CPP FILES) $(LIBRARIES) --top $(1) --prefix $(1) -o $(1).exe
```

Verilator - DPI Header

Verilator, verilog kodlarında geçen "DPI import" ifadeleri için oluşturduğu DPI header'ına fonksiyon imzası (prototype) olarak ekler.

```
spike-cosim > cosim > obj_dir_cosim_ornek_kullanim > C cosim_ornek_kullanim_Dpi.h > ...
  1 v // Verilated -*- C++ -*-
      // DESCRIPTION: Verilator output: Prototypes for DPI import and export functions.
      // Verilator includes this file in all generated .cpp files that use DPI functions.
      // Manually include this file where DPI .c import functions are declared to ensure
      // the C functions match the expectations of the DPI imports.
      #ifndef VERILATED COSIM ORNEK KULLANIM DPI H
      #define VERILATED COSIM ORNEK KULLANIM DPI H // guard
      #include "svdpi.h"
 11
      #ifdef cplusplus
      extern "C" {
      #endif
          // DPI IMPORTS
          // DPI import at src/pkg/cosim pkg.sv:70:32
          extern void wait key();
```

Verilator - DPI header'ının include'lanması

Biz bu fonksiyonları tanımlayacağımız dosyada verilator'ün oluşturduğu DPI header'ı #include'larız

```
#include "../../obj_dir_cosim_ornek_kullanim/cosim_ornek_kullanim_Dpi.h"
```

```
void wait_key()
{
    std::cout << "press any key to continue..." << std::endl;
    std::cin.get();
}</pre>
```

Elimizde Ne Var


Spike'ın simülasyonunu SystemVerilog testbench'lerinden DPI ile kontrol edebileceğimiz bir arayüz.

```
import "DPI-C" function void init();
import "DPI-C" function void step();
import "DPI-C" function bit simulation completed();
import "DPI-C" function void get log reg write(
  output commit log reg item t log reg write o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
```


Elimizde Ne Var

```
import "DPI-C" function void get log mem read(
  output commit log mem item t log mem read o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
import "DPI-C" function void get log mem write(
  output commit log mem item t log mem write o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
import "DPI-C" function void get pc(
  output reg t pc o,
  input int processor id = 0
```

Cosim Verilog Tarafı



_0, _1 gibi isimlendirme, verilator'e dosyaları hiyerarşik sıraya göre verebilmek için



Cosim_pkg'yi import'layan testbench'te isim kalabalığı olmaması için cosim_constants_pkg ayrı dosyada.

csr_ids_pkg çok uzun olduğu için ayrı dosyada.

```
compile_$(1):
    verilator -02 -CFLAGS -DARGS_FILE_PATH=\\\" $(CURDIR)/log/args.txt\\\" -CFLAGS
"$(INC_DIRS)" --Mdir obj_dir_$(1) --binary +1800-2017ext+sv $(SRC_FILES)
$(TB_DIR)/$(1).sv $(CPP_FILES) $(LIBRARIES) --top $(1) --prefix $(1) -o $(1).exe
```

csr_ids_pkg

449 tane

```
package csr ids pkg;
 // csr id enum
 import cosim constants pkg::REG KEY ID W;
 // riscv-isa-sim/riscv/encoding.h dosyasindan
 typedef enum bit unsigned [REG_KEY_ID_W-1:0] {
   CSR FFLAGS
                    = 'h1,
   CSR FRM
                    = 'h2,
                       'h3,
   CSR FCSR
                    = 'h8,
   CSR VSTART
   CSR VXSAT
                    = 'h9,
                    = 'ha,
   CSR VXRM
                    = 'hf,
   CSR VCSR
```

cosim_pkg Fonksiyonları

```
// args.txt dosyasindan okunan command line argumanlarla
// spike simulation olusturur. command line argumanlarin
// hangi dosyadan okundugunu
// cosim/src/cpp/cosimif.cc }} init()
// fonksiyonunun tanimindan degistirebilirsiniz.
import "DPI-C" function void init();
```

```
22 void init()
23 {
24 v  #ifndef ARGS_FILE_PATH
25  #define ARGS_FILE_PATH "args.txt"
26  #warning ARGS_FILE_PATH is not defined. Using default value: "args.txt"
27  #endif
```

spike-cosim/ cosim/src/ cpp/cosimif.cc

```
spike-cosim > cosim > log > ≡ args.txt
```

- 1 spike /home/usr1/spike-cosim/ornek_test_girdileri/pk_olmadan/outputs/hello.elf
- 2 spike pk /home/usr1/spike-cosim/ornek_test_girdileri/fromhost_tohost_test/a.out

args.txt Dosyası

spike-cosim/cosim/makefile

verilator -O2 -CFLAGS -DARGS_FILE_PATH=\\\"\$(CURDIR)/log/args.txt\\\"

```
spike-cosim/cosim/src/cpp/cosimif.cc
```

```
22 void init()
23 {
24 v #ifndef ARGS_FILE_PATH
25 #define ARGS_FILE_PATH "args.txt"
26 #warning ARGS_FILE_PATH is not defined. Using default value: "args.txt"
27 #endif
```

cosim_pkg Fonksiyonları

```
spike simulation'u bir adim ilerletir.
import "DPI-C" function void step();
// simulation'da kosan kod, exitcode gonderdiyse 1 dondurur.
import "DPI-C" function bit simulation completed();
  cosim'in bir parcasi degil, adim adim ilerletip incelemek icin koydum.
// testbench'imde kullaniyorum. "devam etmek icin bir tusa basiniz" yapmaya yariyor.
import "DPI-C" function void wait key();
```

import "DPI-C" function void get_pc(
 output reg_t pc_o,
 input int processor_id = 0
);

cosim_pkg Fonksiyonları

```
// son simulation adiminda yapilan register write kayitlarini output parametresine yazar
// kac tane eleman eklendiyse sayisini inserted elements o'ya yazar.
import "DPI-C" function void get log reg write(
  output commit log reg item t log reg write o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
import "DPI-C" function void get log mem read(
  output commit log mem item t log mem read o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
                                                                         kayıt2
                                                                 kayıt1
// son yapilan step'teki memory write islemleri.
                                                                   inserted elements o <-- 2
import "DPI-C" function void get log mem write(
  output commit log mem item t log mem write o[CommitLogEntries],
  output int inserted elements o,
  input int processor id = 0
```

processor_t _

cosim_pkg Türler

Spike tarafında yapılan işlem kayıtları, processor' ün state'i altında bu commit_log_reg_t ve commit_log_mem_t türleri ile tutuluyor.

Cosim tarafında bunların muadilleri tanımlanıyor.

state_t state

commit_log_reg_t
log_reg_write

son instruction register yazmaları

commit_log_mem_t
log_mem_read

son instruction memory okumaları

commit_log_mem_t
log_mem_write

son instruction memory yazmaları

reg_t pc

csr_t_p mtvec

reg_file_t XPR

integer register file

reg_file_t FPR



cosim_pkg Türler

```
// addr, value, size
typedef std::vector<std::tuple<reg_t, uint64_t, uint8_t>> commit_log_mem_t;
typedef struct packed {
  reg t addr;
  reg t wdata;
  bit [55:0] reserved; // c tarafindaki alignment'a uydurmak icin
  byte unsigned len;
  commit log mem item t;
```

Cosim_pkg Türler

```
// regnum, data
typedef std::unordered_map<reg_t, freg_t> commit_log_reg_t;
```

```
typedef bit unsigned [FREG W-1:0] freg t;
// riscv-isa-sim/riscv/decode macros.h
typedef enum bit unsigned [REG KEY TYPE W-1:0] {
  XREG
            = REG KEY TYPE W'('b0000),
  FREG
            = REG KEY TYPE W'('b0001),
  VREG = REG KEY TYPE W'('b0010),
  VREG HINT = REG KEY TYPE W'('b0011),
            = REG KEY TYPE W'('b0100)
  CSR
  reg key type e;
typedef struct packed {
  reg id t reg id;
  reg key type e reg type;
  reg key t;
```

```
// csr'larin ozel id'leri var
typedef csr_ids_pkg::csr_id_e csr_id_e;
// bunu disariya gostermek istiyorum.

// diger id'ler duz 0'dan 31'e.
typedef union packed {
  bit unsigned [REG_KEY_ID_W-1:0] xr_fr_vr_id;
  csr_id_e csr_id;
} reg_id_t;
```

```
typedef struct packed {
    reg_key_t key;
    freg_t value;
} commit_log_reg_item_t;
```

verilog C++ Cosim Kullanımı riscv-isa-sim submodule spike'ın kendi makefile'ı spike'tan türetilen SV-DPI cosim_pkg fonksiyonlar spike libary'leri rtl tasarım cosim_pkg'deki fonksiyonları kullanan testbench verilator **→**derleme verilation linkleme executable spike'ın komut satırı argümanlarını içeren dosya elf dosyası 21 Cosimulation

Verilator ile Örnek Testbench'i Derleme

```
usr1@LENOVO:~/spike-cosim/cosim
> verilator _-O2 [-CFLAGS -DARGS_FILE_PATH=\\\"/home/usr1/spike-cosim/cosim/log/args.txt\\\"[-CFLAGS "-I/home/usr1/spike-cosim/riscv-isa-sim/build -I/home/usr1/spike-cosim/riscv-isa-sim/riscv -I/home/usr1/spike-cosim/riscv-isa-sim/fesvr -I/home/usr1/spike-cosim/riscv-isa-sim/-I/home/usr1/spike-cosim/riscv-isa-sim/softfloat -I/home/usr1/spike-cosim/riscv-isa-sim/fdt"
[--Mdir obj_dir_tb_spike_link] --binary +1800-2017ext+sv [src/pkg/_Ocosim_constants_pkg.sv src/pkg/_lcsr_ids_pkg.sv == interior = int
```

Verilator tarafından oluşturulan obj_dir_cosim_ornek_ kullanim/cosim_ornek _kullanim.mk dosyasında

```
VM_USER_CFLAGS = \
   -DARGS_FILE_PATH=\"/home/usr1/spike-cosim/cosim/log/args.txt\" \
   -I/home/usr1/spike-cosim/riscv-isa-sim/build -I/home/usr1/spike-cosim/
```

```
module cosim_ornek_kullanim;
import cosim_pkg::*;

commit_log_reg_item_t log_reg_write_from_c [CommitLogEntries];
commit_log_mem_item_t log_mem_read_from_c [CommitLogEntries];
commit_log_mem_item_t log_mem_write_from_c [CommitLogEntries];
int num_elements_inserted_from_c_side; // 3'u icin de kullaniliyor.
reg_t temp_key;
freg_t temp_value;
reg_t temp_pc;
```

```
initial begin: cosimulation
  init();

for (;;) begin: simulation_loop...

end: simulation_loop
  $finish;
end: cosimulation
```

Testbench'i ve diğer gerekli dosyaları verilator ile derleyip çalıştırınca init fonksiyonunun sonuna kadarki kısmın çıktıları aşağıdaki gibi

```
for (;;) begin: simulation_loop
  if (simulation completed()) begin // htif t::exitcode != 0
     $display("simulation completed");
     break;
   end
  get pc(temp pc);
   $display("pc before execution: %0h", temp pc);
   step();
spike tarafinda processorlerin yaptigi islemleri incele...
  wait key();
 end: simulation loop
```

```
get log reg write(log reg write from c, num elements inserted from c side);
for (int ii = 0; ii < num elements inserted from c side; ii = ii + 1) begin: log reg write itr
  $display("log reg write from c[%0d] reg type: %0s",
  ii, log reg write from c[ii].key.reg type.name);
  if (log reg write from c[ii].key.reg type == CSR) begin
    $display("log reg write from c[%0d] csr name: %0s",
    ii, log reg write from c[ii].key.reg id.csr id.name);
  end else begin
    $display("log reg write from c[%0d] reg id: %0d",
    ii, log reg write from c[ii].key.reg id);
  end
  $display("log reg write from c[%0d].value: %0h", ii, log reg write from c[ii].value);
end
```

register işlemlerine dair testbench tarafından basılan çıktılardan biri (illegal instruction içeren bir test girdisi için):

Bir diğeri

```
pc before execution: 1008
log_reg_write_from_c[0] reg_type: XREG
log_reg_write_from_c[0] reg_id: 10
log_reg_write_from_c[0].value: 0
press any key to continue...
```

```
pc before execution: 8000008c
log reg write from c[0] reg type: CSR
log reg write from c[0] csr name: CSR MTINST
log reg write from c[0].value: 0
log reg write from c[1] reg type: CSR
log reg write from c[1] csr name: CSR MTVAL2
log reg write from c[1].value: 0
log reg write from c[2] reg type: CSR
log reg write from c[2] csr name: CSR MTVAL
log reg write from c[2].value: c20022f3
log reg write from c[3] reg type: CSR
log reg write from c[3] csr name: CSR MCAUSE
log reg write from c[3].value: 2
log reg write from c[4] reg type: CSR
log reg write from c[4] csr name: CSR MSTATUS
log reg write from c[4].value: a00001800
log reg write from c[5] reg type: CSR
log reg write from c[5] csr name: CSR MEPC
log reg write from c[5].value: 8000008c
press any key to continue...
```

```
get log mem read(log mem read from c, num elements inserted from c side);
for (int ii = 0; ii < num elements inserted from c side; ii = ii + 1) begin: log mem read itr
  $display("log mem read from c[%0d].addr: %0h", ii, log mem read from c[ii].addr);
  $display("log mem read from c[%0d].wdata: %0h", ii, log mem read from c[ii].wdata);
  $display("log mem read from c[%0d].len: %0d", ii, log mem read from c[ii].len);
end
get log mem write(log mem write from c, num elements inserted from c side);
for (int ii = 0; ii < num elements inserted from c side; ii = ii + 1) begin: log mem write itr
 $display("log mem write from c[%0d].addr: %0h", ii, log mem write from c[ii].addr);
  $display("log mem write from c[%0d].wdata: %0h", ii, log mem write from c[ii].wdata);
  $display("log mem write from c[%0d].len: %0h", ii, log mem write from c[ii].len);
```

RISCV Proxy-Kernel


Spike'ta sadece bazı temel cihazlar modellenir. Processor, plic, clint, ns16550, memory gibi.

Bunlar sistem çağrılarını desteklemeye yeterli değiller.

O yüzden spike'ta sistem çağrısı yapan bir kod koşmak istediğimizde bunları host-os'e yönlendirecek bir mekanizmaya ihtiyaç var.

Bu işi proxy-kernel ve spike'ın frontend server kütüphanesi hallediyor.

RISC V Proxy-Kernel



RISCV Proxy-Kernel

spike pk /home/usr1/spike-cosim/ornek_test_girdileri/fromhost_tohost_test/a.out Spike proxy-kernel a.out yükle yürütmeye başla yükle yürütmeye başla

Soldaki komutu çalıştırdığımızda spike önce proxy-kernel'i process'in bellek alanına yüklüyor, sonra kontrolü pk'ye devrediyor. Sonra pk a.out'u yükleyip kontrolü ona devrediyor.

Baremetal Kodu Sonlandırma

bit cosim_pkg::simulation_completed fonksiyonu spike'ta koşan kodun exit sistem çağrısı yapıp yapmadığını host-target interface'in exitcode alanı üzerinden dinler. Normalde exit sistem çağrısı pk tarafından yapılır. Biz baremetal kodda pk'in yaptığı işi yapmak için şunları ekleriz: (aksi hâlde simulation_completed fonksiyonu işlevsizdir)

```
volatile static long long int magic_mem[8]; // bunun ismi onemli degil.
volatile static long long int* tohost __attribute__((used));// bunlarin
volatile static long long int* fromhost __attribute__((used));// onemli
```

Baremetal Kodu Sonlandırma

Ve programı sonlandırmak istediğimiz yerde şu işlemleri yapan fonksiyonu çağırırız:

```
void baremetal exit(long long int exit code){
  magic mem[1] = exit code;
  magic mem[0] = 93; // 93: exit
  // see riscv-isa-sim/fesvr/syscall.cc }}
  // syscall t::syscall t
  for (int i = 2; i < 8; i++)
    magic mem[i] = 0;
  tohost = magic mem;
  while (!fromhost);
  fromhost = 0;
  while (1);
```