Digitaltechnik Wintersemester 2024/2025 Vorlesung 11





#### Inhalt



Dioden

Flektronen

- 1 Organisatorisches
- 2 Moore vs. Mealy Automaten
- 3 Zerlegen von Zustandsautomaten
- 4 SystemVerilog für parametrisierte Module
- 5 SystemVerilog für Testumgebungen



Harris 2016 Kap. 5.4, 4.8 -4.10

Anwendungs->"hello world!"	Programme
Betriebs- systeme	Gerätetreiber
Architektur <b>Architektur</b>	Befehle Register
Mikro- architektur	Datenpfade Steuerung
Logik $\circ \stackrel{?}{\overset{?}{\leftarrow}} \circ$	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter
Bauteile (	Transistoren

Physik

#### Agenda



1 Organisatorisches

Anwendungs->"hello world!" software

Programme Gerätetreiber

Architektur **Architektur** 

Befehle Register

Mikroarchitektur

Betriebs-

systeme

 $\boxed{\qquad \qquad }$ 

Datenpfade Steuerung

Logik



Addierer Speicher

schaltungen o



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik



#### Lehrevaluation (18.12.2024 - 15.01.2025)



- Ziel / Nutzen
  - Fortlaufende Verbesserung der Veranstaltung
  - Bewertungsgrundlage für Vergabe vom "Preis für gute Lehre" des FB 20
  - ⇒ kommt Studierenden und Lehrenden zugute
- Ablauf
  - Anonymisierte Online-Fragebögen bis spätestens 15.01.2025: http://evaluation.tu-darmstadt.de/evasys/online.php
  - Persönliche TANs in Moodle verfügbar
    - Vorlesung und Übung werden getrennt evaluiert
    - ⇒ Online-Fragebögen mit zwei unterschiedlichen TANs öffnen





Umbau von DT für das WiSe23/24

#### Erinnerung: Studienleistung und Klausur



- Anmeldungen in TUCaN bis 31.01.2025 nicht vergessen!
- Anmeldungen notwendig für
  - Fachprüfung
  - und Studienleistung (außer es wurde bereits eine Studienleistung in vorherigen Semestern erworben)
- Für den Erwerb der Studienleistung müssen
  - mindestens 60 Punkte in den Hausaufgabenblättern erreicht werden
  - und mindestens 65 Punkte aus den Moodle-Quizzen erreicht werden
- Noch offene Abgaben: Quiz 9 (heute), 10, 11, 12 und 13 und Hausaufgaben E und F
- Bestenfalls aktuelle Punkte frühzeitig selber im Moodle abrufen und prüfen!



# Abgabefrist für Hausaufgabe E zu Vorlesungen 09 und 10 nächste Woche Freitag 23:59! Wöchentliches Moodle-Quiz nicht vergessen!

#### Agenda



- Moore vs. Mealy Automaten

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur **Architektur** 

Befehle Register

Mikroarchitektur

Datenpfade Steuerung

Logik



Addierer Speicher

schaltungen o



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile




Physik



Flektronen


#### Wiederholung: Ampelsteuerung Moore-Automat besser geeignet





#### Wiederholung: 101 Mustererkennung Mealy-Automat besser geeignet










- Ampelsteuerung: Moore-Automat besser geeignet, weniger explizite Transitionen notwendig, einfachere Ausgabelogik
- 101 Mustererkennung: Mealy-Automat besser geeignet, weniger Zustände notwendig
- ⇒ Je nach Anwendungsfall kann eine der Optionen besser sein
  - in der Regel:
    - Moore besser, wenn Ausgaben statisch (z.B. in aktueller Ampelphase)
    - Mealy besser, wenn Ausgaben kurzfristige Aktionen auslösen (z.B. 1 ausgeben, wenn die letzten 3 gelesenen Bits 101 waren)
    - außerdem: Mealy reagiert schneller auf Änderungen der Eingabe, siehe nächste Folien


#### Wiederholung: 101 Mustererkennung












#### Zeitverhalten für 101 Mustererkennung Mealy-Automat reagiert schneller





■ Mealy-Automat erkennt Muster einen Takt früher

#### Agenda



- Zerlegen von Zustandsautomaten
- SystemVerilog für parametrisierte Module

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur **Architektur** 

Befehle Register

Mikroarchitektur

 $\boxed{\qquad \qquad }$ 

Datenpfade Steuerung

Logik



Addierer Speicher

schaltungen o



Analogschaltungen



Vorstärkor Filter

Bauteile



Physik





Flektronen

### Zerlegen von Zustandsautomaten FSM Dekomposition




- Aufteilen komplexer FSMs in einfachere interagierende FSMs
- Beispiel: Ampelsteuerung mit Modus für Festumzüge (Ampel B bleibt permanent grün)
  - FSM bekommt zwei weitere Eingänge:  $a_F$ ,  $a_R$
  - lacksquare  $a_F = 1 \Rightarrow$  aktiviert Festumzugsmodus
  - lacksquare  $a_R=1\Rightarrow$  deaktiviert Festumzugsmodus






#### Unzerlegte FSM





#### Zerlegung in kommunizierende FSMs





#### Agenda



- SystemVerilog für parametrisierte Module

Anwendungs-	>#h-11-
software	world!"

Programme

Retriebssysteme

Gerätetreiber

Architektur **Architektur** 

Befehle Register

Datenpfade

Steuerung

Mikroarchitektur

 $\boxed{\qquad \qquad }$ 

Logik

Addierer Speicher

schaltungen o



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik




Flektronen

### Beispiel einer sequentiellen Schaltung: Zähler



- Erhöht sich bei jeder steigenden Taktflanke
- Dient zum Durchlaufen von Zahlen. Zum Beispiel:
  - **000**, 001, 010, 011, 100, 101, 110, 111, 000, 001...
- Verwendung (Beispiele):
  - Displays von Digitaluhren, Programmzähler in einer CPU, ...



Im Folgenden: Wie lassen sich Addierer und Register für beliebig viele Bits N in SystemVerilog umsetzen?

#### Parametrisierte Module



- neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
- parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
  - Nach Synthese der Hardware und während Simulation nicht mehr änderbar
  - vergleichbar mit C-Präprozessor oder Java-Generics
- typische Parameter: Port-Breite, Speichertiefe, ...

```
adder.sv

module adder

# ( parameter N)

( input logic [N-1:0] A, B,
 output logic [N-1:0] S);

assign S = A + B;

endmodule
```

```
counter.sv

// ...

// adder mit N=4

// instantiieren

adder #(4) add(

.A(4'd1),

.B(current_value),

.S(next_value));

//...
```

#### Weiteres Beispiel: Register



#### register.sv

```
module register
     # ( parameter N = 8) // Hier mit Standardwert
2
3
       ( input logic CLK, RST,
         input logic [N-1:0] D, // Breite der Eingabe und Ausgabevektoren
5
         output logic [N-1:0] Q); // hängen von Parameter ab
6
7
     always_ff @(posedge CLK) begin
       if (RST) begin
10
         Q <= 0:
       end else begin
11
12
         Q \leq D:
       end
13
14
     end
15
   endmodule
16
```

#### Iterative Instantiierung mit Generate-Blöcken



Anzahl von Submodulen hängt oft von Parameter ab

```
rca.sv
    module adder
       # ( parameter N)
 3
         (input logic [N-1:0] A, B,
 5
           output logic [N-1:0] S):
 6
 7
       logic [N:0] C; // C[i] ist C_in für Bit i und C_out für Bit i-1
 8
 9
       genvar i; // Schleifenvariable im generate-Block
10
       generate
11
         for (i = 0; i < N; i = i + 1) begin
12
           full adder fa(
13
             . A (
                      A[i]).
14
             . B (
                      B[i]),
15
                     C[i]).
             .Cin(
16
             . S (
                     S[i]).
                                                                                     B_1
17
             .C_out( C[i + 1]));
18
         and
                                                                           C_1
19
       endgenerate
                                                    C_0 = 0 >
20
       assign C[0] = 0; // Carry-In ist 0
21
22
23
    endmodule
```

#### Implementierung eines 4-bit Zählers



#### counter.sv


```
module counter // counter for 4 hit numbers
 2
        (input logic
                              CLK, RST,
           output logic [3:0] Q);
 3
 4
 5
      logic [3:0] current_value, next_value;
 6
 7
      register #(.N(4)) regis( // Zuweisung an spezifischen Parameter-Namen
 8
         .CLK(CLK).
 9
         .RST(RST),
10
         .D(next_value).
                                                                                                 CLK
11
         .Q(current value)):
12
      adder #(4) add(
13
         .A(4'd1).
14
        .B(current value).
15
        .S(next_value));
16
17
      assign Q = current_value;
18
                                                                                            Reset
19
    endmodule
```



## Weitere Anwendung für iterative Instantiierung Schieberegister



- Bei jeder steigenden Taktflanke wird der Speicherinhalt ein Flip-Flop weiter verschoben (FIFO-Prinzip: *First In First Qut*)
  - Neues Bit S<sub>in</sub> wird eingelesen
  - Letztes Bit S<sub>out</sub> wird nach außen verschoben/verworfen
- Seriell-Parallel-Wandler: Wandelt den seriellen Eingang  $(S_{in})$  in den parallelen Ausgang  $(Q_{0:N-1})$  um



## Weitere Anwendung für iterative Instantiierung Schieberegister




```
shift_reg.sv
    module shift_reg
       # ( parameter N = 32) // Anzahl der Register
 3
         (input logic
                                     CLK, RST,
 5
           input logic
                                     S in.
 6
           output logic [N-1:0]
 7
           output logic
                                     S out):
 8
 9
       logic [N:0] c; // c[i]: Eingabe für Register i
10
       assign c[0] = S_in;
11
       assign Q = c[N:1];
12
       assign S out = c[N]:
13
14
       genvar i: // Schleifenvariable im generate-Block
15
       generate
16
         for (i = 0; i < N; i = i + 1) begin
17
           register #(1) regis (
18
             .CLK( CLK).
19
             .RST( RST).
20
             . D (
                   c[i]),
21
                   c[i+1])):
             . a (
22
         end
23
       endgenerate
24
25
    endmodule
```

## Weitere Anwendung für iterative Instantiierung Schieberegister mit parallelem Laden



- Für *Load* = 1: normales *N*-Bit Register
- Für *Load* = 0: Schieberegister
- Kann dadurch sowohl als Seriell-Parallel-Wandler ( $S_{in}$  zu  $Q_{0:N-1}$ , Load = 0) als auch als Parallel-Seriell-Wandler ( $D_{0:N-1}$  zu  $S_{out}$ , Load = 1) fungieren



#### Agenda



- SystemVerilog für Testumgebungen

nwendungs-	>"hello
ftware	world!"

Programme

Retriebssysteme

SC

Gerätetreiber

Architektur **Architektur** 

Befehle Register

Mikroarchitektur

Datenpfade Steuerung

Logik



Addierer Speicher



LIND Gatter Inverter

Analogschaltungen



Bauteile




Physik



Flektronen

#### Synthese vs. Simulation







### Testbenches (Testumgebungen)



- HDL-Programm zum Testen eines anderen HDL-Moduls vor der Synthese
- getestetes Modul
  - Unit under test (UUT), manchmal Device under test (DUT)
- Testbench kann i.d.R. nicht synthetisiert werden
  - nur für **Simulation** genutzt
- Arten von Testbenches
  - einfach: Testdaten an uut anlegen und Ausgaben anzeigen
  - selbstprüfend: Ausgaben zusätzlich automatisch auf Korrektheit prüfen
  - selbstprüfend mit Testvektoren: variable Testdaten (bspw. aus Datei lesen),
    - s. Kapitel 4.9 in Harris 2013/2016







$$Y = \overline{B} \ \overline{C} + A \ \overline{B}$$

simple.sv

#### Einfache Testbench



```
simple tb.sv
     `timescale 1 ns / 10 ps
     module simple_tb; // Testbench ist auch ein Modul
                                                                                           Y = \overline{B} \ \overline{C} + A \ \overline{B}
       logic A, B, C, Y;
       // Instantijere zu testendes Modul (unit under test / uut)
        simple uut(.A(A), .B(B), .C(C), .Y(Y));
                                                                                  VCD info: dumpfile simple_tb.vcd opened for output.
                                                                                  VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.
 6
                                                                                  FINISHED simple th
 7
       initial begin // Wird zu Beginn der Simulation ausgeführt
                                                                                  simple tb.sv:24: $finish called at 400 (10ps)
 8
          // Dump file für Werte aller Variablen anlegen:
                                                                                                        2 ns
                                                                            Time
 9
          $dumpfile("simple_tb.vcd");
10
         $dumpvars:
11
12
          // Eigentliche Simulation:
13
          A = 0: B = 0: C = 0:
14
          #1; // Verzögerung zwischen verschiedenen Eingaben notwendig,
15
              // um pro Eingabe die entsprechende Ausgabe ablesen zu können
16
          C = 1:
17
          #1:
18
          B = 1:
19
         C = 0:
20
          #1:
21
          C = 1:
22
          #1:
          $display("FINISHED simple_tb"); // Einfache Textausgabe
                                                                                                                 Code
23
24
                                                                                                               synthetisiert
          $finish: // Beendet Simulation
                                                                                                                 nichtl
25
       end
26
     endmodule
```

#### Selbstprüfende Testbench




simple\_selftest\_tb.sv

```
`timescale 1 ns / 10 ps
     module simple_selftest_tb;
                                                                                         Y = \overline{B} \ \overline{C} + A \ \overline{B}
 3
       logic A, B, C, Y;
       simple uut(.A(A), .B(B), .C(C), .Y(Y)):
       initial begin
 6
         $dumpfile("simple_selftest_tb.vcd");
 7
         $dumpvars:
                                                                     VCD info: dumpfile simple selftest tb.vcd opened for output.
 8
         // === in Testbenches als Gleichheitstest verwenden!
                                                                     VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.
 9
         // Testet auf logische Gleichheit (0,1,X,Z)
                                                                      999 ok
10
         A = 0: B = 0: C = 0:
                                                                      001 ok-
11
         #1:
                                                                      010 ok.
12
         if (Y === 1) $display("000 ok."); else $display("Erro@11 ok.
                                                                     FINISHED simple selftest tb
13
         C = 1:
                                                                      simple selftest tb.sv:28: $finish called at 400 (10ps)
14
         #1:
15
         if (Y === 0) $display("001 ok."); else $display("Error: 001 failed!");
16
         B = 1:
17
         C = 0:
18
         #1:
19
         if (Y === 0) $display("010 ok."); else $display("Error: 010 failed!");
20
         C = 1:
21
         #1:
22
         if (Y === 0) $display("011 ok."); else $display("Error: 011 failed!");
                                                                                                              Code
23
         $display("FINISHED simple selftest tb"):
                                                                                                            synthetisiert
24
         $finish:
                                                                                                              nichtl
25
       end
26
     endmodule
```

#### Testbenches (Fortsetzung)



- Testbench ist Modul ohne eigene Ports (Eingänge und Ausgänge)
- Erzeugt Stimuli (Takt, Reset, Eingabedaten)
- Instantiiert "unit under test"
- Kann Ausgabedaten und Timing verifizieren
  - erschöpfend oder zufällig
  - Grenzfälle abdecken
- Wird nicht synthetisiert
  - ⇒ nur in Testbenches ist nicht synthetisierbarer Code erlaubt
  - ⇒ es ist möglich, Verzögerungen (z.B. #1;) und spezielle Anweisungen wie z.B. \$display(...) zu benutzen
  - ⇒ if-else, for-Schleifen etc. können hier wie bei Softwareprogrammierung genutzt werden
  - $\Rightarrow$  initial begin ... end für Code, der ab Beginn der Simulation einmalig ausgeführt werden soll



#### Gleichheit in Testbenches testen



- Achtung: Zum Testen auf Gleichheit in Testbenches === für logische Gleichheit (vierwertig) nutzen!
- === testet, ob zwei Werte in vierwertiger Logik logisch gleich sind
- $\blacksquare$  == gibt z.B. immer x aus, sobald ein Eingang x ist
  - $\Rightarrow$  1'b1 == 1'bx  $\Rightarrow$  x, 1'bx == 1'bx  $\Rightarrow$  x
  - $\Rightarrow$  1'b1 === 1'bx  $\Rightarrow$  0, 1'bx === 1'bx  $\Rightarrow$  1

#### Ausgabe von Statusmeldungen



- \$\)\$\) \$\)\$\) \$\)\$\) \$\)\$\) \$\)\$\) \$\)\$\);
- ähnlich printf in C und Java
- wichtige Platzhalter:
  - %d %b %h für dezimale, binäre oder hexadezimale Darstellung
  - %t für Zeit (mit Einheit)
- \$time ist aktueller Zeitpunkt der Simulation
- bspw.:

```
display("%t: %h + %d = %b", time, 4'b1111, 4'b0001, 4'b1111+4'b0001); erzeugt: 3.0 ns: f + 1 = 0000
```

- z.B. \$timeformat(-9, 1, " ns", 8); zum Einstellen des Zeitformats
  - Skalierung auf 10<sup>-9</sup> (=nano)
  - eine Nachkommastelle
  - Einheiten-Suffix (ns)
  - Anzahl der insgesamt anzuzeigenden Zeichen

#### Weiteres Beispiel für eine selbstprüfende Testbench



register\_tb.sv

```
`timescale 1 ns / 10 ps
    module register_tb;
       logic CLK, RST; logic [3:0] D, Q;
      register #(4) uut(.CLK(CLK), .RST(RST), .D(D), .Q(Q));
       always begin // Simuliere clock: 1ns 0, 1ns 1, repeat
 6
         CLK = 0; #1; CLK = 1; #1;
 7
       end
 8
       initial begin
 9
         $dumpfile("register_tb.vcd"); $dumpvars;
10
         $timeformat(-9, 1, " ns", 7):
11
        // aktuell CLK === 0
12
         RST = 1:
13
         #2: // posedge CLK, danach wieder CLK == 0
14
         RST = 0:
15
         for (logic [4:0] i = 0; i < 16; i++) begin // for-Schleife ohne generate in Testbenches erlaubt
16
          D = i[3:0]: // (i hat 5 bits, damit 16 dargestellt werden kann)
17
          #2: // posedge CLK, danach wieder CLK == 0
18
          if (Q === D) begin
19
             $display("Success for D=%b (%t)", D, $time);
20
           end else begin
21
             $display("Error for D=%b, expected Q=%b but got Q=%b! (%t)", D. D. Q. $time);
22
           end
                                                                                                     Code
23
         and
                                                                                                   synthetisiert
24
         $display("FINISHED register_tb"): $finish:
                                                                                                     nichtl
25
       end
26
    endmodule
```

#### Weiteres Beispiel für eine selbstprüfende Testbench



#### register\_tb.sv

```
`timescale 1 ns / 10 ps
                                                                      VCD info: dumpfile register tb.vcd opened for output.
                                                                      VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.
     module register tb:
                                                                       Success for D=0000 ( 4.0 ns)
                                                                       Success for D=0001 ( 6.0 ns)
       always begin // Simuliere clock: 1ns 0, 1ns 1, repea
                                                                       Success for D=0010 ( 8.0 ns)
          CLK = 0: #1: CLK = 1: #1:
                                                                       Success for D=0011 (10.0 ns)
6
       end
                                                                       Success for D=0100 (12.0 ns)
7
       initial begin
                                                                       Success for D=0101 (14.0 ns)
8
                                                                       Success for D=0110 (16.0 ns)
          // aktuell CLK === 0
                                                                       Success for D=0111 (18.0 ns)
q
                                                                       Error for D=1000, expected 0=1000 but got 0=0000! (20.0 ns)
10
          RST = 1:
                                                                       Error for D=1001, expected 0=1001 but got 0=0001! (22.0 ns)
11
          #2; // posedge CLK, danach wieder CLK == 0
                                                                      Error for D=1010, expected 0=1010 but got 0=0010! (24.0 ns)
12
          RST = 0:
                                                                      Error for D=1011, expected 0=1011 but got 0=0011! (26.0 ns)
13
          for (logic [4:0] i = 0; i < 16; i++) begin
                                                                       Error for D=1100, expected Q=1100 but got Q=0100! (28.0 ns)
14
            D = i[3:0];
                                                                       Error for D=1101, expected 0=1101 but got 0=0101! (30.0 ns)
15
                                                                      Error for D=1110, expected 0=1110 but got 0=0110! (32.0 ns)
            #2: // posedge CLK, danach wieder CLK == 0
                                                                      Error for D=1111, expected Q=1111 but got Q=0111! (34.0 ns)
16
            if (Q === D) begin
                                                                       FINISHED register th
17
                                                                       register tb.sv:24: $finish called at 3400 (10ps)
                                                       10 ns
                                                                                                  20 ns
  Time
      CLK
```



#### Fortgeschrittenes Testen



- Erstellen effizienter Testpläne ist nicht trivial
  - Abdeckung maximieren (gezielt vs. zufällig)
  - Wiederverwendbarkeit maximieren
  - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
  - Software
  - Event-basierten Kommunikationsprotokollen
  - kontinuierlichen physikalischen Prozessen
- Testgetriebene Entwicklung (test-driven development)
- ⇒ SystemVerilog bringt hier viele Verbesserungen
  - file IO
  - assertions, implications
  - (constrained) random
  - Klassen, Vererbung, Schnittstellen
  - Direct Programming Interface (DPI) zu C, C++, SystemC, etc.



Chris Spear: SystemVerilog for Verification (Springer)

### Zusammenfassung und Ausblick



- 1 Organisatorisches
- 2 Moore vs. Mealy Automaten
- 3 Zerlegen von Zustandsautomaten
- 4 SystemVerilog für parametrisierte Module
- 5 SystemVerilog für Testumgebungen nächste Vorlesung beinhaltet
  - Speicherfelder: RAM, ROM, Lookup-Tabellen
  - Logikfelder: PLA, FPGA

Hausaufgabe E zu Vorlesungen 09 und 10 muss bis nächste Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs->"hello world!"	Programme
Betriebs- systeme	Gerätetreiber
Architektur	Befehle Register
Mikro- architektur	Datenpfade Steuerung
Logik $\circ \stackrel{\circ}{\overset{\circ}{\overset{\circ}{\overset{\circ}{\overset{\circ}{\overset{\circ}{\overset{\circ}{\overset{\circ}{$	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter
Bauteile —	Transistoren Dioden
Physik	Elektronen