Digitaltechnik Wintersemester 2024/2025 Vorlesung 6





Inhalt



- 1 Karnaugh Diagramme
- 2 Algorithmische Logikminimierung
- 3 Zeitverhalten
- 4 Mehrwertige Logik



Harris 2016 Kap. 2.6 - 2.10

nwendungs-	>"hello
ftware	world!"

Betriebssysteme

Architektur

Mikroarchitektur

+

Logik

schaltungen o

Analogschaltungen

Bauteile

Physik

Programme Gerätetreiber

Befehle Register Datenpfade

Steuerung

Addierer Speicher

LIND Gatter Inverter

> Vorstärkor Filter

Transistoren

Dioden

Flektronen



Abgabefrist für Hausaufgabe B zu Vorlesungen 03 und 04 **diese** Woche Freitag 23:59!

Wöchentliches Moodle-Quiz nicht vergessen!

Agenda



1 Karnaugh Diagramme

4 Mehrwertige Logik

Anwendungs->"hello software

world!"

Programme

Betriebssysteme

Gerätetreiber

Architektur -

Befehle Register

Mikroarchitektur

+

Datenpfade Steuerung

Logik

Analog-



Addierer Speicher

schaltungen o



Inverter



Verstärker Filter

schaltungen Bauteile




Physik



Maurice Karnaugh, 1924 - 2022




- Bell Labs
- IBM Research
- Techniken und Methoden für den schnellen Entwurf informationstechnischer Systeme
- ⇒ Karnaugh(-Veitch) Diagramme



Graycode



■ Aufzählung von Binärzahlen einer festen Breite *k*, wobei sich (zyklisch) benachbarte Zahlen um nur ein Bit unterscheiden



• Konstruktion: Graycode für k + 1 aus Graycode für k mit Prefix 0, dann umgekehrt Graycode für k mit Prefix 1.

$$k=1$$
: 0_2 1_2

$$k = 2$$
: 00_2 01_2 11_2 10_2

$$k = 3$$
: 000_2 001_2 011_2 010_2 110_2 111_2 101_2 100_2



- boole'sche Ausdrücke können durch Zusammenfassen von Mintermen minimiert werden
 - $Y = AB + A\overline{B} = A$
- Karnaugh Diagramme stellen Zusammenhänge graphisch dar
 - Anordnung der Wahrheitswertetabelle via Graycode
 - ⇒ Zusammenhängende Minterme besser erkennbar

Α	В	Y	Minterm
0	0	0	$m_0 = \overline{A} \ \overline{B}$
0	1	0	$m_1=\overline{A}~B$
1	0	1	$m_2 = A \overline{B}$
1	1	1	$m_3 = A B$


Y: A B	0	
0	0	² 1
$B \mid 1$	1	3 1

Karnaugh Diagramm für drei Eingänge





A	В	C	Y	Minterm
0	0	0	0	$m_0 = \overline{A} \ \overline{B} \ \overline{C}$
0	0	1	0	$m_1=\overline{A}\ \overline{B}\ C$
0	1	0	1	$m_2 = \overline{A} \ B \ \overline{C}$
0	1	1	0	$m_3 = \overline{A} B C$
1	0	0	0	$m_4 = A \overline{B} \overline{C}$
1	0	1	0	$m_5 = A \overline{B} C$
1	1	0	1	$m_6 = A B \overline{C}$
1	1	1	1	$m_7 = A B C$



$$Y = AB + B\overline{C}$$

В


Abdeckung von Mintermen durch Implikanten



- n Eingangsvariablen
- Implikant aus $k \le n$ Literalen deckt 2^{n-k} Minterme ab
- Primimplikant
 - nicht vergrößerbare zusammenhängende viereckige Fläche im Karnaugh Diagramm
 - Achtung: Umbruch an Rändern beachten

Karnaugh Diagramm mit vier Eingängen








Karnaugh Diagramm mit "Don't Cares"











- Eintragen von Mintermen
 - Einsen aus Wahrheitswertetabelle
 - ,,Don't Cares" (*) für ungültige Eingangskombinationen
- Markieren von Implikanten
 - markierte Bereiche dürfen 1 und * enthalten, aber keine 0
 - nur *Rechtecke* mit 2^k Einträgen erlaubt (keine L- oder Z-Formen)
 - Bereiche dürfen sich überschneiden
 - Bereiche dürfen um die Ränder des Diagrammes herum reichen (Torus)
 - Bereiche müssen so groß wie möglich sein (Primimplikanten)
- Ziel: Überdeckung aller Einsen mit möglichst wenigen Primimplikanten

Agenda



1 Karnaugh Diagramme

2 Algorithmische Logikminimierung

4 Mehrwertige Logik

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur -

Befehle Register

Datenpfade

Vorstärkor

Filter

Mikroarchitektur

+

Steuerung Addierer

Logik

Speicher

schaltungen o

LIND Gatter Inverter

Analogschaltungen

Bauteile

Transistoren Dioden

Physik



Flektronen

Beispiele für Verfahren zur Logikminimierung



- Algebraisch:
 - Umformen nach Axiomen/Theoremen
- Grafisch:
 - Karnaugh Diagramme
- Algorithmisch

exakt: Quine-McCluskey

heuristisch: Espresso

⇒ Minimiere Anzahl der zur Darstellung einer Funktion notwendigen Implikanten

Verwendbarkeit der Verfahren



- Grafische Verfahren:
 - für viele (> 6) Eingänge nicht mehr praktikabel
 - keine Optimierung zwischen Ausdrücken für mehrere Ausgänge
- Quine-McCluskey-Methode
 - berechnet zunächst alle möglichen Implikanten
 - ermittelt danach minimale Teilmenge für vollständige Überdeckung
 - ⇒ Rechenzeit steigt exponentiell in der Anzahl der Eingänge
- \Rightarrow für wirklich große Probleme (> 50 Variablen) nur Heuristiken sinnvoll
 - geringere Laufzeitkomplexität
 - geringere Lösungsqualität

Espresso-Heuristik



- in 1980er Jahren von IBM und UC Berkeley entwickelt
- unterstützt auch mehrere (zusammen optimierte) Ausgänge
- Details des Algorithmus hier nicht relevant (Buch v. Katz 2005, sowie Rudell 1986 "Multiple-Valued Logic Minimization for PLA Synthesis")
- hier nur Anwendung einer konkreten Implementierung
 - https://embedded.eecs.berkeley.edu/pubs/downloads/espresso
 - spezielles Dateiformat für boole'sche Funktionen
 - erlaubt auch exakte Minimierung (als Referenz für Heuristik):
 espresso -D exact input.esp > output.esp
 espresso -D ESPRESSO input.esp > output.esp

Espresso Minimalbeispiel



xor.esp

Espresso Dateiformat




- jede Zeile beschreibt einen Implikanten mit n_i Zeichen ...
 - 0 Eingang negiert im Implikanten
 - 1 Eingang nicht-negiert im Implikanten
 - Eingang nicht im Implikanten (kein Minterm)
- ... und *n_o* Ausgangsfunktionen mit je einem Zeichen
 - 0 Implikant im off set des Ausgangs (optional)
 - 1 Implikant im on set des Ausgangs
 - Implikant im on set *oder* off set des Ausgangs (Don't Care)

Anwendungsbeispiel: 7-Segment Anzeige: $\mathbb{B}^4 \to \mathbb{B}^7$



- (Typ.) vier Eingänge für dargestellte Ziffer
- Sieben *unabhängig* schaltbare Segmente S_0, \ldots, S_6
- ⇒ jedes Segment nur für bestimmte Zeichen aktiv



7-Segment Anzeige Wahrheitswertetabelle



A ₃ 0 0 0 0 0 0 0 1 1 1 1	A ₂ 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1	A ₁ 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0	A ₀ 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0	S ₀	S ₁ 1 1 1 1 1 0 0 1 1 1 * *	\$\frac{5}{1}\$ 1 0 1 1 1 1 1 1 * * *	S ₃ 1 0 1 1 0 1 1 1 * * *	1 0 1 0 0 0 0 1 0 1 0 *	S ₅ 1 0 0 0 1 1 1 1 * * *	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\begin{bmatrix} 0 \\ Y \\ S_1 \\ S_2 \end{bmatrix}$ $\begin{bmatrix} 1 \\ Y \\ S_1 \end{bmatrix}$
1	1	0	1 0	*	*	*	*	*		* S ₆ S ₁ S ₅ S ₁ S ₆ S ₁ S ₆ S ₁ S ₆ S ₆ S ₇ S ₆ S ₇ S ₈	
1	1	1	1	*	*	*	*	*	*	* $\begin{bmatrix} S_4 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_2 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_4 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_2 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_4 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_4 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_5 \\ S_3 \end{bmatrix}$ $\begin{bmatrix} S_4 \\ S_3 \end{bmatrix}$	S ₂

7-Segment Anzeige in Espresso Eingabedateien

1111

17



sevenseg/s0.esp sevenseg/all.esp # 7-segment display SO of 7-segment display .i 0000 1111110 . 0 0001 0110000 0010 1101101 0000 1 0011 1111001 0010 1 0100 0110011 0101 1011011 0011 1 10 0110 1011111 0101 1 11 0111 1110000 12 1000 1111111 0110 1 13 1001 1111011 0111 1 14 1010 15 1011 -----1000 1 10 16 1100 17 1001 1 1101 11 18 1110 -----1010 -12 19 1111 -----1011 -13 1100 -14 1101 -15 1110 -16

Espresso Dezimale 7-Segment Anzeige Ausgabedateien



espresso -D ESPRESSO sevenseg/s0.esp

$$S_0 = \overline{A_2} \ \overline{A_0} + A_3 + A_1 + A_2 A_0$$

espresso -D ESPRESSO sevenseg/all.esp

```
# 7-segment display
   .i 4
   . 0 7
   .p 9
   -0-0 1001100
   -0-1 0110000
   --10 1001100
   -01- 0101001
   -1-0 0010011
   --11 1110000
   --00 0110010
   -101 1011011
   1--- 1001011
14
   . е
```

Agenda



- 1 Karnaugh Diagramme
- 2 Algorithmische Logikminimierung
- 3 Zeitverhalten
- 4 Mehrwertige Logik

Anwendungs-"hello world!"

"hello vorld!" Programme

Betriebssysteme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur

Datenpfade Steuerung

Logik 어 +

Addierer Speicher

Digitalschaltungen

UND Gatter

Analogschaltungen >o Verstärker

Bauteile

Transistoren Dioden

Physik

) > Elektro

Elektronen

Abstrakte Eigenschaften logischer Schaltungen




- Eingänge
- Ausgänge
- Spezifikation der realisierten (boole'schen) Funktion = Funktionales Verhalten
- Spezifikation des Zeitverhaltens



Zeitverhalten einer kombinatorischen Schaltung




- Kombinatorisch: Werte der Ausgänge hängen nur von Werten an Eingängen ab
- reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
 - z.B. für Umladen von MOSFET Gate-Kapazitäten
- ⇒ Zentrale Fragen
 - Wann sind die Ausgänge stabil?
 - Gibt es funktional äquivalente Schaltungen mit geringerer Verzögerung?
 - Timing-Analyse anspruchsvoll, denn
 - Eingang kann Ausgang über verschiedene Pfade beeinflussen
 - Verzögerung kann für steigende/fallende Flanken unterschiedlich sein
 - Verzögerungen im (Sub-)Nanosekundenbereich



Ausbreitungs- und Kontaminationsverzögerung propagation and contamination delay



- t_{pd} maximale Zeit vom Eingang zum Ausgang (Ausbreitungsverzögerung, propagation delay)
- t_{cd} minimale Zeit vom Eingang zum Ausgang (Kontaminationsverzögerung, contamination delay)




Ausbreitungs- und Kontaminationsverzögerung



- Ursachen für Verzögerung
 - Kapazitäten, Induktivitäten und Widerstände in der Schaltung
 - Lichtgeschwindigkeit als maximale Ausbreitungsgeschwindigkeit: 30 cm/ns
- Warum können t_{pd} und t_{cd} unterschiedlich sein?
 - mehrere Ein- und Ausgänge mit unterschiedlich langen Pfaden
 - unterschiedliche Verzögerungen für steigende $(t_{pd,LH})$ und fallende $(t_{pd,HL})$ Flanken
 - Schaltungen werden
 - langsamer bei Erwärmung (Hitze erhöht Widerstand des leitfähigen Materials)
 - schneller bei Abkühlung

Kritische (lange) und kurze Pfade





Kritischer Pfad
$$t_{
m pd,Y} = \max(t_{
m pd,AND} + t_{
m pd,OR} + t_{
m pd,AND}, \ t_{
m pd,OR} + t_{
m pd,AND}, \ t_{
m pd,AND}) = 2t_{
m pd,AND} + t_{
m pd,OR}$$

Kurzer Pfad
$$t_{\text{cd,Y}} = \min(t_{\text{cd,AND}} + t_{\text{cd,OR}} + t_{\text{cd,AND}}, t_{\text{cd,OR}} + t_{\text{cd,AND}}, t_{\text{cd,AND}}) = t_{\text{cd,AND}}$$

Störimpulse (Glitches)





- eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs
- können durch geeignete Entwurfsdisziplin entschärft werden
 - Ausgänge nur zu bestimmten Zeiten auswerten (synchroner Entwurf)
 - Pfade modifizieren / hinzufügen
 - nicht alle Störimpulse können eliminiert werden (z.B. gleichzeitiges Schalten mehrerer Eingänge)
- können durch Timing- und Karnaugh-Diagramme analysiert werden

Beispiel für Störimpuls: Erkennen



- Was passiert, wenn (A, B, C) von (0, 1, 1) nach (0, 0, 1) schaltet?
- $t_{pd,NOT/OR} = 1$, $t_{pd,AND} = 2$







Beispiel für Störimpuls: Beheben



• Kritische Stelle im Karnaugh-Diagramm mit zusätzlichem Implikanten \overline{A} C überdecken





Verzögerungen in SystemVerilog



- Verzögerung in SystemVerilog: #Zeiteinheiten
- Kein synthetisierbarer Code, eine Verzögerung lässt sich ohne weiteres nicht in Hardware übersetzen
- ⇒ Nur für Simulation/Tests!

Beispiel: Störimpuls



example_delay.sv

```
1  `timescale 1ns / 10ps // Zeiteinheit / Präzision f. Rundung
2  module example_delay(input logic a, b, c, output logic y);
3  logic n0, n1, n2, n3;
4  assign #1 n0 = ~a;  // Verz. 1 Einheit
5  assign #1 n1 = ~b;
6  assign #2 n2 = n0 & n1; // Verz. 2 Einheiten
7  assign #2 n3 = b & c;
8  assign #1 y = n2 | n3;
9 endmodule
```





Agenda



1 Karnaugh Diagramme

4 Mehrwertige Logik

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur -

Befehle Register

Mikroarchitektur

+

Datenpfade Steuerung

Logik

Addierer Speicher

Digitalschaltungen



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik



Flektronen

Mehrwertige Logik




- bisher galt:
 - jeder Schaltungsknoten (außer Eingänge) wird von *genau einem* Schaltungselement auf 0 oder 1 getrieben
 - Axiome der boole'schen Algebra basieren auf $\mathbb{B} = \{0,1\}$
- ⇒ ignoriert wichtige Teile der Realität
 - Wie breiten sich ungültige Spannungen in Schaltung aus?
- \Rightarrow Unterscheidung von zwei weiteren Logikwerten neben 0 und 1
 - X mehrfach getrieben: fehlerhaft
 - Z ungetrieben/hochohmig (high impedance): gezielt
- Achtung:
 - nicht mit "Don't Care" (*) verwechseln
 - tatsächliche Spannung *kann* auch im 0- oder 1-Bereich liegen, das Schaltungsdesign stellt dies aber nicht sicher

X (mehrfach getrieben) bei konkurrierenden Ausgängen




- mehrere (unabhängige) Treiber für den selben Schaltungsknoten
- Konflikt, sobald Treiber in entgegengesetzte Richtung ziehen
 - instabil: abhängig von Betriebsspannung, Temperatur, etc.
 - destruktiv: Kurzschluss verursacht hohen Energieverbrauch
- fast immer ein Entwurfsfehler
 - z.B. doppelte Zuweisung in Hardwarebeschreibung (Unresolved net/uwire ...
 cannot have multiple drivers.)
 - ⇒ Konflikt-Quelle muss in Simulation leicht nachvollziehbar sein



Z (ungetrieben/hochohmig) bei Tristate-Buffer



- zusätzliches Enable-Signal EN an Buffer
 - EN=1: Funktion wie normaler Buffer
 - EN=0: Ausgang hochohmig (offen, ungetrieben, floating, high-impedance) Z
- Achtung: $Z \neq 0$




ΕN	Α	Υ
0	0	Z
0	1	Z
1	0	0
1	1	1

Bus mit Tristate-Buffern




- mehrere Treiber an gemeinsamer Leitung
- zu jedem Zeitpunkt genau ein aktiver Treiber
- erlaubt Wechsel der Kommunikationsrichtung




Tristate-Buffer für Multiplexer



S	Α	В	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1






Mehrwertige Logik in Schaltnetzen



- Resolutionstabellen definieren Ausbreitung von X (mehrfach getrieben) und Z (hochohmig)
- mehr Konvention (für Simulator) als physikalische Realität
- z.B. IEEE 1164:




Hochohmiger Ausgang (Z) und dessen falsche Synthese in SV



tristate.sv

```
module tristate
(input logic a,
 input logic en,
 output logic y);

assign y = en ? a : 1'bz;
endmodule
```



Zusammenfassung und Ausblick



- 1 Karnaugh Diagramme
- 2 Algorithmische Logikminimierung
- 3 Zeitverhalten
- 4 Mehrwertige Logik

nächste Vorlesung beinhaltet

- SystemVerilog: Datentypen und kombinatorische Schaltungen
- Arithmetische Grundschaltungen

Hausaufgabe B zu Vorlesungen 03 und 04 muss bis diese Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendung software	S=>"hello world!"
Betriebs- systeme	





Gerätetreiher



Befehle Register Datenpfade

Steuerung







Logik















