Digitaltechnik Wintersemester 2024/2025 Vorlesung 9





### Inhalt



1 SystemVerilog für sequentielle Logik

2 Zeitverhalten synchroner sequentieller Logik

3 Parallelität



Harris 2016 Kap. 3.5, 4.4, 3.6

Anwendungs- software
Betriebs- systeme
Architektur
Mikro- architektur
Logik
Digital- schaltungen
Analog- schaltungen
Bauteile

Physik

Programme world! Gerätetreiber Befehle Register Datenpfade Steuerung Addierer Speicher UND Gatter Inverter Verstärker Filter

> Transistoren Dioden

Elektronen



# Abgabefrist für Hausaufgabe D zu Vorlesungen 07 und 08 nächste Woche Freitag 23:59! Wöchentliches Moodle-Quiz nicht vergessen!

# Agenda



1 SystemVerilog für sequentielle Logik

2 Zeitverhalten synchroner sequentieller Logik

3 Parallelität

Anwendungs-"hello world!"

Programme

Betriebssysteme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur Datenpfade Steuerung

Logik

**√** + **√** •

Addierer Speicher

Digitalschaltungen

**.** 

UND Gatter

Analogschaltungen <u></u>%

Verstärker Filter

Bauteile

Transistoren Dioden

Physik

 $\bigotimes$ 

Elektronen

## Das Clock-Signal Beispiel für Verzögerungen und sequentielle Logik



```
Time 0 10 ns
```

- timescale <base> / <precision>
  vor Modul spezifiziert
- - Genauigkeit precision
     , auf welche die Verzögerungszeit gerundet wird
- Block <always> heißt auch Prozess
- ⇒ Wird endlos wiederholend ausgeführt

Synthese: Eigener (externer) Baustein für Clock-Signal; Code hier simuliert nur Clock

# Grundkonzept von always Blöcken / Prozessen



- always führt den nachfolgenden Block in einer Endlosschleife aus
- alle always Blöcke werden parallel (nebenläufig) ausgeführt

```
twoClocks.sv
     `timescale 1 ns / 10 ps
 2
     module twoClocks(output logic SLOW, FAST);
       always begin
 6
          SLOW = 1:
          #2:
          SLOW = 0;
          #2;
10
       end
11
12
       always begin
13
          FAST = 1:
14
         #0.5:
15
          FAST = 0:
                                                   Code
16
          #0.5:
17
                                                 synthetisier
       end
                                                   nicht!
18
19
     endmodule
```



## Warten auf Ereignisse



Häufig wollen wir etwas nur berechnen, wenn ein bestimmtes Ereignis auftritt, z.B. eine steigende Taktflanke. Dazu gibt es folgende Zusätze für always Blöcke:


- @ <expr> wartet auf Änderung des kombinatorischen Ausdrucks <expr>
- @(posedge <expr>) wartet auf steigende Flanke von <expr>  $(0 \to 1, \times \to 1, z \to 1, 0 \to z, 0 \to x)$
- @(negedge <expr>) wartet auf fallende Flanke von <expr>  $(1 \to 0, x \to 0, z \to 0, 1 \to z, 1 \to x)$
- @(<event1>,<event2>) wartet auf Eintreten eines der aufgelisteten Ereignisse
   wird auch als Sensitivitätsliste bezeichnet
- 0\* wartet auf Änderung eines der im always Block gelesen Signale

### Warten auf Ereignisse Beispiele



```
events.sv
```

```
module events(input logic F_CLK, S_CLK,
 2
                                RST,
 3
             output logic A. B. C. D. E):
 4
      always @(posedge RST) begin
 5
 6
         A = 0:
 7
         B = 0
         C = 0:
         D = 0:
10
        E = 0:
11
      end
12
13
       // Kurzschreibweise wenn für einzelnes
14
       // Kommando:
15
       always @F_CLK
                                A = \sim A:
       always @(negedge F_CLK) B = \sim B;
16
17
       always Q(F CLK & S CLK) C = \sim C:
18
      always Q(F_CLK, S_CLK) D = \sim D;
19
      // Würde beliebig schnell oszillieren:
20
      //always @* E = \sim E:
                         E = D & S_CLK:
21
      alwavs @*
22
23
    endmodule
```



# Zuweisungssequenzen in always Blöcken / Prozessen



- Bisher: Blockierende Zuweisungen <signal> = <expr>;
  - <expr> wird ausgewertet und an <signal> zugewiesen, bevor n\u00e4chste Zuweisung behandelt wird
  - ⇒ blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt
- Neu: Nicht-blockierende Zuweisungen <signal> <= <expr>;
  - <expr> aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber noch nicht an <signal> zugewiesen, sondern nur vorgemerkt
  - ⇒ nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt
- Beispiele dazu später!

## D-Latches in SystemVerilog





```
latch.sv
```

#### latch\_better.sv





# D-Flip-Flops in SystemVerilog





#### dff.sv

#### dff\_better.sv





### Weitere Beispiele Rücksetzbare D-Flip-Flops




#### dffar.sv


```
ansynchron rücksetzbar
    module dffar (input logic CLK, RST, D,
 3
                    output logic Q);
 4
 5
       always_ff @(posedge CLK, posedge RST) begin
 6
         if (RST) begin
 7
           Ω <= 0:
         end else begin
 9
           Q <= D:
10
         end
11
      end
12
13
    endmodule
```

#### dffr.sv

```
// synchron rücksetzbar
     module dffr (input logic CLK, RST, D,
                   output logic Q);
 4
       always_ff @(posedge CLK) begin
 6
         if (RST) begin
 7
           0 <= 0:
         end else begin
           Q <= D:
10
         end
11
       end
12
13
     endmodule
```









## Weitere Beispiele Schaltung mit D-Flip-Flops



#### example.sv

```
module example(input logic CLK, RST,
 2
                     output logic A, B);
 3
       always_ff @(posedge CLK) begin
         if (RST) begin
           A <= 0;
 7
           B <= 0:
         end else begin
 9
           A <= \sim A;
10
           B <= A;
11
         end
12
       end
13
14
    endmodule
```





# Spezialisierte always Blöcke




- always
  - Prozess, wird endlos oder durch Ereignis (z.B. @(CLK)) getriggert ausgeführt
- always\_comb
  - Funktioniert (ähnlich) wie always @\* (ausgeführt, wenn RHS Variable sich ändert)
  - Für kombinatorische Logik (if/else, ...) verwenden! (oder auch assign)
- always\_latch
  - Funktioniert (ähnlich) wie always @\*
  - Wird für synchrone Schaltungen kaum benutzt
- always\_ff @(<event>)
  - Funktioniert (ähnlich) wie always @(<event>)
  - Für sequentielle Logik mit Flip-Flops verwenden!
- ⇒ Spezialisierte Blöcke nutzen, damit Synthese-Tools die Absicht des Designs besser verstehen und auf Fehler hinweisen können
  - In alten Versionen von Icarus-Verilog werden spezialisierte Blöcke manchmal nicht unterstützt, dann darf/muss man always verwenden

# Blockierende vs nicht-blockierende Zuweisungen




#### sequential.sv

```
module sequential (input logic CLK, RST,
 2
                         output logic A. B):
 3
 4
       always_ff @(posedge CLK) begin
 5
         if (RST) begin
 6
           A = 0;
 7
           B = 0:
 8
         end else begin
           A = \sim A:
10
           B = A \mid B:
11
         end
12
       end
13
14
     endmodule
```



#### parallel.sv

```
module parallel(input logic CLK, RST,
 2
                      output logic A. B):
 3
 4
       always_ff @(posedge CLK) begin
         if (RST) begin
           A <= 0;
           B <= 0:
         end else begin
           A \le \sim A:
10
           B <= A | B:
11
         end
12
       end
13
14
     endmodule
```





# Blockierende vs nicht-blockierende Zuweisungen Synthese



```
sequential.sv
     module sequential (input logic CLK, RST,
 2
                         output logic A, B);
 3
       always_ff @(posedge CLK) begin
         if (RST) begin
 6
           A = 0:
 7
           B = 0;
 8
         end else begin
           A = \sim A;
10
           B = A \mid B;
11
         end
12
       end
13
14
     endmodule
```

```
parallel.sv
     module parallel(input logic CLK, RST,
 2
                      output logic A, B);
 3
       always_ff @(posedge CLK) begin
 4
         if (RST) begin
           A <= 0:
           B <= 0;
         end else begin
           A <= \sim A;
10
           B <= A | B;
11
         end
12
       end
13
14
     endmodule
```





# Allgemeine Regeln für Signalzuweisungen synchrone sequentielle Logik




- interne Zustände
  - innerhalb von always\_ff @(posedge CLK)
  - mit nicht-blockierenden Zuweisungen (<=)
  - möglichst nur ein/wenige Zustände pro always\_ff block
- einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)
- komplexere kombinatorische Logik
  - innerhalb von always\_comb
  - mit blockierenden Zuweisungen (=)
- ein Signal darf nicht
  - von mehreren nebenläufigen Prozessen (assign oder always) beschrieben werden
  - innerhalb eines always Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden

## Allgemeine Regeln für Signalzuweisungen Beispiel



#### sequential.sv

```
module sequential (input logic CLK, RST,
 2
                         output logic A, B);
 3
 4
       always_ff @(posedge CLK) begin
 5
         if (RST) begin
 6
           A = 0:
 7
           B = 0:
 8
         end else begin
 9
           A = \sim A:
10
           B = A \mid B;
11
         end
12
       end
13
14
     endmodule
```



### 2 3 4 9 10 11 12 13 14 15 16 17 18

```
sequential_better.sv
    module sequential (input logic CLK, RST,
                       output logic A. B):
      logic next_A, next_B; // inputs to DFF
      always_ff @(posedge CLK) begin
        if (RST) begin
           A <= 0: // replace = bv <=
           B <= 0:
        end else begin
           A <= next_A: // overwrite previous state
           B <= next_B;
        end
      end
      assign next_A = \simA:
      assign next_B = next_A | B;
19
    endmodule
```

# Agenda



1 SystemVerilog für sequentielle Logik

2 Zeitverhalten synchroner sequentieller Logik

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur -

Befehle Register Datenpfade

Steuerung

Addierer

Mikroarchitektur

**+** 

Logik

Speicher LIND Gatter

schaltungen o

Analogschaltungen

Inverter Vorstärkor

Filter

Bauteile

Transistoren Dioden

Physik







# Zeitverhalten eines Registers (Flip-Flop)



- Flip-Flop übernimmt *D* zur steigenden Taktflanke
- Was passiert bei zeitgleicher Änderung von *D* und CLK?
- bisher vereinfachte Annahme:
  - Wert unmittelbar vor der Taktflanke wird übernommen
- Aber:
  - Was heißt "unmittelbar"?
  - Wie schnell wird neuer Zustand am Ausgang sichtbar?
  - Was muss daher bei synchronen sequentiellen Schaltungen beachtet werden?






#### Metastabilität




- In Digitaltechnik:
  - zeitlich begrenzter und undefinierter Zustand
  - geht nach zufälliger Verzögerung in einen stabilen Zustand über
- Beispiel:



- lacksquare Rückkopplung stabil für  $V_{ ext{out}} = V_{ ext{in}}$ 
  - V<sub>a</sub> repräsentiert 0
  - V<sub>b</sub> repräsentiert 1
  - $V_c$  im "verbotenen" Spannungsbereich
  - kleine Änderung an  $V_{\text{in}}$   $\rightarrow$  große Änderung an  $V_{\text{out}}$






# Zeitanforderungen an DFF Eingangssignal



 Dateneingang D muss im Abtast-Zeitfenster um Taktflanke stabil sein, um Metastabilität zu vermeiden

```
t_{
m setup} Zeitintervall vor Taktflanke, in dem D stabil sein muss ("setup time") t_{
m hold} Zeitintervall nach Taktflanke, in dem D stabil sein muss ("hold time") t_{
m a} Abtastzeitfenster: t_{
m a} = t_{
m setup} + t_{
m hold} ("aperture time")
```


■ Größenordnung: 10 ps



# Zeitcharakteristik des DFF Ausgangssignals



- Verzögerung des Registerausgangs relativ zur steigenden Taktflanke
  - Kontaminationsverzögerung ( $t_{ccq}$ ): kürzeste Zeit bis Q umschaltet ("contamination delay clock-to-Q")
  - Laufzeitverzögerung ( $t_{pcq}$ ): längste Zeit bis Q sich stabilisiert ("propagation delay clock-to-Q")
- Größenordnung: 10 ps




# Dynamische Entwurfsdisziplin






- kombinatorische Logik zwischen zwei Registern hat min. Verzögerung t<sub>cd</sub> und max. Verzögerung t<sub>pd</sub>
- D<sub>2</sub> abhängig von Verzögerungen der Gatter und des *ersten* Registers
- ⇒ Timing-Bedingungen des zweiten Registers müssen erfüllt werden
  - $t_{ccq,1} + t_{cd} \ge t_{hold,2}$
  - $extbf{ extbf{ iny t_{pcq,1}}} + t_{pd} + t_{setup,2} \leq t_{CLK}$
- ⇒ maximale Taktrate wird durch kritischen Pfad bestimmt
  - lacksquare  $f_{\mathsf{CLK}} = rac{1}{t_{\mathsf{CLK}}} \leq rac{1}{t_{\mathsf{pcq}} + t_{\mathsf{pd}} + t_{\mathsf{setup}}}$



# Beispiel: Analyse der Timing-Bedingungen



- Timing-Vorgaben:
  - $t_{ccq} = 30 \, ps$
  - $t_{pcq} = 50 \text{ ps}$
  - $t_{\text{setup}} = 60 \text{ ps}$
  - $t_{hold} = 70 \, ps$
  - $t_{cd,Gatter} = 25 \, ps$
  - $t_{pd,Gatter} = 35 ps$
- kombinatorischer Pfad:
  - $t_{cd} = 25 \, ps$
  - $t_{pd} = 3 \cdot 35 \, ps = 105 \, ps$
- Timing-Bedingungen:
  - $f_{CLK} \le \frac{1}{t_{peq} + t_{pd} + t_{setup}} = \frac{1}{215 \, ps} = 4,65 \, GHz$
  - $t_{ccq} + t_{cd} = 55 \text{ ps} < t_{hold}$



### Beispiel: Beheben der verletzten Hold-Zeitanforderung



### ■ Timing-Vorgaben:

$$t_{ccq} = 30 \, ps$$

$$t_{pcq} = 50 \text{ ps}$$

$$t_{\text{setup}} = 60 \, \text{ps}$$

$$t_{hold} = 70 \, ps$$

$$t_{cd Gatter} = 25 \, ps$$

$$t_{pd,Gatter} = 35 ps$$

#### kombinatorischer Pfad:


$$t_{cd} = 50 \, ps$$

$$t_{pd} = 3 \cdot 35 \, ps = 105 \, ps$$

#### ■ Timing-Bedingungen:

• 
$$f_{CLK} \le \frac{1}{t_{peq} + t_{pd} + t_{setup}} = \frac{1}{215 \, ps} = 4,65 \, GHz$$


$$t_{ccq} + t_{cd} = 80 \text{ ps} > t_{hold} \checkmark$$





# Asynchrone Eingänge



- asynchrone Eingänge:
  - Eingaben
  - Kommunikationssignale von externen ICs
- ⇒ Timing-Bedingungen können nicht garantiert werden
  - Schieberegister f
     ür Synchronisation
    - erstes Flip-Flop kann metastabil werden
    - kippt i.d.R. vor nächster Taktflanke in stabilen Zustand
    - ⇒ zweites Flip-Flop wird nicht metastabil







# Agenda



1 SystemVerilog für sequentielle Logik

2 Zeitverhalten synchroner seguentieller Logik

3 Parallelität

Anwendungs->"hello Programme world!" software Betriebs-Gerätetreiber systeme Befehle Architektur -Register Mikro-Datenpfade 

architektur Logik

Addierer Speicher

Digitalschaltungen

LIND Gatter Inverter

Analogschaltungen Vorstärkor Filter

Bauteile

Transistoren Dioden

Steuerung

Physik

Flektronen

#### Arten der Parallelität



- räumliche Parallelität.
  - mehrere Aufgaben durch vervielfachte Hardware gleichzeitig bearbeiten
- zeitliche Parallelität
  - Aufgabe in mehrere Unteraufgaben aufteilen
  - Unteraufgaben parallel ausführen
- Beispiel: Fließbandprinzip bei Autofertigung ("Pipelining")
  - nur eine Station pro Arbeitsschritt
  - alle unterschiedlichen Arbeitsschritte für mehrere Autos parallel ausgeführt
  - ⇒ zeitliche Paralellität

# Grundlegende Begriffe



Datensatz: Vektor aus Eingabewerten, zu denen ein Vektor aus Ausgabewerten berechnet wird

Latenz: Zeit von der Eingabe eines Datensatzes bis zur Ausgabe des zugehörigen Ergebnisses

Durchsatz: Anzahl von Datensätzen, die pro Zeiteinheit bearbeitet werden können

⇒ Parallelität erhöht Durchsatz

## Beispiel: Plätzchen backen




- Annahmen:
  - genug Teig ist fertig
  - 5 Minuten zum Belegen eines Bleches
  - 15 Minuten Backzeit
- sequentiell: ein Blech nach dem anderen belegen und backen
- zeitlich parallel: nächstes Blech belegen, während erstes noch im Ofen ist
- räumlich parallel: zwei Bäcker:innen, jeweils mit eigenem Ofen
- räumliche und zeitliche Parallelität kombinierbar




## Beispiel: Plätzchen backen





# Beispiel: Pipelining in Schaltungen Ohne Pipeline-Register






- $f_{\text{CLK}} \le \frac{1}{0.3+3+2+4+0.2 \, \text{ns}} = \frac{1}{9.5 \, \text{ns}} = 105 \, \text{MHz}$
- Latenz: 1 Takt = 9,5 ns

## Beispiel: Pipelining in Schaltungen Zwei Pipeline-Stufen






- $f_{CLK} \le min(\frac{1}{5.5 \text{ ns}}, \frac{1}{4.5 \text{ ns}}) = \frac{1}{5.5 \text{ ns}} = 182 \text{ MHz}$
- Latenz: 2 Takte =  $2 \cdot 5.5$  ns = 11 ns

# Beispiel: Pipelining in Schaltungen Drei Pipeline-Stufen





- $f_{CLK} \le min(\frac{1}{3.5 \text{ ns}}, \frac{1}{2.5 \text{ ns}}, \frac{1}{4.5 \text{ ns}}) = \frac{1}{4.5 \text{ ns}} = 222 \text{ MHz}$
- Latenz: 3 Takte =  $3 \cdot 4.5 \text{ ns} = 13.5 \text{ ns}$

## Bewertung Pipelining



- Pipelinestufen sollten möglichst gleich lang sein ("ausbalanciert")
  - längste Stufe bestimmt maximale Taktfrequenz f<sub>CLK</sub>
  - Latenz = # Pipelinestufen / Taktfrequenz
- mehr Pipelinestufen
  - höherer Durchsatz (mehr Ergebnisse pro Zeiteinheit), da höhere Taktfrequenz
  - aber auch höhere Latenz (länger auf Ergebnis warten)
  - ⇒ lohnt sich nur, wenn viele Datensätze bearbeitet werden müssen
- Probleme bei Abhängigkeiten zwischen Teilaufgaben
  - bspw. erst Backergebnis prüfen, bevor nächstes Blech belegt wird
- Ausführliche Behandlung s. Befehlsverarbeitung von Prozessoren in LV Rechnerorganisation

# Zusammenfassung und Ausblick



- 1 SystemVerilog für sequentielle Logik
- 2 Zeitverhalten synchroner sequentieller Logik
- 3 Parallelität

nächste Vorlesung beinhaltet

- Endliche Zustandsautomaten (FSM)
  - Konzept, Notationen
  - Moore vs. Mealy Automaten
- SystemVerilog für Zustandsautomaten

Hausaufgabe D zu Vorlesungen 07 und 08 muss bis nächste Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs software	>"hello world!"
Betriebs- systeme	
Architektur	
Mikro- architektur	
Logik	<b>₹</b>
Digital- schaltungen	
Analog- schaltungen	**



Gerätetreiher

Befehle Register

Datenpfade Steuerung



Addierer Speicher





Vorstärkor Filter



Transistoren Dioden

Physik

