Digitaltechnik Wintersemester 2024/2025 Vorlesung 7





#### Inhalt



1 Arithmetische Grundschaltungen

2 SystemVerilog Datentypen

3 SystemVerilog für kombinatorische Logik (Forts.)



Harris 2016 4.2, 4.5, 4.7, 5.2

Anwendungs->"hello software	Programme
Betriebs- systeme	Gerätetreiber
Architektur <b>Architektur</b>	Befehle Register
Mikro- architektur	Datenpfade Steuerung
Logik $\phi + \phi$	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog-	Verstärker

Filter

Dioden

Elektronen

schaltungen

Bauteile

Physik

#### Athene Preis für Gute Lehre 2024 vom Fachbereich Informatik Für unseren Umbau von Digitaltechnik



- Grundlegende Neustrukturierung der Digitaltechnik im vergangenen Jahr
- Ziel: SystemVerilog Stück für Stück in die Vorlesung einbauen statt eines großen Blocks am Ende
- Zusätzlich Umbau der Studienleistung: Statt
   Testaten nun Hausaufgaben & Moodle-Quizzes
- Evaluation der Studierenden hierzu letztes Jahr weitgehend positiv
- Deutlich mehr Klausurpunkte in SystemVerilog Aufgaben erreicht



Preistäger:innen auf dem Foto: Daniel Günther, Andreas Brüggemann, Nora Khayata, Sebastian Engel, Thomas Schneider



# Abgabefrist für Hausaufgabe C zu Vorlesungen 05 und 06 nächste Woche Freitag 23:59! Wöchentliches Moodle-Quiz nicht vergessen!

#### Agenda



1 Arithmetische Grundschaltungen

3 SystemVerilog für kombinatorische Logik (Forts.)

Anwendungs->"hello world!" software

Programme

Betriebssysteme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur

**+** 

Datenpfade Steuerung

Logik



Addierer Speicher

Digitalschaltungen o



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik






#### Shifter




- A um B Stellen nach links/rechts verschieben
- Strategien zum Auffüllen der freien Stellen (Beispiele unten sind für B = 1):
  - logischer Rechts- oder Linksshift: Auffüllen mit Nullen
  - umlaufender Rechts- oder Linksshift: Auffüllen mit den aus der anderen Seite herausfallenden Bits (Rotation)
  - arithmetischer Rechtsshift: Auffüllen mit Vorzeichen des als Zweierkomplement interpretierten Dateneingangs (entspricht Division durch 2<sup>B</sup>)
  - $\blacksquare$  arithmetischer Linksshift: Auffüllen mit Nullen (entspricht Multiplikation mit  $2^B$ )




#### Barrel-Shifter Arithmetic Right





#### Minimierte Schaltung




#### Arithmetische Shifter als Multiplizierer und Dividierer



- $\blacksquare$  Arithmetischer Linksshift um n Stellen multipliziert den Zahlenwert mit  $2^n$ 
  - $00001_2 <<< 3 = 01000_2 = 1 \cdot 2^3 = 8$
  - $11101<sub>2</sub> <<< 2 = 10100<sub>2</sub> = -3 \cdot 2<sup>2</sup> = -12$
- ⇒ Multiplikation mit Konstanten kann aus Arithmetischen Linksshifts und Additionen zusammengesetzt werden
  - $a \cdot 6 = a \cdot 110_2 = (a <<< 2) + (a <<< 1)$
  - $\blacksquare$  Arithmetischer Rechtsshift um *n* Stellen dividiert den Zahlenwert durch  $2^n$ 
    - $010000_2 >>> 4 = 000001_2 = 16/2^4 = 1$
    - $100000_2 >>> 2 = 111000_2 = -32/2^2 = -8$


## Ripple-Carry-Adder (RCA)






#### Halbaddierer






	Α	В	C	S
_	0	0	0	0
	0	1	0	1
	1	0	0	1
	1	1	1	0




#### Volladdierer








0



### Ripple-Carry-Adder (RCA)






- Überträge werden über Kette von 1 bit Volladdierern vom LSB zum MSB weitergegeben
- ⇒ **Problem**: Langer kritischer Pfad (steigt linear mit Bitbreite)
- ⇒ Mögliche Lösungen sehen wir in der nächsten Vorlesung!

#### Subtrahierer




- kann mit Addition und Negation realisiert werden: A B = A + (-B)
- Negation im Zweierkomplement: Komplement und Inkrement
- $\Rightarrow$  Addierer mit NOT-Gatter an *B*-Eingängen und  $C_0 = 1$



#### Vergleich: Kleiner als




■ kann mit Subtraktion realisiert werden:  $A < B \Leftrightarrow A - B < 0$ 





■ Bitweise XNOR und AND-Baum





- Produkt von n und m bit breiten Faktoren ist n+m bit breit
- Teilprodukte aus einzelnen Ziffern des Multiplikators mit dem Multiplikanden
- verschobene Teilprodukte danach addieren


Decimal		<b>Binary</b>
230	Multiplikand	0101
<b>x</b> 42	Multiplikator	x 0111
460		0101
+ 920	Teilprodukte	0101
9660		0101
		+ 0000
	Ergebnis	0100011


 $5 \times 7 = 35$ 

 $230 \times 42 = 9660$ 

#### Kombinatorische $4 \times 4$ Multiplikation









# Quiz 3 - The Return of the King (Hat nichts mit dem Moodle-Quiz zu tun)

#### Agenda



2 SystemVerilog Datentypen

3 SystemVerilog für kombinatorische Logik (Forts.)

Anwendungs->"hello world!" software Betriebssysteme Architektur

Programme

Gerätetreiber

Befehle Register

Mikroarchitektur

**+** 

Datenpfade Steuerung

Logik



Addierer Speicher

Digitalschaltungen



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik



Flektronen

## Auswahl wichtiger Datentypen In dieser Veranstaltung wichtige in rot



```
bit = {1'b0, 1'b1} (zweiwertige Logik)

logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)

int = {-2**31, ..., 2**31-1} = bit signed [31:0]

integer = {-2**31, ..., 2**31-1} = logic signed [31:0]

enum = Aufzählung symbolischer Werte (bspw. für endliche Automaten)


time, real, typedef, struct, ...

Vektoren und Arrays
```

#### Vektoren



```
vectors.sv
    module vectors(input logic [3:0] A, B, // 4 bit Vektoren [MSB:LSB]
2
                  output logic [7:0] JOINED, // 8 bit Vektor [MSB:LSB]
3
                  output logic MSB.
                  output logic [3:0] A_FLIPPED_MSB);
4
5
6
      assign JOINED[7:4] = A: // Vektorbereich überschreiben
7
      assign JOINED[3:0] = B: // Vektorbereich überschreiben
8
9
                        // Einzelnes Vektorbit lesen
      assign MSB = A[3]:
10
11
      assign A_FLIPPED_MSB[3] = ~A[3]; // Einzelnes Vektorbit lesen/schreiben
12
      assign A_FLIPPED_MSB[2:0] = A[2:0];
13
14
    endmodule
```



#### Synthese von Vektoren

2

3

4

5 6


7

8



#### vectors.sv

```
module vectors(input logic [3:0] A, B, // 4 bit Vektoren [MSB:LSB]
                  output logic [7:0] JOINED, // 8 bit Vektor [MSB:LSB]
                  output logic MSB,
                  output logic [3:0] A FLIPPED MSB):
      assign JOINED[7:4] = A; // Vektorbereich überschreiben
      assign JOINED[3:0] = B; // Vektorbereich überschreiben
9
      assign MSB = A[3];
                         // Einzelnes Vektorbit lesen
10
11
      assign A FLIPPED MSB[3] = ~A[3]: // Einzelnes Vektorbit lesen/schreiben
12
      assign A_FLIPPED_MSB[2:0] = A[2:0];
13
14
    endmodule
```




#### Operationen auf Vektoren




```
vecop.sv
```

```
module vecop(input logic [3:0] A, B,
 2
                 output logic [3:0] U, V, X,
 3
                 output logic [7:0] Y);
 4
 5
      // bitweise Verknüpfung
      assign U = A & B; // U[0] = (A[0] & B[0]), U[1] = (A[1] & B[1]), ...
 6
 7
      assign V = A ^ B; // V[0] = (A[0] ^ B[0]), V[1] = (A[1] ^ B[1]), ...
 8
 9
      // (unsigned) Arithmetik
10
      assign X = A + B:
11
      assign Y = A * B:
12
13
    endmodule
```



#### Synthese von Operationen auf Vektoren





#### Vektoren $\neq$ Arrays



```
vectors_vs_arrays.sv
```

```
logic [3:0] A; // 4 bit Vektor
logic A [1:0]; // Array mit 2 bits
logic [3:0] A [1:0]; // Array mit 2 4 bit Vektoren
```

- SystemVerilog unterstützt Vektoren und Arrays
- Arrays unterstützen jedoch weniger Operationen, beispielsweise keine bitweisen oder arithmetischen Operationen
- ⇒ Jetzt: Nur Vektoren
- ⇒ Später: Arrays für Speicher

#### Agenda



1 Arithmetische Grundschaltungen

2 SystemVerilog Datentypen

3 SystemVerilog für kombinatorische Logik (Forts.)

Programme world!" software Betriebs-Gerätetreiber systeme Befehle Architektur Register Datenpfade Mikro-**+** architektur Steuerung Addierer Logik Speicher schaltungen o LIND Gatter Inverter Analog-Vorstärkor schaltungen Filter Transistoren Bauteile Dioden Physik Flektronen

Anwendungs->"hello

## Bitweise Verknüpfungsoperatoren Wiederholung



gates.sv

```
module gates (input logic [3:0] a, b, // 4 bit Vektoren
                  output logic [3:0] y1, y2, y3, y4, y5);
3
      /* Fünf unterschiedliche Logikgatter
         mit zwei Eingängen, jeweils 4 bit Vektoren */
      assign y1 = a & b; // AND
      assign v2 = a \mid b: // OR
      assign v3 = a \cdot b; // XOR
      assign v4 = a \sim \& b: // NAND
      assign v5 = a \sim |b://NOR
10
11
   endmodule
```

## Logische Verknüpfungsoperatoren Achtung: Logische Operatoren $\neq$ bitweise Operatoren



gates\_logic.sv

#### Reduktionsoperatoren (unär)



and8.sv

```
module and8 (input logic [7:0] a, output logic y);

// assign y = a[7] & a[6] & a[5] & a[4] &
// a[3] & a[2] & a[1] & a[0];

assign y = &a;

endmodule
```

#### analog:

- I OR
- ^ XOR
- ~| NOR
- ~& NAND
- ~^ XNOR

#### MUX auf Vektoren



```
mux2x4.sv

1 module mux2x4

2 (input logic [3:0] d0,d1,

3 input logic s,


4 output logic [3:0] y);

5

6 assign y = s ? d1 : d0;

7


8 endmodule
```



#### Interne Verbindungsknoten (Signale)




```
fulladder.sv
```



#### Konkatenation



concat.sv



### Bindung von Operatoren (Präzedenz)



■ [] Zugriff auf \	/ektorelement (	(höchste Präzedenz)
--------------------	-----------------	---------------------

$$\blacksquare$$
 |,  $\sim$ | bitweises OR, NOR

#### Wiederholung: Assign Statement



example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

- auch continuous assignment genannt
- Linke Seite (LHS, "left hand side"): Variable oder Port
- Rechte Seite (RHS, "right hand side"): logischer Ausdruck
- Zuweisung, wenn der Wert von RHS sich ändert

#### Alternative für kombinatorische Logik: Der always\_comb Block



ex\_always\_comb.sv

```
module ex_always_comb(input logic a, b, c, output logic y);

always_comb y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

- always\_comb <instruction>
  - Zuweisung ebenfalls, wenn sich der Wert von RHS ändert
  - LHS Variablen dürfen nicht von anderen Blöcken geschrieben werden

#### Zwei Möglichkeiten für kombinatorische Logik Die Synthese beider Module ergibt den gleichen Schaltplan



```
example.sv

1 module example(input logic a, b, c, output logic y);

2 assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;


4 5 endmodule

ex_always_comb.sv

1 module ex_always_comb(input logic a, b, c, output logic y);

2 always_comb y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;


4 5 endmodule
```



## if-else-Konstrukt Anwendung des always\_comb Block



```
swap.sv
    module swap(input logic a1, b1, s,
                 output logic a2, b2):
 3
       always_comb begin
        if (s) begin
           a2 = b1:
           b2 = a1;
 7
         end else begin
           a2 = a1:
10
           b2 = b1:
11
         end
12
      end
13
14
    endmodule
```



■ if-else darf nur in always\_comb und always/always\_ff/... Blöcken (später in der Vorlesung) verwendet werden

#### Synthese von if-else Mehr Abstraktion, gleiches Ergebnis



#### swap.sv

```
module swap(input logic a1, b1, s,
 2
                 output logic a2, b2);
 3
       always_comb begin
 5
         if (s) begin
 6
           a2 = b1:
 7
           b2 = a1:
 8
         end else begin
 9
           a2 = a1:
10
           b2 = b1:
11
         end
12
       end
13
14
    endmodule
```


```
swap_assign.sv

1 | module swap_assign(input logic a1, b1, s, output logic a2, b2);

3 | assign b2 = s ? a1 : b1;

5 | assign a2 = s ? b1 : a1;


6 | endmodule
```



#### Fallunterscheidungen (case) Beispiel: Dezimale 7-Segment Anzeige



```
sevenseg.sv
    module sevenseg (input
                              logic [3:0] A,
 2
                       output logic [6:0] S);
 3
       always comb case (A)
               0: S = 7'b011_1111:
 5
               1: S = 7,0000 0110:
 6
               2: S = 7'b101 1011:
 7
               3: S = 7'b100_11111:
               4: S = 7'b110 0110:
               5: S = 7'b110 1101:
10
               6: S = 7'b111 1101:
11
                  S = 7,0000 0111:
12
               8: S = 7'b111 11111
13
               9: S = 7'b110 1111:
14
         default: S = 7'b000 0000:
15
       endcase
16
    endmodule
```



- case darf nur in always\_comb und always Blöcken (später in der Vorlesung) verwendet werden
- für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- explizit oder per default (,,alle anderen")

#### Fallunterscheidungen (casez) Beispiel: Prioritätsencoder



```
priority_encoder.sv
```




#### Eigenschaften von assign und always\_comb



- werden bei Simulation immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
- erlauben nur kombinatorische Logik
- Reihenfolge im Quellcode oft nicht relevant
  - nebenläufige Signalzuweisungen ("concurrent signal assignments")
  - **Aber:** Blockierende Signalzuweisungen (a = b) **innerhalb** von Blöcken (begin/end) werden nacheinander ausgeführt.

```
always_swap.sv
    module always_swap(input logic a1, b1,
                         output logic a2, b2);
       always comb begin
         a2 = a1:
         b2 = b1:
         // swap a2 and b2 step by step
         logic tmp:
         tmp = a2:
         a2 = b2:
10
         b2 = tmp:
11
       end
12
    endmodule
```



#### Zusammenfassung und Ausblick



- 1 Arithmetische Grundschaltungen
- 2 SystemVerilog Datentypen
- 3 SystemVerilog für kombinatorische Logik (Forts.)

nächste Vorlesung beinhaltet

- Sequentielle Schaltungen
- Speicherelemente: Latches und Flip-Flops
- Synchrone sequentielle Logik

Hausaufgabe C zu Vorlesungen 05 und 06 muss bis nächste Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs-	>"hello
software	world!"

Programme

Betriebssysteme

Gerätetreiber

Architektur **Example** 

Befehle Register

Mikroarchitektur Datenpfade Steuerung

Logik 0

 $\leftrightarrow$ 

-

Addierer Speicher

Digitalschaltungen UND Gatter

Analogschaltungen Verstärker Filter

Bauteile

Transistoren Dioden

Physik

> Elektronen

