## Digitaltechnik Wintersemester 2024/2025 Vorlesung 4





#### Inhalt



- Boole'sche Gleichungen
- Kombinatorische Logik
- SystemVerilog für kombinatorische Logik
- SystemVerilog Modulhierarchie



Harris 2016 Kap. 4.1 - 4.3, 2.2

Anwendungs- oftware	>"hello
oftware	world!"

Retriebssysteme

Gerätetreiber Befehle

Register

Programme

Architektur **Architektur** 

Mikroarchitektur

Datenpfade **+** Steuerung

Logik

Digitalschaltungen



Analogschaltungen

Bauteile

Physik

Addierer Speicher

LIND Gatter Inverter

Vorstärkor Filter

Transistoren Dioden

Flektronen



# Abgabefrist für Hausaufgabe A zu Vorlesungen 01 und 02 **diese** Woche Freitag 23:59!

#### Agenda



1 Boole'sche Gleichungen

2 Kombinatorische Logik

3 SystemVerilog für kombinatorische Logik

4 SystemVerilog Modulhierarchie

Anwendungs->"hello software

Programme

Betriebssysteme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur

 $\begin{array}{c} \longleftrightarrow \\ \longleftrightarrow \end{array}$ 

Datenpfade Steuerung

Logik



Addierer Speicher

Digitalschaltungen



UND Gatter Inverter

Analogschaltungen



Verstärker Filter

Bauteile




Physik



Elektronen



- beschreiben Ausgänge einer kombinatorischen Schaltung als (boole'sche) Funktion der Eingänge
- ⇒ Spezifikation des funktionalen Verhaltens (ohne zeitliche Information)
  - unter Verwendung elementarer boole'scher Operatoren (sortiert nach Operatorpräzedenz):
    - NOT:  $\overline{A}$
    - AND:  $A B = A \cdot B$
    - XOR: *A* ⊕ *B*
    - $\blacksquare$  OR: A+B
  - Beispiel: Halbaddierer (später in VL07)
    - $S = F_1 : (A, B) \in \mathbb{B}^2 \mapsto \mathbb{B}$
    - $C = F_2 : (A, B) \in \mathbb{B}^2 \mapsto \mathbb{B}$





 $\rightarrow C = A B$ 

#### Grundlegende Definitionen



Komplement: boole'sche Variable mit einem Balken (invertiert)

 $\overline{A}, \overline{B}, \overline{C}$ 

Literal: Variable oder ihr Komplement

 $A, \overline{A}, B, \overline{B}, C, \overline{C}$ 

Implikant: Produkt von Literalen

 $ABC, A\overline{C}, BC$ 

Minterm: Produkt (UND, Konjunktion) über alle Eingangsvariablen

 $ABC, AB\overline{C}, \overline{A}BC$ 

Maxterm: Summe (ODER, Disjunktion) über alle Eingangsvariablen

 $(A + \overline{B} + \overline{C}), (A + B + \overline{C}), (\overline{A} + \overline{B} + \overline{C})$ 





- Produkt (Implikant), das jede Eingangsvariable genau einmal enthält
- entspricht einer Zeile in Wahrheitswertetabelle
- jeder Minterm wird für genau eine Eingangskombination wahr (unabhängig von Ergebnisspalte)

Α	В	Y	Minterm
0	0	0	$m_0 = \overline{A} \ \overline{B}$
0	1	1	$m_1=\overline{A}~B$
1	0	1	$m_2 = A \overline{B}$
1	1	0	$m_3 = A B$

#### Disjunktive Normalform (DNF) Oder: Sum-of-products (SOP)



- Summe aller Minterme, für welche die Funktion wahr ist
- ⇒ jede boole'sche Funktion hat genau eine DNF (abgesehen von Kommutation)
- Im Beispiel:  $Y = m_1 + m_2 = \overline{A} B + A \overline{B}$
- $\Rightarrow A \oplus B$  nur kompakte Schreibweise für  $\overline{A} B + A \overline{B}$

Α	В	Y	Minterm
0	0	0	$m_0 = \overline{A} \ \overline{B}$
0	1	1	$m_1=\overline{A}~B$
1	0	1	$m_2 = A \overline{B}$
1	1	0	$m_3 = A B$





- Summe, welche jede Eingangsvariable genau einmal enthält
- entspricht einer Zeile in Wahrheitswertetabelle
- jeder Maxterm wird für genau eine Eingangskombination falsch (unabhängig von Ergebnisspalte)

Α	В	Y	Maxterm
0	0	0	$M_0 = A + B$
0	1	1	$M_1 = A + \overline{B}$
1	0	1	$M_2 = \overline{A} + B$
1	1	0	$M_3 = \overline{A} + \overline{B}$

#### Konjunktive Normalform (KNF) Oder: Product-of-sums (POS)



- Produkt aller Maxterme, für welche die Funktion falsch ist
- ⇒ jede boole'sche Funktion hat *genau eine* KNF (abgesehen von Kommutation)
- Im Beispiel:  $Y = M_0 M_3 = (A + B) (\overline{A} + \overline{B})$
- $\Rightarrow A \oplus B$  nur kompakte Schreibweise für  $(A + B) (\overline{A} + \overline{B})$

Α	В	Y	Maxterm
0	0	0	$M_0 = A + B$
0	1	1	$M_1 = A + \overline{B}$
1	0	1	$M_2 = \overline{A} + B$
1	1	0	$M_3 = \overline{A} + \overline{B}$



# Quiz' 2 - Electric Boogaloo (Hat nichts mit dem Moodle-Quiz zu tun)

#### Agenda



- 1 Boole'sche Gleichungen
- 2 Kombinatorische Logik
- 3 SystemVerilog für kombinatorische Logik
- 4 SystemVerilog Modulhierarchie

Anwendungs->"hello software

Programme

Betriebssysteme

Gerätetreiber

Architektur **Architektur** 

Befehle Register

Mikroarchitektur Datenpfade Steuerung

Logik

Addierer Speicher

**+** 

Digitalschaltungen

UND Gatter

Analogschaltungen Inverter

**>** 

Verstärker Filter

Bauteile

Transistoren Dioden

Physik

Elektronen

## Abstrakte Eigenschaften logischer Schaltungen




- Eingänge
- Ausgänge
- Spezifikation des Funktionalen Verhaltens = realisierte (boole'sche) Funktion
- Spezifikation des Zeitverhaltens



#### Komponenten einer logischen Schaltung



- Verbindungsknoten
  - Eingangs-Terminale: A, B, C
  - Ausgangs-Terminale: *Y*, *Z*
  - Interne Knoten:  $n_1$
- Schaltungselemente
  - $\blacksquare$   $E_1, E_2, E_3$
  - lacktriangle jedes selbst eine Schaltung ightarrow Hierarchie



#### Arten von logischen Schaltungen




- kombinatorische Logik ("Schaltnetz")
  - Ausgänge hängen nur von aktuellen Eingangswerten ab
- sequentielle Logik ("Schaltwerk", in späteren Vorlesungen)
  - Ausgänge hängen von aktuellen Eingangswerten und internem Zustand ab
  - ⇒ Ausgänge indirekt abhängig von *vorherigen* Eingangswerten



#### Eigenschaften kombinatorischer Logik



- jedes Schaltungselement ist selbst kombinatorisch
- jeder Verbindungsknoten ist
  - Eingang in die Schaltung, oder
  - an genau ein Ausgangsterminal ("Treiber") eines Schaltungselements angeschlossen
- jeder Pfad durch die Schaltung besucht jeden Verbindungsknoten maximal einmal (zyklenfrei)



#### Agenda



Kombinatorische Logik

SystemVerilog für kombinatorische Logik

SystemVerilog Modulhierarchie

Anwendungs->"hello world!" software

Betriebssysteme

Programme Gerätetreiber

Datenpfade

Steuerung

Architektur

Befehle Register

Mikroarchitektur

**+** 

Addierer Speicher

Logik



LIND Gatter Inverter

Analogschaltungen



Vorstärkor Filter

Bauteile



Physik



Flektronen

#### SystemVerilog Module



- Ein Modul beschreibt wie eine Aufgabe (Berechnung) durchgeführt wird
  - Ähnlich einer *Funktion* in Programmiersprachen
- Schnittstellenbeschreibung:
  - Eingänge
  - Ausgänge
  - (Parameter)
- zwei Arten von Modul-Beschreibungen:
  - Strukturbeschreibung: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
  - Verhaltensbeschreibung: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



#### Beispiel für Verhaltensbeschreibung



example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

- module Beginn der Schnittstellenbeschreibung
- example Modulname
- input, output Port-Richtung
- logic Port-Datentyp
- a,b,c,y Port-Namen
- assign (kombinatorische) Signalzuweisung
- $\sim$ ,&, | (kombinatorische) Operatoren (NOT, AND, OR)
- endmodule Ende der Schnittstellenbeschreibung

#### Simulation von Verhaltensbeschreibungen




example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

#### Plot mit Open-Source Tools Icarus Verilog + GTKWave



#### Synthese von Verhaltensbeschreibungen




```
example.sv
```

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

#### Plot mit Open-Source Tools YoSyS + GraphViz



#### SystemVerilog Syntax



- Unterscheidet Groß- und Kleinschreibung
  - $\blacksquare$  bspw. reset  $\neq$  Reset
- Bezeichner für Modul- und Signalnamen dürfen nicht mit Ziffern anfangen
  - bspw. 2mux ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
  - // Kommentar bis zum Ende der Zeile
  - /\* Kommentar über mehrere Zeilen \*/

#### Agenda



Kombinatorische Logik

SystemVerilog für kombinatorische Logik

SystemVerilog Modulhierarchie

Anwendungs->"hello world!" software

Betriebssysteme

Programme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur

**+** 

Datenpfade Steuerung

Logik



Addierer Speicher

schaltungen o



Analogschaltungen



Vorstärkor Filter

Bauteile



Physik



Flektronen

#### Strukturbeschreibung Modulinstanziierung



and3.sv

```
module and3(input logic a, b, c, output logic y);
assign y = a & b & c;
endmodule
```

inv.sv

```
module inv(input logic a, output logic y);
assign y = ~a;
endmodule
```

nand3.sv

#### Strukturbeschreibung Portzuweisung nach Position oder Namen



#### nand3.sv

#### nand3 named.sv

```
module nand3_named(input logic d, e, f, output logic w);
logic s;
and3 andgate(.a(d), .b(e), .c(f), .y(s));
inv inverter(.a(s), .y(w));
endmodule
```

- 10 bis 100 ports pro Modul nicht unüblich
- ⇒ absolute Portzuweisung per Namen übersichtlicher (selbstdokumentierend)

#### Zusammenfassung und Ausblick



- Boole'sche Gleichungen
- Kombinatorische Logik
- SystemVerilog für kombinatorische Logik
- SystemVerilog Modulhierarchie

nächste Vorlesung beinhaltet

- Boole'sche Algebra
- Umformung von Schaltungen: Bubble Pushing
- Logikrealisierung mit Basisgattern

Hausaufgabe A zu Vorlesungen 01 und 02 muss bis diese Woche Freitag 23:59 abgegeben werden.

nwendungs-	>"hello
ftware	world!"

Programme

Retriebssysteme

Architektur

Gerätetreiher

Befehle Register

Mikroarchitektur

 $\Rightarrow$ 

Datenpfade Steuerung

Logik

Addierer Speicher

Digitalschaltungen



-

LIND Gatter Inverter

Analogschaltungen Verstärker Filter

Bauteile

Transistoren Dioden

Physik

Flektronen

