Digitaltechnik Wintersemester 2024/2025 Vorlesung 10





# Diskriminierungsfreier und inklusiver Uni-Alltag



- In unserer Lehrveranstaltung (und auch insgesamt an der TU Darmstadt) sollen sich alle Menschen jederzeit sicher und respektiert fühlen!
  - Darum erwarten wir einen respektvollen Umgang miteinander.
  - Bedrohung, Belästigung, Diskriminierung, o.ä. wird NICHT toleriert und ggf. geahndet.
- Wenn Sie Bedrohung, Belästigung oder Diskriminierung erfahren oder beobachten, informieren Sie uns bitte unverzüglich in Person, per Email oder anonym per Moodle: Thomas Schneider, Andreas Brüggemann, Nora Khayata, oder die Gleichstellungsbeauftragte des Fachbereichs Informatik Nadja Geisler <nadja.geisler@cs.tu-darmstadt.de>.

#### Inhalt




1 FSM: Konzept, Notationen und Anwendungsbeispiele

2 SystemVerilog für Zustandsautomaten

3 Hardware für Zustandsautomaten



Harris 2016 Kap. 3.4, 4.6



Bauteile

Physik

Anwendungs->"hello Programme world!" Gerätetreiber Befehle Architektur **Architektur** Register Datenpfade Steuerung Addierer Speicher LIND Gatter Inverter Vorstärkor Filter

Transistoren

Dioden

Flektronen



# Abgabefrist für Hausaufgabe D zu Vorlesungen 07 und 08 **diese** Woche Freitag 23:59! Wöchentliches Moodle-Quiz nicht vergessen!

# Agenda



1 FSM: Konzept, Notationen und Anwendungsbeispiele

2 SystemVerilog für Zustandsautomaten

3 Hardware für Zustandsautomaten

Anwendungs->"hello Programme world!" software Betriebs-Gerätetreiber systeme Befehle Architektur **Architektur** Register Mikro-Datenpfade architektur Steuerung Addierer Logik Speicher Digital-LIND Gatter schaltungen o Inverter Analog-Vorstärkor schaltungen Filter Transistoren Bauteile


Physik

Dioden

Flektronen



- synchrone sequentielle Schaltungen mit
  - $\blacksquare$  n Eingabebits
  - k Ausgabebits
  - *ein* interner Zustand (besteht aus  $m \ge 1$  Bits)
  - Takt und Reset
- in jedem Takt (zur steigenden Flanke)
  - Reset aktiv → Zustand = Startzustand
  - lacktriangle Reset inaktiv ightarrow neuen Zustand und Ausgaben aus aktuellem Zustand und Eingaben berechnen




#### FSM Anwendungsbeispiele



- Zahlenschloss (bspw. an Tresor)
  - Eingaben: Taste i gedrückt
  - Ausgaben: Schloss öffnen, Fehlermeldung anzeigen
  - Zusammenhang zwischen Zuständen: nur Öffnen, wenn letzte (4) Eingaben korrekt und in richtiger Reihenfolge
- Steuerwerk von Rechnern (Mikroarchitektur)
  - Eingaben: Bits des aktuellen Instruktionswortes
  - Ausgaben: Steuersignale für
    - Arithmetik (welche Operation)
    - Speicher (welche Operanden)
  - Zusammenhang zwischen Zuständen: in Pipeline-Stufen hängen Steuersignale von anderen Instruktionen ab
- vieles mehr (sehr häufig verwendetes Konzept)






#### FSM Diagramme als gerichtete Graphen




- Zustände (States) als Knoten: z.B.  $S_0, S_1, S_2, ...$
- Zustandsübergänge (Transitions) als Kanten
  - als boole'scher Ausdruck (leere Bedingung entspricht 1, Transition sofort bei n\u00e4chster steigender Taktflanke)
  - Keine zwei Kantenbedingungen gleichzeitig erfüllbar
  - Zustand bleibt unverändert, wenn keine Bedingung erfüllt
- Reset-Kante zum Startzustand
- Ausgaben
  - in Zuständen (Moore-Automat)
  - oder an Kanten (Mealy-Automat)



# FSM Beispiel für Ampelsteuerung





- Eingänge:
  - $a_k = 1 \Leftarrow \text{Induktionsschleife } k \text{ erkennt Fahrzeug für Straße } k \in \{A, B\}$
- Ausgänge
  - $y_k \in \{\text{rot, gelb, gr\"un}\} \Rightarrow \text{Ampelphase f\"ur } k \in \{A, B\}$
- ⇒ FSM für Bedarfssteuerung
  - halte Spur grün, solange auf dieser Fahrzeuge erkannt werden
  - ansonsten schalte aktuelle Fahrbahn über gelb nach rot und andere Fahrbahn auf grün



#### FSM Beispiel für Ampelsteuerung Moore-Automat









#### FSM Beispiel für Ampelsteuerung Mealy-Automat












- tabellarisch darstellen, wie sich FSM pro Zustand und Eingabe verhält
- aktueller Zustand S
- nächster Zustand S'
- Don't Cares verwenden!
- Achtung: implizite Bedingungen (bspw. Selbstschleifen) beim Ableiten aus Diagrammen beachten

#### FSM Beispiel für Ampelsteuerung Zustandsübergangs- und Ausgabetabelle für Moore-Automat



S	$a_{\mathcal{A}}$	$a_B$	S'
$\overline{A}$	1	*	A
Α	0	*	AB
AB	*	*	В
В	*	1	В
В	*	0	BA
BA	*	*	Α


S	УА	УВ
A	grün	rot
AB	gelb	rot
В	rot	grün
BA	rot	gelb



#### FSM Beispiel für Ampelsteuerung Zustandsübergangs- und Ausgabetabelle für Mealy-Automat




S	$a_{\mathcal{A}}$	$a_B$	<i>S'</i>		
$\overline{A}$	1	*	A		
$\boldsymbol{A}$	0	*	AB		
AB	*	*	В		
В	*	1	В		
В	*	0	BA		
BA	*	*	Α		
	1		1		
5	$a_A$	$a_B$	УА	УВ	
	а <sub>д</sub>	а <sub>В</sub>	<i>y</i> A grün	<i>ув</i> rot	
S A A			<i>УА</i> grün gelb		
	1	*	grün	rot rot	
A A	1 0	*	grün gelb	rot	
A A AB	1 0 *	* * *	grün gelb rot	rot rot grün	



# FSM als synchrone sequentielle Schaltung



- Zustandsregister
  - speichert aktuellen Zustand S
  - übernimmt nächsten Zustand S' bei steigender Taktflanke
- kombinatorische Logik realisiert
  - Zustandsübergangstabelle ("next state logic")
  - Ausgabetabelle ("output logic")
- binäre Kodierung der Zustände und Ein-/Ausgaben notwendig (später)



### Agenda



1 FSM: Konzept, Notationen und Anwendungsbeispiele

2 SystemVerilog für Zustandsautomaten

3 Hardware für Zustandsautomaten

Anwendungs->"hello Programme world!" software Betriebs-Gerätetreiber systeme Befehle Architektur **Architektur** Register Mikro-Datenpfade architektur Steuerung Addierer Logik Speicher Digital-LIND Gatter schaltungen o Inverter Analog-Vorstärkor schaltungen Filter Transistoren

Dioden

Flektronen

Bauteile

Physik

# FSM Anwendungsbeispiel: Mustererkennung






- typisch in Bild- und Textanalyse (bspw. Suche nach regulären Ausdrücken)
- bspw.: Erkenne Bitfolge "101" in Bitsequenz
  - Auch überlappend, "10101" enthält z.B. zweimal "101"
- Eingänge: das nächste Bit  $a \in \mathbb{B}$
- lacksquare Ausgabe:  $y=1\Rightarrow$  gesuchte Bitfolge erkannt

# Moore- und Mealy-Automat für 101 Mustererkennung





# Grundidee für FSM-Modellierung in SystemVerilog



#### Vorgehen:

- logic-Vektor nutzen, um Zustände zu kodieren
  - Mittels Zustandskodierung cs :  $S \to \mathbb{B}^m$
  - Jedem Zustand einen m Bit breiten Wert zuordnen, z.B. als  $cs(S_k) = (s_{m-1}...s_0)$  mit  $u_{2,m}(s_{m-1}...s_0) = k$
  - Für 101 Mustererkennung:  $cs(S_0) = 00_2$ ,  $cs(S_1) = 01_2$ ,  $cs(S_2) = 10_2$ ,  $cs(S_3) = 11_2$
  - Kodierung der Ein-/Ausgänge ist i.d.R. von der Anwendung vorgegeben
- rücksetzbare Flip-Flops als Zustandsspeicher
- kombinatorische next-state Logik durch case in always\_comb Block
- kombinatorische Ausgabe-Logik durch nebenläufige Zuweisungen

#### Moore Automat für 101 Mustererkennung



moore.sv

```
module moore (input
                         logic CLK, RST, A,
2
                  output logic Y):
3
4
      logic [1:0] state, nextstate; // Current and next state encoded as 2-bit vector: S0=00, S1=01, ...
6
      always ff @(posedge CLK) begin
7
        if (RST) begin
8
          state <= 2', d0; // Reset to S0, represented by 0 with 2 bits according to definition of state
        end else begin
10
          state <= nextstate; // Transition to next state according to next-state logic
11
        end
12
      end
13
14
      // next state logic
15
      always comb case (state)
16
                 nextstate = A ? 2'd1 : 2'd0: // SO -> S1 if A=1. otherwise stav in S0
        2,40.
17
        2'd1:
               nextstate = A ? 2'd1 : 2'd2: // Stav in S1 if A=1, otherwise S1 -> S2
18
        2,42.
                 nextstate = A ? 2'd3 : 2'd0: // S2 -> S3 if A=1. otherwise S2 -> S0
                 nextstate = A ? 2'd1 : 2'd2: // S3 -> S1 if A=1. otherwise S3 -> S2
10
        2'd3:
20
        default: nextstate = 2'd0: // Fallback, should never happen
21
      endcase
22
23
      // output logic
                                                                                                         S_3
                                                                                                    а
24
      assign Y = (state == 2'd3): // Y=1 only in S3
25
26
    endmodule
```

### Mealy Automat für 101 Mustererkennung



mealy.sv


```
logic CLK, RST, A,
    module mealy (input
 2
                   output logic Y);
 3
 4
      logic [1:0] state, nextstate: // Current and next state encoded as 2-bit vector: S0=00, S1=01, ...
 5
 6
      always_ff @(posedge CLK) begin
        if (RST) begin
 8
          state <= 2',d0: // Reset to SO, represented by O with 2 bits according to definition of state
 9
        end else begin
10
          state <= nextstate: // Transition to next state according to next-state logic
11
        end
12
      end
13
14
      // next state logic
15
      always_comb case (state)
16
        2,40:
                 nextstate = A ? 2'd1 : 2'd0: // SO -> S1 if A=1, otherwise stay in S0
17
        2'd1: nextstate = A ? 2'd1 : 2'd2: // Stav in S1 if A=1. otherwise S1 -> S2
18
        2'42:
                 nextstate = A ? 2'd1 : 2'd0: // S2 -> S1 if A=1, otherwise S2 -> S0
19
        default: nextstate = 2'd0:
                                         // Fallback, should never happen
                                                                                                      а
20
      endcase
21
22
      // output logic
23
      assign Y = (\text{state} == 2, d2 & A): // Y=1 only if A=1 when in S2
                                                                         Reset
24
25
    endmodule
```

# Moore und Mealy Automaten für 101 Mustererkennung





#### Moore Automat (links):



#### Mealy Automat (rechts):



Y=1 für Moore und Mealy Automaten zu unterschiedlicher Zeit  $\Rightarrow$  Nächste Vorlesung



# Quiz - Home Alone 4 (Hat nichts mit dem Moodle-Quiz zu tun)

#### Lehrevaluation (18.12.2024 - 15.01.2025)



- Ziel / Nutzen
  - Fortlaufende Verbesserung der Veranstaltung
  - Bewertungsgrundlage für Vergabe vom "Preis für gute Lehre" des FB 20
  - ⇒ kommt Studierenden und Lehrenden zugute
- Ablauf
  - Anonymisierte Online-Fragebögen bis spätestens 15.01.2025: http://evaluation.tu-darmstadt.de/evasys/online.php
  - Persönliche TANs in Moodle verfügbar
    - Vorlesung und Übung werden getrennt evaluiert
    - ⇒ Online-Fragebögen mit zwei unterschiedlichen TANs öffnen





Umbau von DT für das WiSe23/24

# Agenda



1 FSM: Konzept, Notationen und Anwendungsbeispiele

2 SystemVerilog für Zustandsautomaten

3 Hardware für Zustandsautomaten

Anwendungs->"hello software	Programme
Betriebs- systeme	Gerätetreiber
Architektur	Befehle Register
Mikro- architektur	Datenpfade Steuerung
_ogik o + o	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter

Bauteile

Physik

Transistoren

Dioden

Elektronen

#### Rezept: FSM in Hardware übersetzen



- Ziel: Realisieren von FSM in Hardware / Synthese von SystemVerilog Code
- $\blacksquare$  Vorgehen: Problem  $\to$  FSM  $\to$  Zustandsübergangs- und Ausgabetabelle  $\to$  Gleichung  $\to$  Schaltung
  - I Problem: Problembeschreibung, z.B. Mustererkennung für 101, z.B. textuell
  - 2 FSM: Wähle zwischen Moore oder Mealy Automat
  - 3 Zustände kodieren, Zustandsübergangs- und Ausgabetabelle, Don't Cares
  - 4 Gleichungen aus beiden Tabellen ableiten + minimieren
  - 5 Schaltungen für next state logic und output logic aus minimierten Gleichungen ableiten, mit Registern zu FSM zusammensetzen





#### Moore Automat für 101 Mustererkennung Zustandscodierung, Zustandübergangs- und Ausgabetabelle



S	$s_1$	<i>s</i> <sub>0</sub>
$S_0$	0	0
$S_1$	0	1
$S_2$	1	0
$S_{2}$	1	1


S	$s_1$	<i>s</i> <sub>0</sub>	а	S'	$s_1'$	$s_0'$	
$S_0$	0	0	0	$S_0$	0	0	
$S_0$	0	0	1	$S_1$	0	1	
$S_1$	0	1	0	$S_2$	1	0	
$S_1$	0	1	1	$S_0$ $S_1$ $S_2$ $S_1$ $S_0$ $S_3$ $S_2$ $S_1$	0	1	
$S_2$	1	0	0	$S_0$	0	0	
$S_2$	1	0	1	$S_3$	1	1	
$S_3$	1	1	0	$S_2$	1	0	
$S_3$	1	1	1	$S_1$	0	1	






# Moore Automat für 101 Mustererkennung Logikgenerierung und -minimierung






$$s_1' = s_0 \ \overline{a} + s_1 \ \overline{s_0} \ a$$




$$s_0' = a$$



$$y = s_1 s_0$$

# Moore Automat für 101 Mustererkennung Schaltwerk






#### Mealy Automat für 101 Mustererkennung Zustandscodierung, Zustandübergangs- und Ausgabetabelle



S	$s_1$	<i>s</i> <sub>0</sub>
$S_0$	0	0
$S_1$	0	1
$S_2$	1	0


S	$s_1$	<i>s</i> <sub>0</sub>	а	S'	$s_1'$	$s_0'$
$S_0$	0	0	0	$S_0$	0	0
$S_0$	0	0	1	$S_1$	0	1
$S_1$	0	1	0	$S_2$	1	0
$S_1$	0	1	1	$S_1$	0	1
$S_2$	1	0	0	$S_0$	0	0
$S_2$	1	0	1	$ \begin{array}{c} S_0 \\ S_1 \\ S_2 \\ S_1 \\ S_0 \\ S_1 \end{array} $	0	1





# Mealy Automat für 101 Mustererkennung Logikgenerierung und -minimierung mit Don't Cares



#### Es gibt kein $S_3 \Rightarrow$ Don't Cares für Zustand 11 verwenden!








$$s_1' = s_0 \, \overline{a}$$


$$s_0'=a$$

$$y=s_1$$
 a

# Mealy Automat für 101 Mustererkennung Schaltwerk







# Zusammenfassung und Ausblick



- 1 FSM: Konzept, Notationen und Anwendungsbeispiele
- 2 SystemVerilog für Zustandsautomaten
- 3 Hardware für Zustandsautomaten

nächste Vorlesung beinhaltet

- Vergleich: Moore vs Mealy Automaten
- Zerlegen von Zustandsautomaten
- Weitere sequentielle Grundelemente: Zähler, Schieberegister
- SystemVerilog: parametrisierte Module und Testumgebungen

Hausaufgabe D zu Vorlesungen 07 und 08 muss bis diese Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs- software	Programme
Betriebs- systeme	Gerätetreiber
Architektur	Befehle Register
Mikro- architektur	Datenpfade Steuerung
_ogik o + o	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter
Bauteile -	Transistoren Dioden

Elektronen

Physik

