Digitaltechnik Wintersemester 2024/2025 Vorlesung 12






Inhalt



1 Speicherfelder

2 Logikfelder







Abgabefrist für Hausaufgabe E zu Vorlesungen 09 und 10 **diese** Woche Freitag 23:59! Wöchentliches Moodle-Quiz nicht vergessen!

Agenda



Speicherfelder

2 Logikfelder

Anwendungs->"hello software

Programme

Betriebssysteme

Gerätetreiber

Architektur

Befehle Register

Mikroarchitektur Datenpfade Steuerung

Logik

Addierer Speicher

Digitalschaltungen

UND Gatter

Analogschaltungen Inverter

>

-

Verstärker Filter

Bauteile

Transistoren Dioden


Physik


) Elektronen

Speicherfeld



- 2-dimensionales Array von Bitzellen
- Jede Bitzelle speichert ein Bit
- N Adressbits und M Datenbits:
 - 2^N Zeilen und M Spalten
 - Tiefe: Anzahl der Zeilen (Anzahl der Wörter)
 - Breite: Anzahl der Spalten (Wortbreite)
 - **Größe:** Tiefe × Breite = $2^N \times M$ Bits





Speicherfeld Beispiel




 $2^2 \times 3$ -Bit Array

Anzahl der Wörter: 4


■ Wortbreite: 3 Bits

■ Beispiel: das 3-Bit Wort, das an der Adresse 10 gespeichert ist, lautet 100



Speicherfeld






Speicherfeld




Wordline:


- Vergleichbar zu *ENABLE* Signal
- Einzelne Zeile im Speicherfeld wird gelesen/geschrieben
- Entspricht einer eindeutigen Adresse
- Maximal eine Wordline kann HIGH sein



Speicherfeld Bitzellen








Speicherarten



- Direktzugriffsspeicher (random access memory, RAM): flüchtig
 - Dynamic RAM (DRAM)
 - Static RAM (SRAM)
- Festwertspeicher (read-only memory, ROM): nicht flüchtig
 - Flash



RAM: Random Access Memory



- Flüchtig: verliert Daten beim Ausschalten
- Schnelles Lesen und Schreiben
- Der Hauptspeicher Ihres Computers ist RAM (meist DRAM)

Historisch als Direktzugriffsspeicher bezeichnet, da auf jedes Datenwort gleich schnell / direkt zugegriffen werden kann (im Gegensatz zu sequentiellen Zugriffsspeichern wie Audiokassette oder Bandlaufwerk)

ROM: Read Only Memory



- Nicht flüchtig: Daten bleiben beim Ausschalten erhalten
- Schnelles Lesen, aber Schreiben ist unmöglich oder langsam
- Flash-Speicher in Digitalkameras, USB-Sticks und SSDs sind alles ROMs

Historisch als Festwertspeicher bezeichnet, da ROMs zum Zeitpunkt der Herstellung oder durch Brennen von Sicherungen einmalig beschrieben wurden.

Sobald das ROM konfiguriert wurde, konnte es nicht erneut beschrieben werden.

Neuere Arten von ROMs wie Flash-Speicher können mehrmals beschrieben werden.


Arten von RAM




- DRAM (dynamic random access memory)
 - DRAM verwendet Kondensator zur Datenspeicherung
- **SRAM** (static random access memory)
 - verwendet Inverter mit Rückkopplung zur Datenspeicherung




- Datenbits werden in Kondensator gespeichert
- Dynamisch, weil der Wert regelmäßig und nach dem Lesen aktualisiert (neu geschrieben) werden muss:
 - Ladungsverlust des Kondensators verschlechtert den Wert mit der Zeit (1 → 0)
 - Lesen zerstört den gespeicherten Wert





















RAM Speicherfelder im Überblick





Wiederholung: SystemVerilog Vektoren \neq Arrays



vectors_vs_arrays.sv

```
logic [3:0] A; // 4 bit Vektor
logic A [1:0]; // Array mit 2 bits
logic [3:0] A [1:0]; // Array mit 2 4 bit Vektoren
```

- SystemVerilog unterstützt Vektoren und Arrays
- Arrays unterstützen jedoch weniger Operationen, beispielsweise keine bitweisen oder arithmetischen Operationen
- ⇒ Aber: Kombination aus beiden zum Beispiel für Beschreibung von RAM sehr nützlich

SystemVerilog RAM



```
ram.sv
   // 2**N-Wort x M-bit RAM
   module ram #(parameter N=6, M=32) // N Adressbits, M Datenbits
                (input logic
                                          CLK.
3
                 input logic
                                         WE, // write enable
4
                 input logic [N-1:0] ADR,
5
                 input logic [M-1:0] D_IN,
6
                 output logic [M-1:0] D_OUT);
7
8
     logic [M-1:0] mem [2**N-1:0]; // 2**N Vektoren mit je M bits
9
10
                                                                  Address Data
     // Schreiben
11
12
     always_ff @(posedge CLK) begin
                                                                          0
                                                                            1 0
                                                                     11
       if (WE) begin
13
                                                                          1
                                                                            0 0
14
          mem [ADR] <= D IN:
                                                                     10
                                                                                depth
       end
15
                                                                     01
                                                                            1
                                                                              0
     end
16
17
                                                                     00
                                                                          0
     // Lesen
18
     assign D_OUT = mem [ADR];
19
                                                                          width
   endmodule
```

SystemVerilog RAM Schreiben und Lesen





```
ram tb.sv
       ram #(.N(4). .M(32)) uut(CLK. WE. ADR. D IN. D OUT):
       initial begin
         $dumpfile("ram_tb.vcd"); $dumpvars;
         WE = 1:
         for (int i = 0; i < 16; i++) begin
 6
           ADR = i [3:0]:
 7
           D IN = 10 * ADR:
 8
           #1;
 9
         end
10
         WE = 0:
11
         #1:
12
         for (int i = 0; i < 16; i++) begin
13
           ADR = i [3:0]:
14
           #1:
15
           $display("Read value %d at location %d", D_OUT, ADR);
16
         end
17
         $display("FINISHED ram tb"): $finish:
18
       end
```

```
VCD info: dumpfile ram tb.vcd opened for output
VCD warning: $dumpvars: Package ($unit) is not
Read value
                   0 at location 0
Read value
                  10 at location
Read value
                  20 at location
Read value
                  30 at location
Read value
                  40 at location
Read value
                  50 at location
Read value
                  60 at location
                  70 at location
Read value
Read value
                  80 at location 8
Read value
                  90 at location 9
Read value
                 100 at location 10
Read value
                 110 at location 11
Read value
                 120 at location 12
Read value
                 130 at location 13
Read value
                 140 at location 14
Read value
                 150 at location 15
FINISHED ram tb
ram tb.sv:27: $finish called at 3300 (10ps)
```

ROM Punktnotation








ROM



Lesen: Bitline auf weak high und danach wordline auf 1 setzen.

Wenn Transistor vorhanden, zieht dieser die bitline auf 0, sonst bleibt diese auf 1.



SystemVerilog ROM




rom sv

```
// 4-Wort x 3-bit ROM
   module rom(input logic [1:0] ADR,
               output logic [2:0] D_OUT);
3
4
      always_comb begin
        case (ADR)
6
          2'b11: D_0UT = 3'b010;
                                                                   Address Data
8
          2'b10: D_0UT = 3'b100;
                                                                            0
                                                                       11
          2'b01: D_0UT = 3'b110:
9
10
          2'b00: D_0UT = 3'b011;
                                                                            1
                                                                              0
                                                                       10
        endcase
11
                                                                                   depth
      end
                                                                      01
                                                                                0
12
   endmodule
13
                                                                       00
                                                                            0
                                                                            width
```



- Ladung auf Floating Gate beeinflusst Leitfähigkeit des Feldeffekttransistors von Source nach Drain.
- Floating Gate kann durch Anlegen von hoher Spannung geladen / entladen werden.
 - Laden : Source = 0 V, Control Gate = Drain = 12 V
 - Entladen: Source = offen, Control Gate = 0 V, Drain = 12 V




Logik via ROM: Beispiel




Implementieren Sie die folgenden Logikfunktionen mit einem $2^2 \times 3$ -Bit ROM:

- X = A B
- Y = A + B
- $Z = A \overline{B}$



Logik via ROM






$$Address = A_1, A_0$$

$$\begin{array}{l} \textit{Data}_2 = \underbrace{A_1}_{\textit{Data}_1} \oplus A_0 \\ \textit{Data}_1 = \underbrace{\overline{A_1}}_{\textit{A_1}} + A_0 \\ \textit{Data}_0 = \overline{A_1} \ \overline{A_0} \end{array}$$

Logik via Speicherfeld






$$Address = A_1, A_0$$

$$\begin{array}{l} \textit{Data}_2 = \underline{A_1} \oplus A_0 \\ \textit{Data}_1 = \overline{\underline{A_1}} + A_0 \\ \textit{Data}_0 = \overline{A_1} \ \overline{A_0} \end{array}$$

Logik via Speicherfeld: Lookup-Tabelle (LUT)



Ausgabe bei jeder Eingangskombination (Adresse) nachschlagen



Agenda



1 Speicherfelder

2 Logikfelder

Anwendungs->"hello software

Programme

Betriebssysteme

Gerätetreiber

Architektur **Example**

Befehle Register

Mikroarchitektur Datenpfade Steuerung

Logik

Addierer

schaltungen

Speicher

UND Gatter Inverter

Analogschaltungen

Bauteile

Filter Transistoren Dioden

Verstärker

Physik


Elektronen

*

Programmable Logic Array (PLA) Programmierbares Logikfeld



- realisiert einfache kombinatorische Logik via Sum-of-Products Form (DNF)
- zweistufige Logik mit programmierbaren Schaltern in Eingabefeld (links) und Ausgabefeld (rechts)
- Günstigere Varianten:
 - Programmable ROM: nur Ausgabefeld programmierbar
 - Programmable Array Logic (PAL): nur Eingabefeld programmierbar




Programmable Logic Array (PLA) Beispiel



$$Y_1 = AB + \overline{A}B$$

$$Y_2 = AB + A\overline{B}$$



Performanz vs. Flexibilität



- Anwendungsspezifische integrierte Schaltung (ASIC, application-specific integrated circuit)
 - führt für eine Anwendung optimierte (parallele) Datenpfade aus
 - Basisgatterschaltungen (bspw. als CMOS) durch optische/chemische Prozesse auf Silizium-Wafer realisiert
 - ⇒ zur Laufzeit nicht an neue Anwendung anpassbar
- Software-Prozessor
 - führt generische Instruktionen sequentiell aus
 - nur generische (Mikro-)Architektur in Hardware realisiert
 - \Rightarrow zur Laufzeit durch Austauschen der Instruktionssequenz an neue Anwendung anpassbar
- ⇒ Field Programmable Gate Array (FPGA) vereint
 - Flexibilität von Software-Prozessoren ("im Feld programmierbar")
 - mit Performanz von ASICs (optimierte "Basisgatter-Schaltungen")

FPGA Konfigurationsspeicher




- FPGAs verwenden feingranulare (bitweise) Konfigurationsspeicher statt wortweisen Instruktionsspeichern
- Konfigurationsspeicher realisiert mit verschiedenen Speicher-Technologien:
 - volatil (bspw. SRAM): schnell beschreibbar, benötigt aber permanente Spannungsversorgung (statische Leistungsaufnahme), oder
 - nicht-volatil (bspw. Flash): aufwendiger Schreibzugriff, aber Zustand bleibt auch ohne Spannungsversorgung erhalten

Field Programmable Gate Array (FPGA)





P: Pin, IOB: I/O Block, SM: Switch Matrix, LC: Logic Cell, FB: Function Block



Programmierbare Schalter








Switch Matrix (SM) Programmierbare Leitungskreuzungen




Realisiert durch programmierbare Schalter



Lookup Table (LUT) Programmierbare Tabelle




- realisiert kombinatorische Logik
- 2 bis 6 Eingänge (im Beispiel 2: B, A)
- häufig auch aufteilbar in kleinere LUTs
- Multiplexer (MUX)



Logic Cell (LC) Programmierbare Logikzelle




- kann als kombinatorische Logik (Y) und/oder Speicher (X) verwendet werden
- lacktriangle häufig auch spezielle Carry In (C_{in}) für schnelle Arithmetik



Input-/Output Blocks (IOB) Programmierbare Ein-/Ausgänge



- P wird mit physikalischen Pins verbunden
- Ausgabetreiber (OD) und Eingabetreiber (ID)
- Ausgabetreiber kann permanent oder zur Laufzeit steuerbar (durch OEN) aktiviert werden
- häufig auch weitere Konfigurationsmöglichkeiten:
 - Spannungs-Level
 - maximale Stromstärke



Funktionsblöcke (FB)



- häufig verwendete Logikbausteine als begrenzte Ressourcen verfügbar
 - Block RAM (BRAM): kleine SRAM Speicher (wenige Kilobit)
 - Digitale Signalverarbeitung (DSP): Multiplizierer, MAC
 - Phase-Locked Loop (PLL): Taktmodifikation
 - Kommunikations-Treiber (USART, USB, Ethernet)
 - kleine Prozessoren
 - ..

Zusammenfassung und Ausblick



- Speicherfelder
- 2 Logikfelder

nächste Vorlesung beinhaltet

- SystemVerilog Abschluss
- Vorzeichenbehaftete Binärzahlen: Vorzeichen und Betrag
- reelle Zahlen: Festkomma- und Gleitkommadarstellung

Hausaufgabe E zu Vorlesungen 09 und 10 muss bis diese Woche Freitag 23:59 abgegeben werden. Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs-"hello software	
Betriebs- systeme	
Architektur	
Mikro- architektur	
Logik	0 0 0 0
Digital- schaltungen	•••
Analog- schaltungen	**
Bauteile	©
	0.0

Programme Gerätetreiher Refeble Register Datenpfade Steuerung Addierer Speicher LIND Gatter Inverter Vorstärkor Filter Transistoren Dioden Physik Flektronen