

Digitaltechnik

Wintersemester 2025/2026

Vorlesung 4



TECHNISCHE
UNIVERSITÄT
DARMSTADT



ENCRYPTO
CRYPTOGRAPHY AND
PRIVACY ENGINEERING

- 1 Boole'sche Gleichungen
- 2 Kombinatorische Logik
- 3 SystemVerilog für kombinatorische Logik
- 4 SystemVerilog Modulhierarchie



Harris 2016
Kap. 4.1 - 4.3,
2.2

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen










Abgabefrist für Hausaufgabe A zu
Vorlesungen 01 und 02 **diese** Woche
Freitag 23:59!
Wöchentliches Moodle-Quiz nicht vergessen!

1 Boole'sche Gleichungen


2 Kombinatorische Logik

3 SystemVerilog für kombinatorische Logik

4 SystemVerilog Modulhierarchie

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen

- beschreiben Ausgänge einer kombinatorischen Schaltung als (boole'sche) Funktion der Eingänge
- ⇒ Spezifikation des funktionalen Verhaltens (ohne zeitliche Information)
- unter Verwendung elementarer boole'scher Operatoren (sortiert nach *Operatorpräzedenz*):
 - NOT: \bar{A}
 - AND: $A B = A \cdot B$
 - XOR: $A \oplus B$
 - OR: $A + B$
- Beispiel: Halbaddierer (später in VL07)
 - $S = F_1 : (A, B) \in \mathbb{B}^2 \mapsto \mathbb{B}$
 - $C = F_2 : (A, B) \in \mathbb{B}^2 \mapsto \mathbb{B}$





Komplement: boole'sche Variable mit einem Balken (invertiert)

$\overline{A}, \overline{B}, \overline{C}$

Literal: Variable oder ihr Komplement

$A, \overline{A}, B, \overline{B}, C, \overline{C}$

Implikant: Produkt von Literalen

$ABC, A\overline{C}, BC$

Minterm: Produkt (UND, Konjunktion) über alle Eingangsvariablen

$ABC, AB\overline{C}, \overline{A}BC$

Maxterm: Summe (ODER, Disjunktion) über alle Eingangsvariablen

$(A + \overline{B} + \overline{C}), (A + B + \overline{C}), (\overline{A} + \overline{B} + \overline{C})$



- Produkt (Implikant), das jede Eingangsvariable *genau einmal* enthält
- entspricht einer Zeile in Wahrheitstabelle
- jeder Minterm wird für *genau eine* Eingangskombination **wahr** (unabhängig von Ergebnisspalte)

A	B	Y	Minterm
0	0	0	$m_0 = \bar{A} \bar{B}$
0	1	1	$m_1 = \bar{A} B$
1	0	1	$m_2 = A \bar{B}$
1	1	0	$m_3 = A B$

- Summe aller Minterme, für welche die Funktion *wahr* ist
- ⇒ jede boole'sche Funktion hat *genau eine* DNF (abgesehen von Kommutation)
- Im Beispiel: $Y = m_1 + m_2 = \bar{A} B + A \bar{B}$
- ⇒ $A \oplus B$ nur kompakte Schreibweise für $\bar{A} B + A \bar{B}$

A	B	Y	Minterm
0	0	0	$m_0 = \bar{A} \bar{B}$
0	1	1	$m_1 = \bar{A} B$
1	0	1	$m_2 = A \bar{B}$
1	1	0	$m_3 = A B$



- Summe, welche jede Eingangsvariable *genau einmal* enthält
- entspricht einer Zeile in Wahrheitstabelle
- jeder Maxterm wird für *genau eine* Eingangskombination **falsch** (unabhängig von Ergebnisspalte)

A	B	Y	Maxterm
0	0	0	$M_0 = A + B$
0	1	1	$M_1 = A + \overline{B}$
1	0	1	$M_2 = \overline{A} + B$
1	1	0	$M_3 = \overline{A} + \overline{B}$

- Produkt aller Maxterme, für welche die Funktion *falsch* ist
- ⇒ jede boole'sche Funktion hat *genau eine* KNF (abgesehen von Kommutation)
- Im Beispiel: $Y = M_0 \ M_3 = (A + B) (\bar{A} + \bar{B})$
- ⇒ $A \oplus B$ nur kompakte Schreibweise für $(A + B) (\bar{A} + \bar{B})$

A	B	Y	Maxterm
0	0	0	$M_0 = A + B$
0	1	1	$M_1 = A + \bar{B}$
1	0	1	$M_2 = \bar{A} + B$
1	1	0	$M_3 = \bar{A} + \bar{B}$

Quiz' 2 - Electric Boogaloo










(Hat nichts mit dem Moodle-Quiz zu tun)

1 Boole'sche Gleichungen

2 Kombinatorische Logik


3 SystemVerilog für kombinatorische Logik

4 SystemVerilog Modulhierarchie

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen



- Eingänge
- Ausgänge
- Spezifikation des Funktionalen Verhaltens = realisierte (boole'sche) Funktion
- Spezifikation des Zeitverhaltens




■ Verbindungsknoten


- Eingangs-Terminals: A, B, C
- Ausgangs-Terminals: Y, Z
- Interne Knoten: n_1

■ Schaltungselemente


- E_1, E_2, E_3
- jedes selbst eine Schaltung \rightarrow Hierarchie



- kombinatorische Logik („Schaltnetz“)
 - Ausgänge hängen nur von *aktuellen* Eingangswerten ab
- sequentielle Logik („Schaltwerk“, in späteren Vorlesungen)
 - Ausgänge hängen von aktuellen Eingangswerten und **internem** Zustand ab
 - ⇒ Ausgänge indirekt abhängig von *vorherigen* Eingangswerten



- jedes Schaltungselement ist selbst kombinatorisch
- jeder Verbindungsknoten ist
 - Eingang in die Schaltung, oder
 - an *genau ein* Ausgangsterminal („Treiber“) eines Schaltungselements angeschlossen
- jeder Pfad durch die Schaltung besucht jeden Verbindungsknoten maximal einmal (zyklenfrei)












1 Boole'sche Gleichungen


2 Kombinatorische Logik

3 SystemVerilog für kombinatorische Logik

4 SystemVerilog Modulhierarchie

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen

- Ein *Modul* beschreibt wie eine Aufgabe (Berechnung) durchgeführt wird
 - Ähnlich einer *Funktion* in Programmiersprachen
 - Modulbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
 - zwei Arten von Modul-Beschreibungen:
 - Strukturbeschreibung: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
 - Verhaltensbeschreibung: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene





example.sv


```
1 module example(input logic a, b, c, output logic y);  
2  
3     assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;  
4  
5 endmodule
```

- module Beginn der Schnittstellenbeschreibung
- example Modulname
- input, output Port-Richtung
- logic Port-Datentyp
- a,b,c,y Port-Namen
- assign (kombinatorische) Signalzuweisung
- ~,&,| (kombinatorische) Operatoren (NOT, AND, OR)
- endmodule Ende der Schnittstellenbeschreibung

example.sv

```
1 module example(input logic a, b, c, output logic y);  
2  
3   assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;  
4  
5 endmodule
```


Plot mit Open-Source Tools Icarus Verilog + GTKWave



example.sv

```
1 module example(input logic a, b, c, output logic y);  
2  
3     assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;  
4  
5 endmodule
```

Plot mit Open-Source Tools YoSyS + GraphViz



simple.sv


```
1 module simple(input logic A, B, C,  
2               output logic Y);  
3  
4   assign Y = ~B & ~C | A & ~B;  
5  
6 endmodule
```

Testbench

z.B. simple_tb.sv

Synthese


z.B. ./synth.sh simple



Simulation

z.B. ./sim.sh simple










```
VCD info: dumpfile simple_selftest_tb.vcd opened for output.  
VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.  
000 ok.  
001 ok.  
010 ok.  
011 ok.  
FINISHED simple_selftest_tb  
simple_selftest_tb.sv:28: $finish called at 400 (10ps)
```





- Unterscheidet Groß- und Kleinschreibung
 - bspw. `reset` \neq `Reset`
- Bezeichner für Modul- und Signalnamen dürfen nicht mit Ziffern anfangen
 - bspw. `2mux` ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
 - `//` Kommentar bis zum Ende der Zeile
 - `/*` Kommentar über mehrere Zeilen `*/`

- 1 Boole'sche Gleichungen
- 2 Kombinatorische Logik
- 3 SystemVerilog für kombinatorische Logik
- 4 SystemVerilog Modulhierarchie**

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen



and3.sv

```
1 module and3(input logic a, b, c, output logic y);  
2     assign y = a & b & c;  
3 endmodule
```

inv.sv

```
1 module inv(input logic a, output logic y);  
2     assign y = ~a;  
3 endmodule
```

nand3.sv

```
1 module nand3 (input logic d, e, f, output logic w);  
2     logic s;                //internes Signal für Modulverbindung  
3     and3 andgate(d, e, f, s); //Instanz von and3 namens andgate  
4     inv inverter(s, w);      //Instanz von inv namens inverter  
5 endmodule
```



nand3.sv

```
1 module nand3 (input logic d, e, f, output logic w);
2     logic s;                      //internes Signal für Modulverbindung
3     and3 andgate(d, e, f, s); //Instanz von and3 namens andgate
4     inv inverter(s, w);          //Instanz von inv namens inverter
5 endmodule
```

nand3_named.sv

```
1 module nand3_named(input logic d, e, f, output logic w);
2     logic s;
3     and3 andgate(.a(d), .b(e), .c(f), .y(s));
4     inv inverter(.a(s), .y(w));
5 endmodule
```

- 10 bis 100 ports pro Modul nicht unüblich

⇒ absolute Portzuweisung per Namen übersichtlicher (selbstdokumentierend)



- 1 Boole'sche Gleichungen
- 2 Kombinatorische Logik
- 3 SystemVerilog für kombinatorische Logik
- 4 SystemVerilog Modulhierarchie

nächste Vorlesung beinhaltet

- Boole'sche Algebra
- Umformung von Schaltungen: Bubble Pushing
- Logikrealisierung mit Basisgattern

Hausaufgabe A zu Vorlesungen 01 und 02 muss bis diese Woche Freitag 23:59 abgegeben werden.
Wöchentliches Moodle-Quiz nicht vergessen!

Anwendungs- software		Programme
Betriebs- systeme		Gerätetreiber
Architektur		Befehle Register
Mikro- architektur		Datenpfade Steuerung
Logik		Addierer Speicher
Digital- schaltungen		UND Gatter Inverter
Analog- schaltungen		Verstärker Filter
Bauteile		Transistoren Dioden
Physik		Elektronen