

İçindekiler

SORU 1: Encoder (Kodlayıcı)

SORU 2: İleri ve geri zincirleme (Forward and Backward Chaining)

SORU 3: CDMA (code division multiple access)

SORU 4: Kuantum Kapıları (Quantum Gates)

SORU 5: Değil Kapısı (not gate)

SORU 6: Toffoli Kapısı (Toffoli Gate)

SORU 7: LFSR (Linear Feedback Shift Register)

SORU 8: Kaydırma Kayıtları (Kaydırma Yazmaçları, Shift Registers)

SORU 9: Turing Makinesi (Turing Machine)

SORU 10: Atomluluk (Atomicity)

SORU 11: Tehlike (Hazard)

SORU 12: Kayan Nokta Sayıları (Floating Point Numbers)

SORU 13: Çıkarıcı Devre (Subtractor Circuit)

SORU 14: İkillik Prensibi (Duality Principle, İstaniyet)

SORU 15: Kuantum İşleme (Quantum Computing)

SORU 16: Kubit (Qubit)

SORU 17: Doğrusal Ayrılabilirlik (Linear Seperability)

SORU 18: Yahut (Özel Veya (exclusive or, farklılık operatörü))

SORU 19: CRC (cyclic redundancy check, çevrimsel fazlalık sınaması)

SORU 20: Sayıcı (Counter)

SORU 21: Sonlu Durum Makinası (Finite State Machine, Finite State Automaton)

SORU 22: flip flop (flipflop)

SORU 23: Salt okunur bellek (read only memory, ROM)

SORU 24: coklayıcı (multiplexer)

SORU 25: kod cözücü (decoder)

SORU 26: tam toplayıcı (full adder)

SORU 27: yarım toplayıcı (half adder)

SORU 28: doğruluk çizelgesi (truth table)

SORU 29: karnaugh haritası (karnaugh map)

SORU 30: de morgan kuralı (de morgan rule)

SORU 31: veya kapısı (or gate)

SORU 32: Ve kapisi (and gate)

SORU 33: Önermeler (kaziye) Mantığı (Propositional Logic)

SORU 34: Bir tümleyeni

SORU 35: İki tümleyeni

SORU 1: Encoder (Kodlayıcı)

Bu yazının amacı, bir mantıksal devre elemanı olan kolayıcının (encoder) çalışma mantığını ve tasarımını açıklamaktır.

Basit bir kodlayıcı, <u>kod çözücünün (decoder)</u> tersine üssel işlemi geri alır. Örneğin bir kod çözücüde, yapılan işlem 2ⁿ şeklinde gelen girdinin (input) üstünü almaktır. 3×8 bir kod çözücüde, gelen 3 bitlik girdinin (input) değeri n olarak kabul edilirse, kod çözücü bu değere göre 8 farklı çıktıdan (output) bir tanesini seçer.


Kodlayıcı ise bu işlemin tam tersi yönde 8 farklı girdiden birisinden sinyal gelmesi halinde 3 çıktıdan (output) ilgili ihtimalleri işaretleyerek üst alma işleminin tersini (logaritma) yapar.

Örneğin aşağıda bir 4×2 kodlayıcının (encoder) doğruluk tablosu (truth table) verilmiştir:

l ₃	l ₂	l ₁	l ₀	01	O ₀	V
0	0	0	0	х	х	0
0	0	0	1	0	0	1
0	0	1	0	0	1	1
0	1	0	0	1	0	1
1	0	0	0	1	1	1

Tabloda I ile ifade edilen kolonlar girdi (input) ve O ile ilfade edilen kolonlar ise çıktı (output) değerlerdir. Örneğin 0100 değerinin 10'luk tabanda karşılığı 4 olarak yazılabilir. Bu değerin tablodaki çıktı değeri (output) 10 olarak okunacaktır. 10 değeri ise 10'luk tabanda 2 olarak yazılabilir. Gerçekten de $\log_2 4 = 2$ olmaktadır ve kodlayıcının bir logaritma işlemi olduğu görülebilir.


Yukarıdaki tabloyu gerçekleyen kodlayıcının genelde kullanlıan blok çizimi aşağıdaki şekildedir:



Ayrıca doğruluk tablosunda görülebileceği üzere, V biti (valid bit, kabul edilebilir) kullanılarak tanımsız durumlar ortadan kaldırılabilir. Örneğin logaritmanın tanımından bilindiği üzere 0'ın logaritması tanımsızdır. Bu durumda bütün girdi (input) bitlerinin 0 olması

durumunda çıktı belirsiz olacaktır. İşte bu belirsizlik durumunda çıktının kabul edilemez (invalid) olduğunu ifade için V biti 0 değerinde verilebilir.

Şayet bir <u>kod çözücü (decoder)</u> ile bir kodlayıcı (encoder) arka arkaya bağlanırsa, sistemin girdi değeri, çıktı değeri olarak okunur.



Yukarıdaki devrede, soldan verilen girdi sağdan değişmeden okunurken devre tam tersine çevrilerek, sağdan bir girdi verilmesi halinde de soldan okunacaktır.

Kodlayıcı devresini, kapılar kullanarak yapmak da mümkündür. Örnek bir tasarım aşağıda verilmiştir:

l ₃	l ₂	l ₁	l ₀	01	O ₀	٧
				X	x	0
0	0	0	1		0	1
0	0	1	0	0	1	1
0	1	0	0	1	0	1
1	0	0	0	1	1	1

Doğruluk tablosunun <u>karnaugh haritasını (karnaugh map)</u> çizersek:

O₀ için

	$I_1I_0 = 00$	$I_1I_0 = 01$	$I_1I_0=11$	$I_1I_0 = 10$
$I_3I_2 = 00$	X	0	X	1
$I_3I_2 = 01$	0	X	X	X
$I_3I_2 = 11$	X	X	X	X
$I_3I_2 = 10$	1	X	X	X


Yukarıdaki haritada, sonucu etkilemeyen (kodlayıcının çalışması belirsiz ve hiçbir şekilde girdi olarak gelemeyecek değerler) X ile ifade edilmiştir. Bu tip kodlayıcılara (encoder) özel olarak öncelik kodlayıcısı (priority encoder) ismi de verilmektedir. Bu haritada X değerleri 1 veya 0 olarak kabul edilebilir. O halde yukarıdaki tabloda mavi ile işaretlenmiş olan 4 ihtimal tek başına alınarak O_0 için I_0 ' I_2 ' sonucuna varılabilir.

O₁ için

	$I_1I_0 = 00$	$I_1I_0 = 01$	$I_1I_0=11$	$I_1I_0 = 10$
$I_3I_2 = 00$	X	0	X	0
$I_3I_2 = 01$	1	X	X	X
$I_3I_2 = 11$	X	X	X	X
$I_3I_2 = 10$	1	X	X	X

Yukarıdaki tabloda da benzer şekilde O₁ için I₁'I₀' sonucuna varılabilir.

Yukarıdaki sonuçlara göre bir kodlayıcıyı (encoder) aşağıdaki şekilde çizebiliriz:



SORU 2: İleri ve geri zincirleme (Forward and Backward Chaining)


Bu yazının amacı, bilgisayar bilimlerinde, özellikle de mantıksal sistemlerin ispatında kullanılan ileri zincirleme ve geri zincirleme yöntemlerini açıklamaktır.

Yöntemin çalışması oldukça basittir. Öncelikle problem, mantık düzleminde modellenir. Buradaki mantık sistemi sonlu ispatı olan herhangi bir system olabilir. Örneğin birinci dereceden mantık (first order logic) veya daha özel olarak boole cebiri kullanılabilir.

Modelleme aşamasının ardından problemin çözümüne geçilir. İşte tam bu noktada ileri zincirleme (forward chaining) veya geri zincirleme (backward chaining) yöntemlerinden birisi seçilebilir.

Örneğin aşağıdaki mantıksal sistemi ve şekli ele alalım:

$$P \Rightarrow Q$$
 $L \land M \Rightarrow P$
 $B \land L \Rightarrow M$
 $A \land P \Rightarrow L$
 $A \land B \Rightarrow L$
 A




Sistemde görüldüğü üzere bazı mantıksal dizilimler verilmiş ve son iki satırda A ve B önermelerinin (kaziye) doğru olduğu belirtilmiştir.

Buna göre sağdaki çizim, hangi durumlarda, hangi diğer durumların doğru olacağını bu mantıksal sistemden çıkarır. Örneğin p=> q ifadesi, çizimin en tepesinde gösterilmiş ve p önermesinin (predicate, kaziyesinin) doğruluğu halinde q önermesinin de (kaziyesinin de) doğru olacağını ifade etmektedir.

Benzer şekilde, L önermesinin (kaziyesinin) doğruluğu A ve B önermelerine bağlı olduğu gibi, A ve P önermelerinin doğruluğuna da bağlanmıştır. Bu iki sistemden birisinin doğru olması sonucun doğruluğunu sağlar.


Şimdi şekilde gösterilen sistemi ileri zincirleme (forward chaining) yöntemi ile çözelim. Öncelikle sistemdeki bütün doğruluk şartlarını sayısal olarak ifade ediyoruz:




Şekilde görüldüğü üzere bütün doğruluk şartları birer sayı ile ifade edilmiştir. Söz gelimi, M önermesinin doğruluğu L ve B önermesi gibi 2 önermenin doğruluğunu gerektirir. Bu yüzden M birleşiminde 2 sayısı bulunur. Benzer şekilde Q önermesinde bulunan 1 sayısı, sadece P önermesinin doğruluğunun yeterli olduğunu ifade etmektedir.

Şimdi ileri zincirleme yöntemini kullanarak sistemin doğru olduğu verilen A ve B önermelerinden itibaren çözümünü izleyelim.

Öncelikle A ve B'ye komşu olan düğümlerdeki değerleri 1'er azaltıyoruz:




Yukarıdaki şekilde ileri zincirleme işlemi (forward chaingin) A önermesi için çalıştırılmış olup A'nın komşularını 1 azaltmıştır. Sırada B önermesi var ve onu da çalıştıralım:




Görüldüğü üzere B'nin komşuları da 1 azaldığında 0 değerine sahip bir düğüm elde ettik. Bu durumda L'nin doğru olduğunu söyleyebiliriz çünkü L'nin doğru olması için gereken 2 değer de sağlandı. Yani mantıksal sistemimizde bulunan

A **4**B **^**L


Satırını sağlamış olduk. Buradan doğruluğunu bulduğumuz L önermesinin komşularını 1 azaltıyoruz:



L'nin komşularının 1 azalması sonucunda M'nin değeri 0'a inmişi oluyor ve artık M için de doğru diyebiliyoruz. Şimdi M'nin komşularını 1 azaltalım:



Artık P için doğru sonucuna ulaştık ve P'nin iki komşusununda değerini 1 azaltarak sonucu buluyoruz:




Görüldüğü üzere zaten doğru olduğunu bildiğimiz L için tekrar doğru sonucunu bulduk ve ilave olarak Q için de doğru sonucunu bulduk.


Demek ki ilk sistem bize verildiğinde, Q'nun değeri sorulsaydı, doğru olduğunu söyleyebilirdik, ancak bunu bilgisayarın bulması için yukarıda adım adım anlatılan aşamaların tamamlanması gerekmektedir.

Geri Zincirleme (Backward Chaining)


Gelelim aynı amaç için kullanılan, yani bir mantıksal sistemi çözmek için kullanılan geri zincirleme yöntemine. İleri zincirleme yöntemine çok benzer olarak yine bir mantıksal sistem, bir şekil üzerinde gösterilebilr:




Sistemde diyelim ki Q'nun değerini merak ediyor olalım. Bilgisayar algoritması, bu defa Q'nun değerinin doğruluğunu P'nin değerinin doğruluğuna bağlı olduğunu çözerek işe başlayacaktır. Aslında geri zincirlemede kullanılan yaklaşım, tam olarak ileri zincirlemenin tersidir. İleri zincirlemede, doğruluğunu bildiğimiz önermelerden başlanırken, geri zincirlemede, doğruluğunu aradığımız önermelerden başlıyoruz. Burada doğruluğunu aradığımız önerme Q olduğuna göre, Q'dan başlayarak sistemi dolaşacağız. İlk adımda Q'nun doğruluğu, P'nin doğruluğuna bağlıdır, o halde Q yerine P doğru mudur diye sistemi çözmeye çalışırız:



P'nin doğruluğu, şekilde de görüldüğü üzere, L ve M'ye bağlıdır ve artık L ve M doğru mudur diye sorarız. Bunlardan birisinin yanlış olması halinde sonuç yanlış veya ikisinin de doğru olması halinde sonuç doğru olacaktır. Burada sonuç ile kastedilen P ve dolayısıyla Q'dur. Dikkat edilirse artık L ve M'ye bakarak Q'nun değerini tahmin edebiliyoruz. Devam edelim:



L'nin doğruluğuna bakıldığında P ve A bulunmakta, aslında bu sorunun cevabını P'nin değerini bilmediğimiz için veremeyiz. Ancak burada bir tehlike bizi bekliyor, şayet doğruluğunu araştırmak için DFS (depth first search, derin öncelikli arama) benzeri bir algoritma ile ağacı (veya şekli (graph)) dolaşıyorsak, bu durumda bir sonsuz döngüye (fasit daire) girme ihtimalimiz bulunuyor. Bunu engellemek için diyelim ki derinliği sabitledik ve L'nin doğruluğu için A ve B ikilisine bakmaya karar verdik:



Sonuçta A ve B doğru ise L doğru demektir. O halde L doğru mu sorusunu sormayı bırakıyor ve M doğrumu A ve B doğru mu sorularını arayarak sistemi çözmeye devam ediyoruz. M'nin doğruluğu ise L ve B'ye dayanmakta, o halde bir kere daha L'nin doğruluğunu sorguluyor ve yukarıda anlatıldığı üzere bir kere daha A ve B'nin doğruluğunu sorguluyoruz. Neticede sorumuz basitçe A ve B doğru mudur şeklinde oluyor.

Verilen mantıksal sistemden de bildiğimiz üzere A ve B doğrudur, o halde Q da doğrudur diyebiliriz, çünkü sistemi buraya kadar adım adım çözdük ve neticede Q'nun doğruluğunu sorgulamanın A ve B'nin doğruluğunu sorgulamak olduğunu gördük.

Geri zincirleme (backward chaining) yaklaşımında istenirse buradan geriye dönülerek bütün sistemdeki önermelerin durumları doğru veya yanlış olarak işaretlenebilir. Ancak geri zincirleme algoritması, bu aşamada aranan Q önermesinin sonucunu bularak durabilir de. Bu iki yaklaşım arasındaki fark aslında CPS (call by passing style) ile birikimsel tarz (accumulation style) arasındaki fark gibidir.

İki yöntemde de sonuç doğru bir şekilde bulunur. Belki ufak bir fark olarak dikkat edilmesi gereken, geri zincirlemede, özel olarak aranan bir önermenin sonucuna konsantre olmamız, buna bağlı olarak da bazı büyük sistemlerde, sistemin sadece belirli bir kısmını çözüyor olmamız görülebilir. Buna mukabil, ileri zincirleme yaklaşımında, sistemin tamamı çözülmektedir.

SORU 3: CDMA (code division multiple access)

Bilgisayar bilimlerinde, özellikle ağ (network) konusunda geçen ve bir ortamı, birden fazla veri kanalının iletişimi için kullanılan yöntemlerden birisidir. Literatürde sıkça geçen diğer çok kanallı veri iletişim yöntemleri, TDMA (time division multiple access, zaman paylaşımlı çoklu erişim) ve FDMA (frequency division multiple access, frekans paylaşımlı çoklu erişim) yöntemleridir.

CDMA yöntemini bu diğer meşhur iki yöntem ile karşılaştırmak için genelde şu şekilde bir örnek verilir. Örneğin bir odada birden çok kişinin konuşarak haberleştiğini düşünelim. TDM yaklaşımında, kişiler sırayla ve teker konuşmakta, ilgili alıcı konuşan kişinin mesajını almaktadır. FDM yaklaşımında, kişiler farklı ses tonları ile konuşmakta ve dolayısıyla alıcı olan kişi, ilgili ses tonuna dikkatini vererek iletilen mesajı almaktadır. CDMA yaklaşımında ise, kişiler farklı lisanlarda konuşmakta, dolayısıyla o lisanı bilen kişiler tarafından algılanmakta, diğer kişiler tarafından iletilen veri gürültü olarak algılanıp dikkate alınmamaktadır.

Örnek

Konuyu bir örnek üzerinden açıklamaya çalışalım. Örneğin 4 farklı veri kanalı üzerinden veri akmakta olsun ve bunları CDMA yöntemi ile tek bir kanaldan taşımak isteyelim.

- V1: 1101
- V2: 0010
- V3: 1010
- V4: 0011

Yukarıdaki şekilde verilen 4 farklı verinin CDMA ile nasıl taşındığını anlatalım. Verileri ilk adımda farklı frekans değerine sahip işaretler ile kodluyoruz (code). Örneğimizde kullanacağımız 4 farklı kodumuz aşağıdaki şekilde olsun:

- K1: 1111
- K2: 1010
- K3: 1100
- K4: 1001

Verilerin, kodlar tarafından işlenebilmesi için ve 4 farklı verimiz olduğu için, verilerin genliğini 4 misli şeklinde düünebiliriz. Buna göre örnek olarak son veri için kodlamayı anlatalım:


V4 : 0000 0000 1111 1111 (Gösterim için 0011 verisinin her elemanını 4 kere tekrarladım.)

K(V4,K4): 0110 0110 1001 1001 (V4'ün, K4 ile kodlanması sonucunda, V4 üzerindeki 1 değerleri için K4'ün kendisi, V4 üzerindeki 0 değerleri için ise K4'ün tersi gelmektedir. Daha basit anlamda her V4 dörtlüsü (uzun şekilde yazılmış halini düşünün) ile K4 değerlerinin <u>özel veyasının (XOR)</u> tersi alınır !((0000 0000 1111 1111) XOR (1001 1001 1001)) şeklinde)


Sonuçta 4 farklı veri ve 4 farklı kodlama için aşağıdaki sonuçlara ulaşılır:

- K(V1,K1): 1111 1111 0000 1111
 K(V2,K2): 0101 0101 1010 0101
 K(V3,K3): 1100 0011 1100 0011
- K(V4,K4): 0110 0110 1001 1001

CDMA algoritmamızda, son adım olarak yukarıdaki değerleri topluyoruz. Toplamın ve yukarıdaki işlemlerin görsel olarak ifadesi aşağıdaki şekildedir:



Yukarıdaki toplama işlemi sonucunda elde edilen verilerin, her birisinin farklı alıcılar tarafından alınmak istediğini düşünelim. Bu durumda her alıcı, almak istediği göndericinin kodlama değerini kendisinde ayarlayacak ve yukarıda elde edilen sonuç verisini kendisinde işleyecektir. Bu durum aşağıdaki şekilde gösterilmektedir:



Yukarıda görüldüğü üzere her kodlama değeri sonucunda açılan veri, orjinal olarak kodlanan ilgili veridir. Örneğin K1 kodlamasından açılan veri V1 olarak bulunmuştur. Bu işlem diğer kodlamaları engellememektedir.

CDMA yöntemi, günümüzde de kullanılan UMTS teknolojisinin temelini oluşturur. UMTS (universal mobile telecommunication system, evrensel hareketli telekomunikasyon sistemi) teknolojisi, CDMA2000 teknolojisinden sonra (IMT Multi Carrier, inter mobile telecommunications, hareketli telekomunicakasyonlar arası çoklu taşıyıcı olarak da bilinir) geliştirilen ve CDMA 2000 teknolojisi ile rekabeti amaçlayan bir teknolojidir. CDMA2000 de, UMTS'in temeli olan W-CDMA de birer 3G teknolojisidir ve cep telefonlarının aynı anda iletişimi için kullanılmaktadır.

SORU 4: Kuantum Kapıları (Quantum Gates)

Kuantum kapıları, mantıksal devre tasarımında bulunan klasik kapılara alternatiftir. Amaç, elektronik devrelerin karar mekanizmasında quantum teknolojisini kullanmaktır.

Klasik kapılarda bulunan ve bitlere göre karar vermeye yarayan mekanizmadan farklı olarak kuantum kapılarında, <u>kubitler (qubits)</u> üzerinden karar verilir. Kuantum kapılarının bir özelliği, geri döndürülebilir olmalarıdır (reversible), yani bir girdi için elde edilen sonuç, sonuçtan girdi olarak verildiğinde, girdi geri elde edilebilir.

Bir mantıksal kapının geri döndürülebilir olması, kapının girdisinden elde edilen çıktının tekrar girdi olması halinde, ilk girdinin geri elde edilebilmesidir. Bu karmaşık cümle ile anlatılmak istenen örneğin L kapısı için L(x) = y gibi bir sonuç alınıyorsa, bu kapının tersi olan L' için L'(y) = x sonucunun alınması beklenir. Veya kapının kendisinin ters olması halinde de L(x) = y ve L(y) = x şartlarının aynı anda sağlanması beklenir.

Örneğin klasik değil kapısı (not gate) geri döndürülebilir kapıdır (reversable). Bunu <u>doğruluk</u> <u>çizelgesine (truth table)</u> bakarak kolayca görebiliriz.

Girdi	Çıktı
1	0
0	1

Görüldüğü üzere L(1) = 0 ve L(0)=1 olmakta, dolayısıyla tersi alınabilir bir kapı olmaktadır.

Buna karşılık, geri döndürülebilirlik (reversible) konusunun daha iyi anlaşılabilmesi için, geri döndürülemez bir kapı olan veya kapısını inceleyelim.

Girdi	Çıktı
00	0
01	1
10	1
11	1

Yukarıdaki <u>doğruluk çizelgesinde (truth table)</u> görüldüğü üzere, herhangi bir çıktının, girdiye verilmesi durumunda, girdinin geri elde edilmesi mümkün değildir. Örneğin L(10) = 1 olmakta ama L(1) = 10 olmamaktadır.

Aynı zamanda herhangi bir L' devresi de yukarıdaki tablonun tersini üretemez. Bunun sebebi, 1 çıktısının 01, 10 veya 11 şeklinde geri döndürülme ihtimali olduğu ve 1 çıktısı alındıktan sonra, orijinal girdinin ne olduğunun tahmininin imkânsız olduğudur.

Ve kapısı örneğini ele alarak, bir kapının geri döndürülebilir olması için giriş ve çıkış bitlerinin sayısının aynı olması gerektiğini tahmin edebilirsiniz. Aslında bu durum basitçe güvercin yuvası kaidesi (pigeonholde principle) ile açıklanabilir ve evet bir kapının geri döndürülebilir olması için giriş biti sayısı ile çıkış biti sayısı eşit olmalıdır.

Şayet giriş bitlerinin sayısı ile çıkış bitlerinin sayısı eşit ise, kapının karakterini, yukarıdaki örneklerde olduğu gibi doğruluk çizelgesi (truth table) şeklinde klasik gösterimden farklı olarak gösterebiliriz. Aslında kuantum kapıları (quantum Gates) için vaz geçilmez olan bu gösterim matris gösterimidir.

Örneğin <u>değil kapısını (not gate)</u> ele alalım ve matriste göstermeye çalışalım.

	0	1
0	0	1
1	1	0

Yukarıdaki matris, okunması kolay olsun diye bir satır (en üstteki) ve bir sütun (en soldaki) eklenerek verilmiştir. Bu matriste, satırlar, girdiyi, sütunlar ise çıktıyı tutmaktadır. Yani tablomuzu aşağıdaki şekilde yorumlayabiliriz

	0	1
0	0 girdisi için, 0 çıktısı alınabilir mi?	0 girdisi için, 1 çıktısı alınabilir mi?
1	1 girdisi için 0 çıktısı alınabilir mi?	1 girdisi için 1 çıktısı alınabilir mi?

Yukarıdaki bu sorulara evet veya hayır cevaplarını vererek evet için 1 ve hayır için 0 yerleştiriyoruz. Örneğin değil kapısı (not gate) 0 için 1 sonucu verir ve 0 için 0 sonucu vermez. Dolayısıyla yukarıdaki doğruluk çizelgesinin matris gösterimini aşağıdaki şekilde yapmak yeterlidir.

0	1
1	0

Yukarıdaki bu matrise bakıldığı zaman, bu matrisin <u>doğruluk çizelgesi (truth table)</u> kolaylıkla anlaşılabilir.

Matris gösteriminin kuantum kapıları için kullanılması durumunda, aslında qubit değerlerinin matrise yerleştirilmesinden bahsediliyor demektir.

Örneğin, $\alpha | 0 > + \beta | 1 >$ şeklinde yazılan bir kubit gösterimini vektör olarak modellemek istersek

Şeklinde bir vektör elde edebiliriz. Bu vektörü değil kapısı (not gate) için girdi ve çıktı olarak modellediğimizde, bir qubit için durum aşağıdaki şekilde olur:

$$X\begin{bmatrix} \alpha \\ \beta \end{bmatrix} = \begin{bmatrix} \beta \\ \alpha \end{bmatrix}$$

Görüldüğü üzere, kubitin tersi alınmıştır. Burada dikkat edilecek bir husus, matriste kullanılan α ve β değerlerinin karmaşık sayılar (complex numbers) olduğudur.

Kuantum Kapılarının bir özelliği, bu kapılarda kullanılan matrisin, vahid masfuf (uniter matrix) olmasıdır.

Çok Kullanılan Kuantum Kapıları

Bu bölümde, kuantum kapılarından çok kullanılarlarını anlatacağız. Teorik olarak sonsuz sayıda kuantum kapısı üretilebilir. Ancak buradaki amaç özellikleri bakımından önemli görülen ve literatürde sıkça rastlananları açıklamaktır.

Hadamard Kapisi

Hadamard kapıları, tek kubitli bir sistemde, aşağıdaki dönüşümleri yaparlar.

$$|0>$$
 değerini $\frac{|0\rangle+|1\rangle}{\sqrt{2}}$ olarak
$$\frac{|0\rangle-|1\rangle}{|1>}$$
 değerini ise $\frac{\sqrt{2}}{\sqrt{2}}$ olarak dönüştürür.

Bu durumda, hadamard kapısının matrisi aşağıdaki şekilde olacaktır:

$$H = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & 1 \\ 1 & -1 \end{bmatrix}$$

Hadamard kapılarının ismi, bu kapılar için kullanılan matrisin bir <u>hadamard matrisi</u> (<u>hadamard matrix</u>) olmasından gelmektedir.

Aslında hadamard matrislerini, <u>değil kapılrının (not gate)</u> karekökü olarak düşünmek de mümkündür. Görüldüğü üzere, elde edilen sonuç bir <u>vahid masfuftur (uniter matrix)</u>

Pauli X kapısı

Pauli X kapıları, kalsik değil kapısının (not gate), kuantum için uyarlanmış halidir. Yani yazının başında anlatılan ve girişi tersine döndürmeye yarayan kapılar olarak düşünülebilir. Bu durumda matrisi aşağıdaki şekilde olacaktır.

$$X = \begin{bmatrix} 0 & 1 \\ 1 & 0 \end{bmatrix}$$

Aslında bu kapının özelliği <u>Bloch Küresini (Bloch Sphere)</u> X ekseni etrafında pi radyan kadar döndürmesi ve |0> değerini |1> ve |1> değerini |0> yapmasıdır.

Pauli Y kapısı

Pauli X kapısına benzer olarak bu kapı da <u>Bloch Küresi (Bloch Sphere)</u> üzerinde döndürme işlemi yapmaktadır. Ancak bir önceki kapıdan farklı olarak bu defa Y ekseni üzerinde döndürme işlemi yapılır.

$$Y = \begin{bmatrix} 0 & -i \\ i & 0 \end{bmatrix}$$

Pauli Z kapısı

Pauli X ve Y kapılarına benzer şekilde <u>Bloch Küresi</u> üzerinde döndürme işlemi yapılır. Bu defa isminden de anlaşılacağı üzere döndürme işlemi Z ekseni üzerinde olur.

$$Z = \begin{bmatrix} 1 & 0 \\ 0 & -1 \end{bmatrix}$$

Faz kaydırma kapısı (Phase shift gate)

Bu kapının özelliği, 00, 01 ve 10 için değişiklik yapmamak ama 11 durumu için $|1\rangle$ girdisinin $e^{i\theta}|1\rangle$ girdisine dönüştürmesidir. Yani $|1\rangle$ için, Θ derece döndürme işlemi yapılmaktadır.

$$R(\theta) = \begin{bmatrix} 1 & 0 \\ 0 & e^{i\theta} \end{bmatrix}$$

SORU 5: Değil Kapısı (not gate)

Mantıksal devre tasarımında kullanılan bir kapı örneğidir. Basitçe bir değerin tersini almaya yarar.

Değil kapısının doğruluk çizelgesine (truth table) aşağıdaki şekildedir

Girdi	Çıktı
1	0
0	1

Görüldüğü üzere L(1) = 0 ve L(0)=1 olmakta, dolayısıyla giren değerin tersi döndürülmektedir.

Ayrıca yukarıdaki doğruluk çizelgesini matriste gösterebiliriz:

	0	1
0	0	1
1	1	0

Yukarıdaki matris, okunması kolay olsun diye bir satır (en üstteki) ve bir sütun (en soldaki) eklenerek verilmiştir. Bu matriste, satırlar, girdiyi, sütunlar ise çıktıyı tutmaktadır. Yani tablomuzu aşağıdaki şekilde yorumlayabiliriz

	0	1
0	0 girdisi için, 0 çıktısı alınabilir mi?	0 girdisi için, 1 çıktısı alınabilir mi?
1	1 girdisi için 0 çıktısı alınabilir mi?	1 girdisi için 1 çıktısı alınabilir mi?

Yukarıdaki bu sorulara evet veya hayır cevaplarını vererek evet için 1 ve hayır için 0 yerleştiriyoruz. Örneğin değil kapısı (not gate) 0 için 1 sonucu verir ve 0 için 0 sonucu vermez. Dolayısıyla yukarıdaki doğruluk çizelgesinin matris gösterimini aşağıdaki şekilde yapmak yeterlidir.

0	1
1	0


Yukarıda görüldüğü üzere 0 ve 1'lerden sanki bir çarpı veya X harfi üretilmiş gibidir. Bu özelliğinden dolayı, bazı kaynaklarda, değil kapılarına, X kapısı (Xgate) ismi de verilir.

Değil kapısının mantıksal devre tasarımındaki gösterimi bir üçgen ve daireden oluşmaktadır.



Yukarıdaki şekilde görüldüğü gibi bir devre yerleştirilerek ifade edilir ve burada F= A' şeklinde A'nın tersi alınmaktadır.

Devre tasarımı sırasında IC 7404 (Integrated Circuit, Entegre devre Standardı) kullanılabilir. Bu devreye altılı ters çevirici anlamında Hex Inverter ismi verilmektedir ve devrenin içerisinde 6 adet değil kapısı bulunur.



Devrenin, yukarıda görüldüğü üzere 14 adet bacağı bulunur ve yukarıdaki şemada gösterildiği üzre, giriş ve çıkış ayakları işaretlenmiştir.

Devrenin, 14. bacağı, pozitif besleme alırken, 7. bacak topraklamadır.

SORU 6: Toffoli Kapısı (Toffoli Gate)

Bilgisayar mühendisliğinin de bir çalışma alanı olan mantıksal devre tasarımı konusunda geçen, ve mucidinin adı ile anılan bir kapı örneğidir. Bu kapının en büyük özelliği evrensel olarak geri döndürülebilir olmasıdır (universally reversable). Literatürde bu kapı için CCNOT (control control not) kapısı ismi de verilmektedir.

Bir mantıksal kapının geri döndürülebilir olması, kapının girdisinden elde edilen çıktının tekrar girdi olması halinde, ilk girdinin geri elde edilebilmesidir. Bu karmaşık cümle ile anlatılmak istenen örneğin L kapısı için L(x) = y gibi bir sonuç alınıyorsa, bu kapının tersi olan L' için L'(y) = x sonucunun alınması beklenir. Veya kapının kendisinin ters olması halinde de L(x) = y ve L(y) = x şartlarının aynı anda sağlanması beklenir.

Örneğin klasik <u>değil kapısı (not gate)</u> geri döndürülebilir kapıdır (reversable). Bunu <u>doğruluk</u> <u>çizelgesine (truth table)</u> bakarak kolayca görebiliriz.

Girdi	Çıktı
1	0
0	1

Görüldüğü üzere L(1) = 0 ve L(0)=1 olmakta, dolayısıyla tersi alınabilir bir kapı olmaktadır.

Buna karşılık, geri döndürülebilirlik (reversible) konusunun daha iyi anlaşılabilmesi için, geri döndürülemez bir kapı olan veya kapısını inceleyelim.

Girdi	Çıktı
00	0
01	1
10	1
11	1

Yukarıdaki <u>doğruluk çizelgesinde (truth table)</u> görüldüğü üzere, herhangi bir çıktının, girdiye verilmesi durumunda, girdinin geri elde edilmesi mümkün değildir. Örneğin L(10) = 1 olmakta ama L(1) = 10 olmamaktadır.

Aynı zamanda herhangi bir L' devresi de yukarıdaki tablonun tersini üretemez. Bunun sebebi, 1 çıktısının 01, 10 veya 11 şeklinde geri döndürülme ihtimali olduğu ve 1 çıktısı alındıktan sonra, orijinal girdinin ne olduğunun tahmininin imkânsız olduğudur.

Ve kapısı örneğini ele alarak, bir kapının geri döndürülebilir olması için giriş ve çıkış bitlerinin sayısının aynı olması gerektiğini tahmin edebilirsiniz. Aslında bu durum basitçe güvercin yuvası kaidesi (pigeonholde principle) ile açıklanabilir ve evet bir kapının geri döndürülebilir olması için giriş biti sayısı ile çıkış biti sayısı eşit olmalıdır.

Şayet giriş bitlerinin sayısı ile çıkış bitlerinin sayısı eşit ise, kapının karakterini, yukarıdaki örneklerde olduğu gibi doğruluk çizelgesi (truth table) şeklinde klasik gösterimden farklı olarak gösterebiliriz. Aslında kuantum kapıları (quantum Gates) için vaz geçilmez olan bu gösterim matris gösterimidir.

Örneğin değil kapısını (not gate) ele alalım ve matriste göstermeye çalışalım.

	0	1
0	0	1
1	1	0

Yukarıdaki matris, okunması kolay olsun diye bir satır (en üstteki) ve bir sütun (en soldaki) eklenerek verilmiştir. Bu matriste, satırlar, girdiyi, sütunlar ise çıktıyı tutmaktadır. Yani tablomuzu aşağıdaki şekilde yorumlayabiliriz

	0	1
0	0 girdisi için, 0 çıktısı alınabilir mi?	0 girdisi için, 1 çıktısı alınabilir mi?
1	1 girdisi için 0 çıktısı alınabilir mi?	1 girdisi için 1 çıktısı alınabilir mi?

Yukarıdaki bu sorulara evet veya hayır cevaplarını vererek evet için 1 ve hayır için 0 yerleştiriyoruz. Örneğin değil kapısı (not gate) 0 için 1 sonucu verir ve 0 için 0 sonucu vermez. Dolayısıyla yukarıdaki doğruluk çizelgesinin matris gösterimini aşağıdaki şekilde yapmak yeterlidir.

0	1
1	0

Yukarıdaki bu matrise bakıldığı zaman, bu matrisin <u>doğruluk çizelgesi (truth table)</u> kolaylıkla anlaşılabilir.

Toffoli kapısına gelince, bu kapının doğruluk tablosu ve matrisi aşağıda verilmiştir.

Girdi Çıktı

 $\begin{array}{c|cccc} 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 1 \end{array}$

Yukarıdaki doğruluk çizelgesinin matris hali de aşağıda verilmiştir.

Γ1	0	0	0
0	1	0	0
0	0	0	0 0 1 0
1 0 0 0	0	1	0

Görüldüğü üzere, toffoli kapısı, <u>özel veya (XOR)</u> şeklinde çalışmaktadır ve ilk biti kontrol bitidir. Yani çıktının ikinci biti (doğruluk çizelgesindeki sağdaki bit), XOR sonucu iken, ilk bit Girdinin ilk biti ile aynıdır.

İki girdi için yukarıda verilen doğruluk çizelgesi ve matris gösterimlerinin, 3 giriş için olanı da aşağıdadır.

Böylelikle, yukarıdaki 3 bit girişin aslında tek bit olan çıkışının başında iki bitlik kontrol bulunmakta ve yazının başında bahsettiğimiz CCNOT yani kontrol kontrol değil (not) kapısı olmaktadır. Bu tablonun matris gösterimi aşağıdaki şekildedir.

Γ1	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	0	0	1	0	0	0
0	0	0	0	0	1	0	0
0	0	0	0	0	0	0	1
\[\begin{array}{c} 1 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \	0	0	0	0	0	1	0


SORU 7: LFSR (Linear Feedback Shift Register)

Bilgisayar bilimlerinde, özellikle şifreleme ve veri güvenliği konularında <u>doğrusal ahenk</u> <u>sınıfı (linear congruence</u>) üretmek için kullanılan yöntemin ismidir. İngilizcedeki linear feedback shift register terimini Türkçede doğrusal geri beslemeli kaydırma yazmacı olarak

tercüme etmek mümkündür. Bu yöntem genellikle ikili tabandaki sayılar üzerinden çalışır ve sistem iki adımdan oluşur :

- 1. Mevcut sayılar üzerinden yeni bir sayı üreten fonksiyonun çalışması
- 2. Mevcut sayıların kaydırılması (shift) ve açılan boşluğa bir önceki adımda elde edilen fonksiyon sonucunun yerleştirilmesi.
- 3. 1. Adımdan tekrar devam edilerek bir sonraki sayının üretilmesi.

Yukarıdaki bu adımları bir örnek üzerinden anlamaya çalışalım. Örneğin sayılarımız 4 bitten oluşsun.



Kullanacağımız fonksiyonu $F = C \oplus D$ olarak tanımlı olsun.

Bu durumda her adımda aşağıdaki şekilde kaydırma işlemi yapılacaktır:

 $F = C \oplus D$


D = C

C = B

B = A

A = F

Görüldüğü üzere her adımda bütün bitler birer kere sağa kaydırılmış açılan boşluğa, bir önceki adımda olan C ve D bitlerinin değerleri yerleştirilmiştir.




Yukarıdaki bu çizimden de anlaşılacağı üzere 4 bitlik bilginin son 2 biti fonksiyona sokulmuş (buradaki fonksiyon <u>yahut fonksiyonu (özel veya (exclusive or))</u> olarak tanımlıdır) ve çıkan sonuç, kaydırma işleminden doğan boşluğa konulmuştur.

Yukarıdaki bu örneği aşağıdaki örnek sayılar için çalıştıralım. Örneğin LFSR'yi 1111 bilgisi ile besleyerek başlayalım:

1111 (son iki bit $1 \oplus 1 = 0$)

0111 (başa 0 eklendi yine son iki bit $1 \oplus 1 = 0$)



Yukarıdaki son adımda, başlangıçta yazmacı (register) beslerken kullandığımız ilk değeri geri elde ettik. Bu anlamda yukarıdaki sayılardan da anlaşılacağı üzere elde edilen sayılar <u>dairesel bir grup oluşturur (cyclic group)</u> ve şifreleme algoritmalarından bu tip bir gruba ihtiyaç duyan sistemlerde kullanılabilir.

Yukarıdaki bu sayıların üzerinde tanımlı olan f fonksiyonun tasarımına göre güvenlik artırımı da söz konusudur.

Örneğin yukarıda verilen F fonksiyonu tasarımının bir eksik yanı bu fonksiyon sayesinde üretilen sayılarda ileri ve geri hareketin kolay olmasıdır.

F fonksiyonunda yapılacak değişikliklerle bu durum düzeltilebilir.

Öncelikle yukarıdaki F fonksiyonundaki sayılarda geri gidilebileceğini görelim:

Yukarıdaki sayılardan rast gele seçilen 1011 sayısını ele alalım.

Bu sayıdan bir önceki sayı için 011X gibi bir sayı olduğunu biliyoruz. Buradaki X değerinin hemen yanında buluna 1 değeri ile yahut işlemine sokulduğunu ve çıkan sonucun da 1 olduğunu biliyoruz. O halde denklemimiz :

Halini alır ki bu durumu veren tek X değeri 0'dır.

Gerçekten de yukarıdaki örnekte 1011 sayısından önce 0110 sayısı gelmektedir.

Görüldüğü üzere f fonksiyonun tasarımına bağlı olarak ileri gitmek kolay olurken geri gitmenin de mümkün olduğu durumlar ortaya çıkabilir.

Örneğimizi biraz değiştirerek 7 bitlik bir mesajdaki son iki bitin yahut sonucunun tekrarlı olarak baştaki 2 bit'e ekleneceğini varsayalım.

Bu durumda sayımızdaki kaydırma işlemini aşağıdaki şekilde tasarlayalım:

A	3 C	D F	Q	R
---	-----	-----	---	---

Yukarıdaki 7 bit için aşağıdaki kaydırma işlemini tasarlıyoruz:

 $F = Q \oplus R$

R = P

Q = D

P = C


D = B

C = A

B = F

A = A

Yukarıdaki bu LFSR tasarımını mantıksal bir devre olarak çizecek olursak aşağıdaki sonucu elde ederiz:



Örnek sayılar üzerinden çalışmasını görelim. Bunun için yine başlangıç olarak 1111111 gibi bir girdi ile besleyelim.

1111111 (son iki bit 11 olduğu için $Q R = 1 \oplus 1 = 0$)

0011111 (sayılar iki kaydırıldı ve ilk iki bite bir önceki adımda bulunan 0 konuldu)

0000111 (sayılar iki kaydırıldı ve ilk iki bite bir önceki adımda bulunan 0 konuldu)

0000001 (sayılar iki kaydırıldı ve ilk iki bite bir önceki adımda bulunan 0 konuldu)

1100000 (bir önceki adımdaki son iki bit 0 ve 1 olduğu için $0 \oplus 1 = 1$ sonucu bulunup ilk iki bite bunlar yerleştirildi)

0011000 0000110

1100001

1111000

0011110

1100111

0011001

1100110

1111001

1111110

1111111

Görüldüğü üzere son adımda yine başlangıç değeri elde edildi ve böylelikle daire tamamlanmış oldu.

Buradaki yeni örneğin bir önceki örnekten en büyük farkı sayılar arasında iler hareket etmek mümkünken geri gidilmesinin güçlüğüdür.

Örneğin yukarıdaki sayılardan birsini rast gele seçelim ve bu iddiayı inceleyelim. Sayımı 0011110 olsun. Bu sayının serideki bir sonraki değerini hesaplamak basittir. Son iki bit yahut işlemine sokulup sayılar iki kaydırılacak ve açılan boşluğa yahut (xor) sonucu yazılacaktır. Bu durumda değer 1100111 olacaktır.

Ancak bu sayıdan (yani 0011110 sayısından) bir önceki sayının, seride hangi sayı olduğunu nasıl bulabiliriz?

Bunun için ilk iki bitin aslında bir önceki adımdaki yahut(xor) işleminde çıkan sonuç olduğunu söyleyerek bir önceki adımda bulunan sayının 11110XY gibi bir sayı olduğunu ve burada

 $X \oplus Y = 0$

Olduğunu söyleyebiliriz.

Şimdi sorumuz acaba X ve Y değerleri nedir? Sonuç 0 olduğu için ya X=1, Y=1 yada X=0 ve Y=0 doğru olacaktır.


Ne yazık ki hangisi olduğu söylenemez.

Görüldüğü üzere LFSR kullanılarak elde edilen serilere özel F fonksiyonları ile amaca yönelik olarak ek özellikler kazandırılabilir.

SORU 8: Kaydırma Kayıtları (Kaydırma Yazmaçları, Shift Registers)

Bilgisayar bilimlerinin özellikle mantık devreleri (logic circuits) alanında kullanılan bir devre tasarımı şeklidir. Alt yapı olarak <u>flip-floplardan</u> istifade eden tasarımda amaç girilen ikilik tabandaki <u>bitlerin (ikil)</u> her saat tikiyle bir kaydırılmasıdır.

Bir kaydırma yazmacının mantık devreleri ile tasarımı aşağıdaki şekilde görülebilir:



Yukarıdaki şekilde Q0'dan Q3'e kadar olan girdiler <u>D-Flipfloplar</u> üzerine yüklendikten sonra her saat vuruşuyla (clock pulse) değerler kaydırılır. Basitçe Q0'daki veri Q1'e ve Q1'deki Q2'ye vs.

Yani örneğin yukarıdaki kaydırma yazmacı (shift-register) devresinde ilk besleme (t₀ zamanı için) değeri olarak Q3, Q2, Q1, Q0 değerlerine 1010 verilmiş olsun. Saat tikiyle t1 için 0101 -> t2 için 1011 -> t3 için 0111 -> t4 için 1111 şeklinde değerler okunacaktır. Bu örnekte t1den sonraki Q0 değerlerinin 1 olarak girdiğini kabul ediyoruz.

Yukarıdaki bu kaydırma yazmacı <u>D flip floplar</u> ile yapılmış ve 4 ikillik (bit) bir örnektir. Yukarıdaki devre tasarımı için bir <u>doğruluk çizelgesi (truth table)</u> çizilecek olursa:

t0 için	t1 için
0000	0000
0001	0011
0010	0100
0011	0111
0100	1000
0101	1011
0110	1100
0111	1111
1000	0000

1001	0011
1010	0100
1011	0111
1100	1000
1101	1011
1110	1100
1111	1111

Şeklinde sonuç elde edilir. Yukarıdaki örnekte Q0 girişinin t0 ve t1 anları için aynı kaldığı kabul edilmiştir.

Bu yazı şadi evren şeker tarafından yazılmış ve bilgisayarkavramlari.com sitesinde yayınlanmıştır. Bu içeriğin kopyalanması veya farklı bir sitede yayınlanması hırsızlıktır ve telif hakları yasası gereği suçtur.

Yukarıdaki doğruluk çizelgesine dikkat edilirse kaydırma işleminden de anlaşılacağı üzere ilk bitin (ikil) sonuçta bir etkisi yoktur.

Kaydırma yazmaçları giriş ve çıkışlarına göre 4 farklı grupta incelenebilir.

- SISO (Serial input serial output, seri giriş seri çıkış)
- PIPO (Parallel input parallel output, paralel giriş seri çıkış)
- PISO (Parallell input serial output, paralel giriş seri çıkış)
- SIPO (Serial input parallel output, seri giriş paralel çıkış)


Yukarıdaki çizim ve <u>doğruluk tablosu</u> verilen kaydırma yazmacı seri giriş ve paralel çıkışa bir örnektir. Burada dikkat edilirse giriş tek bir noktadan seri olarak (arka arkaya) yapılmakta ve çıkış her Q noktasından paralel olarak okunmaktadır.

SORU 9: Turing Makinesi (Turing Machine)

Bilgisayar bilimlerinin önemli bir kısmını oluşturan <u>otomatlar (Automata)</u> ve <u>Algoritma Analizi (Algorithm analysis)</u> çalıştırmalarının altındaki dil bilimin en temel taşlarından birisidir.1936 yılında Alan Turing tarafından ortaya atılan makine tasarımı günümüzde pekçok teori ve standardın belirlenmesinde önemli rol oynar.

Turing Makinesinin Tanımı

Basitçe bir kafadan (head) ve bir de teyp bandından (tape) oluşan bir makinedir.




Makinede yapılabilecek işlemler

- Yazmak
- Okumak
- Bandı ileri sarmak
- Bandı geri sarmak

şeklinde sıralanabilir.

Chomsky hiyerarşisi ve Turing Makinesi

Bütün teori bu basit dört işlem üzerine kurulmuştur ve sadece yukarıdaki bu işlemleri kullanarak bir işin yapılıp yapılamayacağı veya bir dilin bu basit 4 işleme indirgenip indirgenemeyeceğine göre diller ve işlemler tasnif edilmiştir.



Bu sınıflandırma yukarıdaki venn şeması ile gösterilmiştir. Aynı zamanda <u>chomsky</u> <u>hiyerarşisi (chomsky hierarchy)</u> için 1. seviye (type-1) olan ve Turing makinesi ile kabul edilebilen diller bütün tip-2 ve tip-3 dilleri yani içerk bağımsız dilleri ve düzenli dilleri kapsamaktadır. Ayrıca ilave olarak içerik bağımsız dillerin işleyemediği (üretemediği veya parçalayamadığı (parse)) aⁿbⁿcⁿ şeklindeki kelimeleri de işleyebilmektedir. Düzenli ifadelerin işleyememesi konusunda bilgi için <u>düzenli ifadelerde pompalama savı (pumping lemma in regular expressions)</u> ve içerik bağımsız dillerin işlemeyemesi için de içerik bağımsız dillerde <u>pompalama savı (pumping lemma for CFG)</u> başlıklı yazıları okuyabilirsiniz.

Turing Makinesinin Akademik Tanımı

Turing makineleri literatürde akademik olarak aşağıdaki şekilde tanımlanır:

$$M = (Q, \Sigma, \Gamma, \delta, q_0, \diamond, F)$$

Burada M ile gösterilen makinenin parçaları aşağıda listelenmiştir:

Q sembolü sonlu sayıdaki durumların <u>kümesidir</u>. Yani makinenin işleme sırasında aldığı durumardır.

 Γ sembolü dilde bulunan bütün harfleri içeren alfabeyi gösterir. Örneğin ikilik tabandaki sayılar ile işlem yapılıyorsa $\{0,1\}$ şeklinde kabul edilir.

 Σ sembolü ile makineye verilecek girdiler (input) kümesi gösterilir. Girdi kümesi dildeki harfler dışında bir sembol taşıyamayacağı için $\Sigma \subseteq \Gamma$ demek doğru olur.

δ sembolü dilde bulunan ve makinenin çalışması sırasında kullanacağı geçişleri (transitions) tutmaktadır.

♦ sembolü teyp bandı üzerindeki boşlukları ifade etmektedir. Yani teyp üzerinde hiçbir bilgi yokken bu sembol okunur.

 q_0 sembolü makinenin başlangıç durumunu (state) tutmaktadır ve dolayısıyla $q_0\subseteq Q$ olmak zorundadır.

F sembolü makinenin bitiş durumunu (state) tutmaktadır ve yine $F \subseteq Q$ olmak zorundadır.

Örnek Turing Makinesi

Yukarıdaki sembolleri kullanarak örnek bir Turing makinesini aşağıdaki şekilde inşa edebiliriz.

Örneğin basit bir kelime olan a* <u>düzenli ifadesini (regular expression)</u> Turing makinesi ile gösterelim ve bize verilen aaa şeklindeki 3 a yı makinemizin kabul edip etmediğine bakalım.

Tanım itibariyle makinemizi aşağıdaki şekilde tanımlayalım:

$$M = \{ \{q_0,q_1\}, \{a\}, \{a,x\}, \{q_0 a \rightarrow a R q_0, q_0 x \rightarrow x L q_1\}, q_0, x, q_1 \}$$

Yukarıdaki bu makineyi yorumlayacak olursak:

Q değeri olarak $\{q_0,q_1\}$ verilmiştir. Yani makinemizin ik idurumu olacaktır.

 Γ değeri olarak { a,x } verilmiştir. Yani makinemizdeki kullanılan semboller a ve x'ten ibarettir.

Σ değeri olara {a} verilmiştir. Yani makinemize sadece a girdisi kabul edilmektedir.


 δ değeri olarak iki geçiş verilmiştir $\{ q_0 \text{ a} \rightarrow \text{a } R \ q_0 \ , \ q_0 \ x \rightarrow \text{x} \ L \ q_1 \}$ buraadki R sağa sarma L ise sola sarmadır ve görüleceği üzere Q değerindeki durumlar arasındaki geçişleri tutmaktadır.

◊ değeri olarak x sembolü verilmiştir. Buradan x sembolünün aslında boş sembolü olduğu ve bantta hiçbir değer yokken okunan değer olduğu anlaşılmaktadır.

q₀ ile makinenin başlangıç durumundaki hali belirtilmiştir.

F değeri olarak q_1 değeri verilmiştir. Demek ki makinemiz q_1 durumuna geldiğinde bitmektedir (halt) ve bu duruma gelmesi halinde bu duruma kadar olan girdileri kabul etmiş olur.


Yukarıdaki bu tanımı görsel olarak göstermek de mümkündür:




Yukarıdaki bu temsili resimde verilen turing makinesi çizilmiştir.

Makinemizin örnek çalışmasını ve bant durumunu adım adım inceleyelim.


Birinci adımda bandımızda aaa (3 adet a) yazılı olduğunu kabul edelim ve makinemizin bu aaa değerini kabul edip etmeyeceğini adım adım görelim. Zaten istediğimiz de aaa değerini kabul eden bir makine yapabilmekti.




Yukarıdaki ilk durumda bant üzerinde beklenen ve kabul edilip edilmeyeceği merak edilen değerimiz bulunuyor. Makinemizin kafasının okuduğu değer a sembolü. Makinemizin geçiş tasarımına göre q_0 halinde başlıyoruz ve a geldiğinde teybi sağa sarıp yine q_0 durumunda kalmamız gerekiyor.




Yeni durumda kafamızın okuduğu değer banttaki 2. a harfi ve bu durumda yine q_0 durumundayken teybi sağa sarıp yine q_0 durumunda kalmamız tasarlanmış



3. durumda kafamızın okuduğu değer yine a sembolü olmakta ve daha önceki 2 duruma benzer şekilde q_0 durumundayken a sembolü okumanın sonucu olarak teybi sağa sarıp q_0 durumunda sabit kalıyoruz.




4. adımda teypten okuduğumuz değer boşluk sembolü x oluyor. Bu değer makinemizin tasarımında q₁ durumuna gitmemiz olarak tasarlanmış ve teybe sola sarma emri veriyoruz.



Makinenin son durumunda q_1 durumu makinenin kabul ve bitiş durumu olarak tasarlanmıştı (makinenin tasarımındaki F kümesi) dolayısıyla çalışmamız burada sonlanmış ve giriş olarak aaa girdisini kabul etmiş oluyoruz.

2. Örnek

Hasan Bey'in sorusu üzerine bir örnek makine daha ekleme ihtiyacı zuhur etti. Makinemiz {a,b} sembolleri için çalışsın ve ilk durum olarak bandın en solunda başlayarak bantta bulunan sembolleri silmek için tasarlansın. Bu tasarımı aşağıdaki temsili resimde görülen otomat ile yapabiliriz:



Görüldüğü üzere makinemizde 4 durum bulunuyor, bunlardan en sağda olan h durumu bitişi (halt) temsil ediyor. Şimdi bu makinenin bir misal olarak "aabb" yazılı bir bantta silme işlemini nasıl yaptığını adım adım izah etmeye çalışalım.

Aşağıda, makinenin her adımda nasıl davranacağı bant üzerinde gösterilmiş ve altında açıklanmıştır. Sarı renge boyalı olan kutular, kafanın o anda üzerinde durduğu bant konumunu temsil etmektedir.

O	\	а	а	b	b	0
0 dur	um	unda	başlı	yoruz	. Ve	boş
bandı	sağ	a sarıy	oruz	:		
\	\	а	а	b	b	\Q
a veya sarılm kalıyo	aya	devar				
◊	\	а	а	b	b	0
٥ ·	\	а	а	b	b	0
yazılıy		eğer b) ise i	Janu	a gei	
٥ ·	\	а	а	а	b	0
www.	oilg	isayar	kavra	mla	ci.cor	n
\	\	а	а	а	а	\Q
		boşluk na işle	9.31.4.2		7.7	
\	\	а	а	а	а	0
200		188	46	(46	A2:	9/11
٥ ·	\	а	а	а	\rightarrow	0
· ·		n: .				1676
0 1	\	а	а	0	0	0
V-	-			-		2
		а	٥	٥		
	\	а	\rightarrow	\Q	♦	◊

Tekrar boşluk (♦) görülünce makine bitiyor. Geri sarma işlemi sırasında a değerleri silinmiş oluyor

Netice olarak Hasan Bey'in sorusuna temel teşkil eden ve örneğin q1 üzerindeki döngülerden birisi olan b/a,R geçişi, banttan b okunduğunda banta a değerini yaz manasındadır.

SORU 10: Atomluluk (Atomicity)

Latince bölünemez anlamına gelen atom kökünden üretilen bu kelime, bilgisayar bilimlerinde çeşitli alanlarda bir bilginin veya bir varlığın bölünemediğini ifade eder.

Örneğin programlama dillerinde bir dilin atomic (bölünemez) en küçük üyesi bu anlama gelmektedir. Mesela C dilinde her satır (statement) atomic (bölünemez) bir varlıktır.

Benzer şekilde bir verinin bölünemezliğini ifade etmek için de veri tabanı, veri güvenliği veya veri iletimi konularında kullanılabilir.

Örneğin veri tabanında bir işlemin (transaction) tamamlanmasının bölünemez olması gerekir. Yani basit bir örnekle bir para transferi bir hesabın değerinin artması ve diğer hesabın değerinin azalmasıdır (havale yapılan kaynak hesaptan havale yapılan hedef hesaba doğru

paranın yer değiştirmesi) bu sıradaki işlemlerin bölünmeden tamamlanması (atomic olması) gerekir ve bir hesaptan para eksildikten sonra, diğer hesapa para eklenmeden araya başka işlem giremez.

Benzer şekilde işletim sistemi tasarımı, paralel programlama gibi konularda da bir işlemin atomic olması araya başka işlemlerin girmemesi anlamına gelir.

Örneğin sistem tasarımında kullanılan check and set fonksiyonu önce bir değişkeni kontrol edip sonra değerini değiştirmektedir. Bir değişkenin değeri kontrol edildikten sonra içerisine değer atanmadan farklı işlemler araya girerse bu sırada problem yaşanması mümkündür. Pekçok işlemci tasarımında buna benzer fonksiyonlar sunulmaktadır.

Genel olarak bölünemezlik (atomicity) geliştirilen ortamda daha düşük seviyeli kontroller ile sağlanır. Örneğin işletim sistemlerinde kullanılan<u>semafor'lar (semaphores)</u>, kilitler (locks), koşullu değişkenler (conditional variables) ve monitörler (monitors) bunlar örnektir ve işletim sisteminde bir işlemin yapılması öncesinde bölünmezlik sağlayabilirler.

Kullanılan ortama göre farklı yöntemlerle benzer bölünmezlikler geliştirilebilir. Örneğin veritabanı programlama sırasında koşul (condition) veya kilit (lock) kullanımı bölünmezliği sağlayabilir.

SORU 11: Tehlike (Hazard)

Bilgisayar bilimlerinde özellikle de mantıksal devre tasarımı sırasında karşılaşılan bir durumdur. Basitçe sistemde oluşan veya oluşabilecek tehlikeleri ifade eder. Yani örneğin sistemdeki kapıların (ve, veya, yahut kapıları) yanlış çalışması sonucunda oluşan tehlikelerdir. Temel olarak 3 ayrı grupta toplamak mümkündür:

- Sabit Tehlikeler (Static Hazards)
- Müteharrik Tehlikeler (Dinamik Tehlikeler, Dynamic Hazards)
- Fonksiyonel Tehlikeler (Functional Hazards)

Sabit tehlikeler basitçe, girdinin (input) değişmesi halinde sonucun (output) değişmemesi gerekirken değişmesi durumudur.

Bu tehlike durumu için iki ayrı çözüm olabilir. Birincisinde devreye geciktirmek (Delay) için ilave devrelerin eklenmesi, ikincisinde ise devrenin hatasının düzeltilmesi için ilave devrelerin eklenmesi söz konusu olabilir. Sabit tehlikeler, müdaha edilmesi nispeten basit tehlikelerdir.

Dinamik tehlikelerde ise sorun genelde bir girdi için farklı zamanlarda farklı hatalı sonuçların alınması şeklinde tanımlanabilir. Yani sabit tehlikede olduğu gibi sürekli aynı hata değil, ya farklı hatalar ya da bazan doğru sonuçların alınması durumudur.

Basitçe bir devreden dinamik tehlikelerin kaldırılması için bütün sabit tehlikelerin kaldırılması yeterlidir. Çünkü genelde dinamik hatalar büyük ve karmaşık devrelerde, alt parçaların sabit tehlikelerinden ortaya çıkmaktadır.

Fonksiyonel Tehlikeler çözülmesi imkansız olan tehlikelerdir. Tanım olarak birden fazla girdinin (input) aynı anda değişmesi sırasında oluşan tehlikelerdir. Bu tehlikelerin ortadan

kaldırılmasının tek yolu, tek girdi (input) ile tehlikenin oluşturulması veya tespit edilmesidir. Bu sayede tehlike dinamik veya sabit bir tehlike haline dönüşerek çözülebilir.

SORU 12: Kayan Nokta Sayıları (Floating Point Numbers)

Bilgisayar yapılarında ondalıklı sayıları (floatingpoint numbers) iki farklı bilginin tutulması ile gösterilebilir:

mantis x kök üst

yukarıda verilen formüle göre bir ondalıklı sayıyı önce bir ondalık çarpan sonra da bir kök'ün verilen üstü ile çarpımı olarak göstermek mümkündür.

Örneğin <u>ikilik tabanda</u> 1101.11 küsurlu sayısını ele alalım ("." işaretinden sonraki kısım küsurudu). Bu sayıyı göstermek için öncelikle bütün sayıyı önce 4 hane ilerleterek (kaydırarak, float) sayının tamamını küsurlu hale getirelim:

.110111

Yukarıdaki bu sayının orjinal değerini taşıyan gösterimi

.110111 x 2 ⁴

olmalıdır çünkü orjinal sayının 4 hane kaydırılmış halidir. Dolayısıyla sayımızı aşağıdaki iki tamsayıyı tutarak göstermek mümkündür:

mantisa (mantissa): 110111

üst (exponent): 0100 (onluk tabandaki 4'ün karşılığı)

Merve Hanımın soruları üzerine aşağıdaki kısmı eklemenin gerekli olduğu anlaşılmıştır:

Kayan noktaların gösterimi

Konuyu örnek bir sayı üzerinden anlamaya çalışalım. Örneğin sayımız 123.321 olsun.

Sayımızın tam kısmı 123'tür küsurat kısmı aşağıdaki şekilde yazılabilir:

```
3*10^{-1} + 2*10^{-2} + 1*10^{-3}
```

Bu düşünce, bizim alıştığımız onluk sistemdeki yaklaşımdır. Bu sayının ikilik tabana nasıl çevrileceği ile ilgili olarak <u>"Ondalık sayıların taban dönüşümü"</u> başlıklı yazıyı okuyabilirsiniz.

Ayrıca yukarıdaki sayımızı bilimsel gösterimde aşağıdaki şekilde yazabiliriz:

 $1.23321 * 10^{-2}$

Tek hassasiyetli (single precision) kayan nokta sayısı, 32 bitlik bir paket olarak düşünülebilir. Bu yapı aşağıdaki tabloda temsil edilmiştir:



Yön biti (sign bit)

Bu bit 1 olduğu zaman, sayımız – değerdedir. Şayet 0 veya artı değerde bir sayı ise, bu bit 0 olur.

Üst Biti (Exponent Bit)

Yukarıdaki örnekte gösterilen bilimsel yazıma göre, sayının üst değeri bu alanda tutulur. Buna göre bir sayının 2'nin kaçıncı kuvveti ile çarpılabileceğini gösterir.

Burada dikkat edilecek bir husus, üst değerinin de eksi olabileceğidir. Örneğin sayımız 0.000123 ise, bu sayının bilimsel gösterimi : 1.23 * 10 -4 olacaktır.

Bu durumda 8 bitlik alanın ilk biti yön bilgisi tutmaktadır. O halde geriye kalan 7 bit, üst bilgisi tutabilir. Buradan çıkan sonuç, sayımızın en fazla 127. üstüne kadar olan değerin tutulabileceğidir ($2^{7} = 128$ olduğunu ve bu bilginin ilk değerinin 0 için ayrıldığını dolayısıyla, sayımızın 0 - 127 arasında olacağını hatırlayınız).

Kök biti (mantissa bit)

23 bit alan kaplayan kısımdır. Bu alana bazı durumlarda belirgin anlamına gelen (significand) ismi de verilir. Bu kısım bilimsel gösterimin kök kısmıdır. Örneğin 1.23 * 10 ⁻⁴ sayısı için kök kısmı 123 olacaktır.

Örnek sayı

Yukarıdaki alanların, bir örnek sayı için nasıl gösterildiğine bakalım:

21,25 sayısını çevirmeye çalışalım. Öncelikle bu sayının ikilik tabandaki karşılığını bulalım:

10101.01

Bu sayıyı, bilimsel gösterime çevirelim:

$$21,25 = 2,125 * 10^{-1} = 2125 * 10^{-3}$$

Ayrıca son bir bilgi : $(2125)_{10} = (1000010001101)_2$

Şimdi bu sayının hafızadaki tutuluşuna bakalım:

Yön bitimiz, sayımız pozitif olduğu için 0 olacak.

Üst bitlerimiz, sayının üstü -3 olduğu için 100000011 olacak. Buradaki son iki bit 3 değerini, baştaki bit ise yönün eksi olduğunu göstermektedir.

Geriye kalan alan ise kök değerini tutacaktır.

(21) ₁₀ = (10101) ₂ olduğuna göre,sayımız aşağıdaki şekilde gösterilebilir:

0	10000011	0101010000000000000000000
Yön	Üst	Kök
Sign	Exponent	Mantissa

Sonuç olarak sayımız:

01000001101010100000000000000000000

şeklinde bulunmuş olunur.

Cift hassasiyet ve tek hassasiyet (double precision , single precision)

Yukarıdaki yazı, tek hassasiyet dikkate alınarak hazırlanmıştır. Bunun anlamı sistemin 32 bit olmasıdır. Sistem 64 bit olabilir. Bu durumda çift hassasiyetten bahsedilmelidir. İki sistem arasındaki fark, aşağıdaki şekildedir:

1	bit	yön		biti	(sign	bit)
8	bit	üst		değe	ridir	(exponent)
23 bit kök d	eğeridir (ma	antissa)		_		, ,
64bitlik	bir	sistemde	ise	durum	aşağıdaki	şekildedir:
1	bit	yön		bitidir	(sign	bit)
11	bit	į	ist	değe	ridir	(exponent)
52 bit kök d	eğeridir (ma	antissa)				,

Kayan nokta gösteriminden Onluk sisteme çevirim

Bu çevirimi anlamak için bir örnek üzerinden konuyu anlatalım.

Çevirmek istediğimiz sayı, 0xC0B40000 olsun. Bu sayı onaltılık tabandadır (hexadecimal) ve aşağıdaki şekilde ikilik tabana (binary) çevirilebilir:

Onaltılık	C	0	В	4	0	0	0	0
İkilik	1100	0000	1011	0100	0000	0000	0000	0000

Yukarıdaki çevirimden çıkan ve tek hassasiyetli (single precision) gösterim aşağıda verilmiştir:

Demek ki sayımız eksi bir değermiş (en baştaki yön biti 1 olduğu için) ve ayrıca üstü de eksi imiş (yön bitini tutan grup 1 ile başladığı için).

Gelelim kök kısmının (mantissa) dönüşümüne.

Kök kısmımızdaki değer, 01101 olarak bulunuyor. Bu değeri yukarıdaki bilgiler ile birleştirirsek aslında sayımız aşağıdaki şekildedir:

Artık problemimiz bu sayıyı onluk tabanda göstermektir. Sayının her basamağının üst değerini yazalım:

$$-(2^{0}+2^{-2}+2^{-3}+2^{-5})*2^{2}=-(2^{2}+2^{0}+2^{-1}+2^{-3})$$

değerleri hesaplayalım:

$$-(4+1+.5+0.125) = -5.625$$

SORU 13: Cıkarıcı Devre (Subtractor Circuit)

Mantıksal tasarım (logic design) kullanılarak bir çıkarma devresi yapmak mümkündür. Devre tasarımına başlanmadan önce ikilik tabandaki çıkarma işlemini hatırlayalım. Bu işlem <u>1</u> tümleyeni (1's complement) veya <u>2 tümleyeni (2's complement)</u> alınarak sayının eksi halde gösterilmesi ve ardından toplama işleminin yapılması ile tamamlanmaktaydı. Aşağıdaki sayısal örneği inceleyelim:

Örneğin

sayısını 001001	ın	bir	tümley	eni	aşağıda	V	erilmiştir:
bu 001001	sayıya	1	eklenerek,	iki	tümleyeni	elde	edilir:

Bu sayı aynı zamanda orjinal sayı olan 11011001 sayısının da negatifi gösterimi olarak kullanılabilir.

Bunu bir örnek ile göstermek gerekirse, asağıdaki çıkarma işlemini ele alalım:

```
11001001
10110101
-
-----
```

bilindiği üzere aslında çıkarma işlemini, çıkarılan sayının negatifini alıp toplama olarak da yorumlayabiliriz. Dolayısıyla aslında her toplama devresi bir çıkarma devresi olarak kullanılabilinir. Yapılması gereken tek şey çıkarılmak istenen değerin negatifini 2 tümleyeni ile almaktır.

Şimdi cıkarıcı bir devrenin 1 <u>bit (ikil)</u> için tasarımını yapabiliriz. Bu tasarım yukarıdaki sebeplerden dolayı tamamen mantık devrelerinin bir egzersizi şeklinde olup gerçek bir uygulama için anlamlı değildir.

Yukarıdaki tasarıma göre C= A-B işlemi gösterilmiştir. C değerinin başındaki hane sign bit(yön ikili) olarak düşünülebilir yani sayının eksi olması durumunda 1, artı olması durumunda ise 0 değeri almaktadır.

Bu devredeki iki haneli C değerini C1 ve C2 bitleri (ikilleri) olarak ifade edece olursak:

C1 için karnaugh hartiası:

0.1

0 0


C2 için karnaugh haritası:

0.1

10

olarak bulunur. C2 değerinin <u>yahut (XOR (özel veya))</u> olduğu açıktır. Buna göre C2 = A^B denilebilir.

C1 için ise B Λ A' sonucu çıkmaktadır. Sonuçta elde ettiğimiz cikarici devreyi aşağıdaki çizimde görebiliriz:



SORU 14: İkillik Prensibi (Duality Principle, İstaniyet)

Din ve felsefede benzer anlamlara gelmesine karşılık bu yazının amacı bilgisayar bilimleri için önemli olan matematikteki ikilik prensibini açıklamaktır.

Bir matematikçi bu kavramı basitçe şöyle açıklayabilir "boyalı elimle bir cama ellesem ve elimin izi camda çıksa, camın her iki yönünden gördüğüm görüntü birbirinin ikilidir (dual)".

Bu açıklama aslında kavramın ne olduğunu göstermektedir. Örneğin iktisatta kârlılık arttırmak için yapılan bir çalışmanın maliyet azaltmak olması ve arttırkam (maximization) ve azaltmak (minimization) kavramlarının birbirinin ikili (dual) olması gibi.

Örneğin bilgisayar bilimlerinde mantık işlemlerinde (Boole algebra) kullanılan aşağıdaki eşitlikleri incleyelim:

Yer Değiştirme (Commutative Law) В В VAA(b) $A \Lambda B = B \Lambda A$ Birleştirme (Associate Law) C(B V(a) (AVB)AC) (b) $(A \land B) \land C = A \land (B \land C)$ Dağılma (Distributive Law) (B C \boldsymbol{A} Λ В (b) $A V (B \Lambda C) = (A V B) \Lambda (A V C)$ Kendisi Kuralı (Identity Law) (a) AAA(b) $A \Lambda A = A$

Yukarıdaki örneklerde görüldüğü üzere her eşitlikkte ikil bir karşılık gösterilmiştir (a eşitliğinin ikili b, b eşitliğinin ikili de a eşitliğidir).

Örneğin mantık işlemlerinde yukarıdaki kurallar çerçevesinde <u>DeMorgan kuralı</u> geliştirilmiş ve bu kurala göre bütün <u>V(veya, or)</u> işlemleri <u>A (ve, and)</u> işlemi olarak yazılabilir. Tabi buradaki kuralımız her <u>kaziyenin (önerme)</u> tersinin alınmasıdır.

Not : Bu yazıya gelen sorulara cevap olarak. Dinde ikillik için örneğin yahudilikteki yetzer ha-ra (kötü olanı yapmak) ve yetzer ha-tov (iyi olanı yapmak) veya kurandaki zariyat 41/49 "herşeyi çift yarattık ki düşünüp ders alasınız", Rahman 55/17 "iki doğunun ve iki batının rabbi" ayetlerine dayanan tefsirlerde ve şeytan ve melek ayrımında (ki bu ikillik hemen bütün semavi dinlerde vardır), veya Manihaizm ve Mecusilikteki "Nur" ve "Karanlık" kavramlarındaki (Yani iyilik tanrısı olarak aydınlık (ateşe) tapınmak ve kötülük tanrısı olarak karanlık) kavramlarında veya Monistik (tekçi) yaklaşımı benimsemiş özellikle katolik hristiyanlıktaki yine özellikle descartes'tan sonra açığa çıkan ruh ve beden ayrımında ikillik kavramları görülür. Elbette bu yazdıkların sadece basit birer örnek olarak alınmıştır ve heps ile ilgili çok geniş ve detaylı kaynaklar mevcuttur.

SORU 15: Kuantum İşleme (Quantum Computing)

Bu yazının amacı kuantum bilgisayarları ve kuantum işleme (Quantum Computing) konusunda fikir vermek ve yapılan çalışmaların arkasındaki felsefeyi aktarmaktır.

Kuantum bilgisayarları basitçe veriyi işlemek için çok küçük parçacıklar kullanır. Örneğin her gün yolda görebileceğimiz basit bir çakıl taşı aslında bir kuantun işlemi olarak kabul edilebilir. Temelde çakıl taşının yaptığı iş uzayda (kainatta) çok küçük parçacıkların bir arada durmasını sağlaması ve neticede bir konumlandırma işlemi yapmasıdır.

Günümüz bilgisayar teknolojilerinin üzerine inşa edilmiş olan <u>Von Neumann bilgisayarlarında</u> en düşük veri ünitesi ikildir (bit). Benzer şekilde kuantum bilgisayarları içinde kubit (qubit = quantum bit) kullanılmaktadır. Normal ikilde (bit) sadece 1 ve 0 değerleri depolanabilirken bir kubit içinde 0, 1 veya her ikisi birden bulunabilmektedir. Bu konuyu daha iyi anlayabilmek için <u>kubit kavramını</u> daha detaylı okuyabilirsiniz.

Kuantum hesaplamalarının en büyük farklılığı Kuantum paralelliğidir. Kuantum paralelliği (Quantum parallelism) adı da verilen bir işlemde kubitlerin heri ki durumu da göz önünde bulundurulmaktadır. Yani kubit 0 veya 1 durumunda olduğunda sonucun alacağı iki farklı değer ayrı ayrı hesaplanmış gibi tek bir işlemde hesaplanmaktadır.

Kuantum işleme sırasında performans avantajı sağalandığı bir gerçektir. Bu avantajın nasıl sağlandığını anlamak için 200 haneli bir sayıyı çarpanlarına ayıracağımızı düşünelim. Bu işlem günümüz teknolojisindeki 1500 kadar bilgisayarın paralel çalışması ile yaklaşık 700bin yıl sürmektedir. Kuantum bilgisayarları kullanılarak bu işlem ise yaklaşık bir kaç milyon işlem ile sonuca ulaşmaktadır. Buradaki temel fark aynı anda birden fazla durumun kuantum bilgisayarları ile paralel olarak işlenebilmesidir (Kuantum paralelliği).

SORU 16: Kubit (Qubit)

Günümüz bilgisayar teknolojilerinin üzerine inşa edilmiş olan <u>Von Neumann bilgisayarlarında</u> en düşük veri ünitesi <u>ikildir (bit)</u>. Benzer şekilde <u>kuantum bilgisayarları</u> içinde kubit (qubit = quantum bit) kullanılmaktadır. Normal <u>ikilde (bit)</u> sadece 1 ve 0 değerleri depolanabilirken bir kubit içinde 0, 1 veya her ikisi birden bulunabilmektedir. Bu konuyu daha iyi anlayabilmek için kubit kavramını daha detaylı okyabilirsiniz.

Bir kubit, bazı elementlerin atomları üzerin inşa edilmiştir. Bu konuda hidrojen güzel bir örnek olabilir. Bilindiği üzere hidrojen atomu basit bir elementtir ve bir elektron ve bir çekirdekten oluşmaktadır. Elektronlar ise çeşitli enerji seviyesinde bulunabilirler. Bu enerji seviyeleri 0 veya 1 değerlerini göstermek için kullanılacak olsun. Basitçe elektronun en düşük yörüngede bulunması 0 en yüksek yörüngede bulunması ise 1 olarak ifade edilecek olsun.

Bu konuda ilave bir bilgi de elektronların LASER marifetiyle yörüngelerinin değiştirilebildiği ve yüksek ve düşük yörüngeler arasında hareket ettirilebildiğidir. Burada LASER sisteme foton katmakta ve kısaca değeri 0 ile 1 arasında değiştirmektedir. Bu işlemi basit bir olumsuz (not) operatörüne benzetebiliriz. Yani mantıksal olarak giriş değerinin olumsuzunu almaktadır.

Kubitlerin normal ikillerden (bit) ayrıldığı nokta ise sisteme yörünge değiştirmek için gereken LASER etkisinin yarısının yapılması durumudur. İşte normal bir bitten kubitin ayrıldığı noktada burasıdır. Bu durumda elektron her iki yörüngede de bulunmaktadır. Bu duruma süper konum (Super position) adı verilmektedir.


Super konumun hesaplamalarda da sağladığı müspet etkiler bulunmaktadır. Kuantum paralelliği (Quantum parallelism) adı da verilen bu işlemde kubitlerin heri ki durumu da göz

önünde bulundurulmaktadır. Yani kubit 0 veya 1 durumunda olduğunda sonucun alacağı iki farklı değer ayrı ayrı hesaplanmış gibi tek bir işlemde hesaplanmaktadır.


SORU 17: Doğrusal Ayrılabilirlik (Linear Seperability)

Yapay sinir ağlarının en basit anlamda incelenebilmesi için problemi iki adet <u>ikil haneleri olan</u> (binary digists) bir girdiye bir de tek ikil (binary) çıktıya sahip bir örnek üzerinden inceleyelim.

Aşağıda iki farklı fonksiyonun gerçeklik çizelgesi (doğruluk tablosu, truth table) verilmiştir. A ve B değerleri girişi C ise çıkışı ifade etsin:



Olarak tanımlanmış olan bu fonksiyonların ilki (F fonksiyonu) doğrusal olarak ayrılabilirken ikincisi (G fonksiyonu) doğrusal olarak ayrılabilir değildir. Bu durumu aşağıdaki <u>karnaugh</u> haritaları (karnaugh map) üzerinde göstermeye çalışalım:



Görüldüğü üzere ilk fonksiyonun (F) <u>karnaugh haritası</u> üzerinde bir doğru ile sonuçları iki gruba bölmek doğrusal ayrım yapmak mümkün iken (linearly seperable) ikinci fonksiyon (G) için aynı doğrusal ayırım işlemi yapılamaz. Aynı zamanda ikinci fonksiyon sonuçları için karnaugh haritası dışında farklı bir harita çizmek ve yine doğrusal olarak ayıran bir çizgi elde etmek de imkansızdır. Yani kolon veya satırları yer değiştirdiğinizde bütün alternatiflerde doğrusal olarak ayrılamayan bir sonuç elde edersiniz.

Bir problemin yada fonksiyonun doğrusal olarak ayrılabilir olup olmaması problemin yapay sinir ağları tarafından çözülebilirliğinin kolaylığını da belirlemektedir. Ne yazık ki doğrusal olarak ayrılamayan problemleri yapay sinir ağı ile çözmek çok daha zordur.


Dikkat edilirse yukarıdaki doğrusal olarak ayrılamayan fonksiyon bir <u>yahut (özel veya (exclusive or)) fonksiyonudur</u>. Literatüre de bu şekilde girmiş olan doğrusal olarak ayrılamayan fonksiyonlar (veya kısaca <u>"XOR problem (yahut problemi)"</u>) programlama dünyasındaki "Hello World" yazdırmak kadar meşhurdur.

SORU 18: Yahut (Özel Veya (exclusive or, farklılık operatörü))

İki kaziye (önerme) arasındaki farklılık durumuna göre çalışan operatördür. Yani sonuçların aynılığı durumunda yanlış, farklılığı durumunda doğru döndüren operatördür. Basitçe ikili tabanda iki sayının (bit) farklı olup olmadığını kontrol için de kullanılabilir.

Dilimizde bu işlemi karşılayan kelime "yahut" kelimesidir. Yani a yahut b doğruysanın anlamı a veya b'den birisi doğru diğeri yanlış olacak demektir (ikisi de doğru veya ikisi de yanlış olamaz)

Giren sayılar aynı ise 0, farklı ise 1 sonucu üretir. Aşağıda doğruluk tablosu verilmiştir:



SORU 19: CRC (cyclic redundancy check, cevrimsel fazlalık sınaması)

Hata algılama yaklaşımlarından birisidir. Bu yöntemde işlenmekte olan verinin dışında ilave bir kontrol verisi daha bulunur. Bu ilave bilgi ile bütün bilgi kontrol edilerek bilgide bir

bozulma olup olmadığı kontrol edilir. Örneğin ağ iletişiminde gidip gelen bilginin kontrol edilmesinde veya CD gibi kayıt ortamlarında verinin bozulup bozulmadığının kontrol edilmesinde kullanılır.

Çalışması:

Her iki tarafın da bildiği bir sayı bölen olarak kullanılır. Örneğin bölen sayımız 13 olsun ve bunu her iki tarafta başlangıçta biliyor olsun. (Bu sayı stanarda bağlıdır lütfen standartların kısma anlatılıdığı bakınız.) Gidecek verilerimiz aşağıda yazılmış olan 54 19 89 22 03 44 19 **CRC** uygularken bu verilerin toplamı 250 alınır CRC hesaplanırken daha önceden bildiğimiz sayıya bu sonuç bölünür ve kalan alınır: 250 % Dolayısıyla yukarıdaki veriler yollanırken CRC olarak 3 sayısı yollanmaktadır. Veri alındıktan sonra kontrol yukarıdaki veriler alındıktan sonra alan taraf da verileri toplar, bu toplamdan CRC bilgisini çıkarır ve 250-3= 247 sayısını bulur. Daha önceden bildiği 13 sayısına böler ve 0 sonucunu bulursa iletim hatasızdır yargısına varır 247 % 13 şayet hata olsaydı sonuç 0'dan farklı çıkardır. Burada görüldüğü üzere CRC'nin de hata yapma ihtimali vardır örneğin veri bozulması verinin ilk kısmının 1 fazla olmas şeklindeyse: 20 22 03 verisi alındığında bu hata algılanır : 251 - 3 = 248 % 3 = 1 ve sonuc 0 olmadığı için hata kararına varılacaktı ancak hata miktarı daha önceden bilinen sayının (ki bu örnekte 13) katı şeklinde olursa hatanın yakalanması imkansızır. Örneğin veri bozulması sonucu: 32 54 89 22 03 44 19 sayıları çıkmış olsun. Bu sayıların toplamı 263 olacak ve CRC kısmı olan 3 değeri çıktıktan sonra 260 % 13 = 0 olacaktır. Görüldüğü üzere orjinal verimizden farklı olmasına rağmen hatasız olarak kabul edilmiştir.

SORU 20: Sayıcı (Counter)

Bilgisayar devrelerinde sayıcı (counter) kavramı çok farklı alanlarda kullanılamaktadır. Bu alanlardan birisi de mantıksal devre tasarımıdır. Buna göre mantıksal devremiz ikilik tabandaki sayıları 1'er arttırarak yeni sayılar üretmeli ve bu işlemi bir döngü halinde yapmalıdır. Yani aşağıda verilen durum geçiş diyagramı (state transition diagram) olduğu gibi her durumdan diğer durumlara geçişi başarılı bir şekilde yapmalıdır.

Yukarıdaki şekilde basitçe her durumdan bir sonraki duruma geçiş bir sayıcı devre için verilmiştir. Buna göre örneğin bir sayıcının 100 durumundan sonra alması istenen durum 101 olmalıdır. Bu sayıcının ikili tabanda çalıştığına dikkat edilmelidir.

Yukarıda verilen bu sayıcının geçiş tablosu aşağıdaki şekilde doldurulabilir. Burada her durumdan bir sonraki duruma geçiş verilmiştir.

Şimdiki	Sonraki
Durum	Durum

A2	A1	A0	A2	A1	A0
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

Yukarıdaki diyagramda üç<u>bit</u> için çalışan bir sayıcının önceki ve sonraki durumları verilmiştir. Bu sayıcının <u>T Flip Flop</u> ile tasarlanmış hali için T <u>flip flop</u>'un karakteristik tablosuna bakılarak aşağıdaki değerler yazılabilir:

Şim	diki		Sonraki		FlipFlop			
Dur	um		Durum			Girişleri		
A2	A1	A0	A2	A1	A0	TA2	TA1	TA0
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1


Yukarıdaki tabloda her durum geçişi için 3 farklı flip flop un (ki her flip flop ayrı bir bit için kullanılmıştır) giriş değerlerinin alması gereken değerler verilmiştir. Bu devrenin çizimi aşağıdadır:

Benzer bir sayıcıyı bu defa 4 <u>bit</u> için ve <u>JK flip flop</u> kullanarak ve onluk tabanda yapmayı deneyelim <u>Flip Flopun</u> <u>doğruluk çizelgesi</u> aşağıda verilmiştir:

			_		
Durumlar				10luk	
D	C	В	A	Tabanda	
				Karşılığı	
0	0	0	0	0	
0	0	0	1	1	
0	0	1	0	2	

0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

Bu tabloyu veren JK flip flop çizimi aşağıdadır:




SORU 21: Sonlu Durum Makinası (Finite State Machine, Finite State Automaton)

Sonlu durum makinaları bir çizim şeklidir. Bu çizim şeklinde çeşitli durumlar ve bu durumlar arası geçiş şekilleri gösterilir. Örneğin aşağıda basit bir kapı açma ve kapama makinesi verilmiştir:



Yukarıdaki şekilde makine, açık durumdan kapalıya geçmek için kapama düğmesine basılmasını bekler. Tersi durumda da kapalıdan açığa geçmek için kapama düğmesinin basılmasını bekler. Durum makinemizde kapalı durumdayken kapama düğmesine ve açık durumdayken açma düğmesine basılması bir durum değişikliği doğurmaz ve istenildiği kadar basılabilir.

Yukarıdaki şekilde bir başlangıç veya bitiş durumu belirtilmemiştir. Yani makine sonsuza kadar çalışmaktadır ve herhangi bir başlangıç koşulu yoktur. Yukarıdaki bu makinanın bir de açma ve kapama tuşları olduğunu düşünelim. Bu durumda makinenin başlangıcı açma düğmesi ve bitişi de kapama düğmesi ile olacaktır. Aşağıdaki şekilde yeni makinemizin çizimi gösterilmiştir:




Yukarıdaki şekilde sonlu durum makinemize ilave olarak başlangıç ve bitiş durumları da eklenmiştir. Buna göre kalın gidi oku başlangıç durumunu gösterir ve makinemiz buradan başlar. Çift çember içindeki durum ise bitiş durumudur ve istenirse makine burada sona erdirilir, veya çalışmaya devam edebilir. Görüldüğü üzere yukarıdaki şekilde kapı otomatı başlatıldıktan sonra istenildiği kadar açma kapama işlemi yapılmakta, gelen bu komutlara göre kapını durumu değişmektedir. Kapı otomatı kapatıldıktan sonra gelen açma ve kapama emirleri doğal olarak icra edilemez.

SORU 22: flip flop (flipflop)

Flip Flop kavramı temel olarak 1 <u>bitlik</u> bilginin tutulduğu ünitedir. Bu devre elamanında her zaman iki çıkış olur (Q ve tersi olan Q'). Bu çıkışların değerleri kalıcıdır. Yani bir sonraki giriş değerine kadar geçici süre ile sabitlenmekte ve yeni giriş değerleri alınana kadar sabit olarak kalmaktadır. Bu durum geçici bir hafıza olarak kabul edilebilir. Aşağıda en çok kullanılan Flip Flop tipleri verilmiştir. Bu Flip Flop tipleri temel olup bunların üzerinde değişiklikler yapılarak veya harmanlanarak daha farklı amaçlar için Flip Floplar da üretilebilmektedir.

FlipFlop İsmi Sembolü		<u>Mantıksal</u> <u>Denklem</u>	İç Diyagramı
--------------------------	--	------------------------------------	--------------



Yukarıdaki tablo tahlil edilirken göz önünde bulundurulması gereken önemli bir nokta doğruluk çizelgeleridir. Bu çizelgeler okunurken giriş değeri ve sonucunda alınan çıkış değeri (Q) verilmiştir.

Devrelerin iç diyagramları verilirken dikkat edilirse bütün Flip Floplar için temel olan RS Flip Flop türüdür. Gerçekten de RS Flip Flop en basit Flip Flop örneği olup diğer bütün karmaşık Flip Floplara temel teşkil etmektedir.

Flip Flop devreleri hafızalara ve sayıcılara temel teşkil etmektedir.

SORU 23: Salt okunur bellek (read only memory, ROM)

üzerine sadece bir kereye mahsus yazılabilen ve daha sonra istenildiği kadar okuma işlemi yapılabilen hafıza tipidir. Buna göre bellek üretim sırasında üzerine yazılan bilgiyi saklar ve bu bilgiyi değiştirmenin bir yolu yoktur. Daha sonraları çıkan teknolojik ilerlemeler ile aşağıdaki salt okunur bellek türleri kullanıcılara farklı alternatifler sunmaktadırlar: PROM (programlanabilir salt okunur bellek, programmable read only memory): Bu hafıza tipi programının müdahalesi sayesinde üzerine bilgi yazılabilen bir yapıya sahiptir. Buna göre programcı hafıza üzerindeki sigortaları program vasıtasıyla attırarak verileri yazabilmektedir. Bu hafıza tipi de sadece bir defaya mahsus programcı tarafından yazılabilmektedir. salt okunur bellekten farkı üzerinde veri yazılı olmadan üretilmekte ve üzerine veriyi programcı yazabilmektedir.

EPROM (silinebilir porgramlanabilir salt okunur bellek, erasable programmable read only memory): Bu hafiza tipi bir onceki PROM'dan farklı olarak ultraviole (mor ötesi) ışıkta kendi

üzerine yazılmış bilgileri fabrika çıkışı haline getirmektedir. Yani programcı bu hafıza üzerine veriyi yazabilmekte ve istediği zaman bu bilgileri silerek tekrar programlayabilmektedir.

EEPROM (elektronik olarak silinebilir ve programlanabilir bellek, electrically erasable programmable read only memory): Bu hafiza tipi bir önceki EPROM'dan farklı olarak elektrik akımıyla silinebilmektedir. Bu sayede devreyi kesin ve hızlı bir şekilde sıfırlamak ve daha sonra üzerine yeni bilgileri programlamak mümkün olmaktadır.

Bir salt okunur belleğin tasarım şeması aşağıda verilmiştir.


yukarıdaki resim morris mano'nun kitabından bir alıntıdır. Bu resimde bir kod çözücü devreye bağlanmış veya kapıları görülmektedir. Buna göre kod çözücü giriş sayısına göre bütün olası sonuçları üretmekte ve bu sonuçları veya kapıları ile birleştirmektedir. Şekildeki kabloların bağlantısı bir 2 boyutlu diziyi andırmaktadır. Buna göre hangi satırın seçileceği kod çözücünün seçilen bacağına göre belirlenmektedir. Bu satırdaki kısa devre seçenekleri ise aşağıdaki veya kapılarının sonucu olarak okunmaktadır.

SORU 24: çoklayıcı (multiplexer)


Çok sayıdaki girişin tek bir giriş üzerinden taşınmasıdır. Amaç çok sayıdaki girişin (örneğin 4 giriş) tek bir çıkışa düşürülmesidir. Çalışma mantığı, anlık olarak tek bir girişi çıkışa vermek şeklindedir. Yani 4 girişten sadece bir tanesi çıkış ile kısa devre halindedir, diğer girişler ise ihmal edilir. Hangi girişin çıkışa verileceğini belirlemek için bir seçme işlemi yapılması gerekmektedir. Bu seçme işlemini yapan bitlere seçici bit(select bit) adı verilmektedir. Örneğin 4 girişi olan bir devre için (Girişler a,b,c ve d isminde olsun) 2 adet seçici bit gerekmektedir çünü 4 bit ancak 2 bit ile adreslenebilir (2 üzeri 2) bu durumu gösteren temsili tablo

S1	S2	Ç
		-
0	0	a
0	1	b
1	0	С
1	1	d

yukarıdaki tablonun çalıştığı devrenin görüntüsü aşağıda verilmiştir.



Yukarıdaki şeması verilen devrenin girişlerinden hangisini çıkış ile bağlanacağına seçici bitler



Yukarıda tanımı verilen özellik kullanılarak devre tasarımında kısaltmaya gidilebilir. Buna göre karnaugh haritasında verilen her hücre tasarımın sonucunda bir girişin bağlanması ile yapılmaktadır. Bu özellik kullanılarak bir tam toplayıcıyı, kod çözücü devre yardımı ile tasarlayalım:

Öncelikle tam toplayıcı devrenin çalışmasını hatırlayalım:

A	В	С	E	Т
_	-	_	_	_
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

dolayısıyla yukarıda A B ve C girişlerinin toplam değerleri T ve E bitlerinde verilmiştir.

bu doğruluk çizelgesinin<u>karnaugh</u> haritası aşağıda verilmiştir:

T	ВC				
A		00	01	11	10
	0		1		1
	1	1		1	

\mathbf{E}	BC				
Α		00	01	11	10
	0			1	
	1		(T	D	P


Şimdi bu karnaugh haritasının her sütunu için geçerli olan terimleri bulalım:


T _{\Delta}	BC	00	01	11	10
n	0	00	1	11	1
	1	1		1	201 3
		Α	A'	Α	A'

Α		00	01	11	10
	0			1	3
	1		1	1	1
		0	Α	1	Α

yukarıdaki tabloda, bir tam toplayicinin karnaugh haritasının üzerinde sütun bazlı olarak işlem yapılmıştır. Buna göre her sütunda (yain BC ikili ihtimali için) çıkan sonuç en alt satırda gösterilmiştir. Örneğin E biti için, BC ikilisi 11 olduğunda sonuç her zaman 1 çıkmaktadır (A bitinin sonuca bir etkisi yoktur) benzer şekilde yine E biti için BC ikilisi 0 olduğunda sonuç her zaman 0 olmaktadır (yine A bitinin sonuca bir etkisi yoktur) örneğin E biti için BC ikilis 01 olduğunda sonuç A bitine bağlıdır. Şayet A biti 1 ise sonuç 1, A biti 0 ise sonuç 0 çıkmaktadır. Bu durumda da BC ikilisinin 01 olduğu durum için sonuç A'dır denilebilir. O halde yukarıda verilen bu özelliklerden faydalanarak bir çoklayıcı (multiplexer) devresi ile tam toplayıcı

Bu işlemden önce dikkat edilmesi gereken bir husu, karnaugh haritalarında sütun numaraları yazılırken 00, 01, 11, 10 sıralaması ile gitmesidir. Oysaki çoklayıcı devrenin doğruluk çizelgesine dikkat edilirse sıralama 00, 01, 10, 11 şeklinde gitmektedir. Bu yüzden karnough haritasındaki son iki sütun çoklayıcı devrede yer değiştirmektedir. Okuyucu buna dikkat etmelidir.





Yukarıdaki iki ayrı devrede iki ayrı çıkış değeri için çözüm yapılmıştır. Buna göre <u>kod çözücü</u> devre veya <u>"ve" ve "veya" kapıları ile tasarlanan bir tam toplayıcı</u> ile aynı işi yapan yukarıdaki devrede çoklayıcının bize sağlamış olduğu avantaj kullanılarak daha az elemanla tasarım yapılmıştır.

Çoklayıcı devreler günümüzde kullanılan pekçok devrenin temelinde bulunmaktadır. Örneğin ağ iletişiminde kullanılan HUB cihazının tasarımı basit bir multiplexerdir.

SORU 25: kod çözücü (decoder)


mantıksal devre tasrımının önemli parçalarından birisi olan kod çözücülerin çalışma mantığı giriş bitlerinin farklı bacaklara dağılmasıdır. Yani örneğin 2 girişli bir kod çözücünün 4 farklı çıkışı olur (2 üzeri 2) ve her çıkış sadece bir giriş ihtimali için çalışır. Daha basit anlatmak gerekirse aşağıdaki doğruluk çizelgesini inceleyelim:

A	В	a	b	С	d
-	_	_	_	_	_
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

yukarıdaki <u>doğruluk çizelgesinde</u> A ve B girişleri için 4 farklı çıkış değeri (a b c ve d) verilmiştir. Dikkat edilirse giriş değerlerinin alabileceği her ihtimal için farklı bir çıkış değeri 1 olmuş geri kalanlar 0 olmuştur. Bu durumda kod çözücülerin ana amacı farklı girişlerin mantıksal "ve" işlemini almaktır. Yani yukarıdaki çizelgede her satırda farklı bir ihtimalin "ve" sonucu görülmektedir. Bu durum aşağıdaki tabloda gösterilmiştir:

A	В	a	b	С	d
_	_	-	-	_	_
0	0	A'E	3'	->	a
0	1	Α'Β		->	b
1	0	AB	•	->	C
1	1	AE	3	->	d

yukarıdaki tabloda her satırda mantıksal olarak farklı bir ihtimal gösterilmiş ve sonucun hangi çıkış bacağında görüldüğü verilmiştir. Buna göre 2x4lük bir kod çözücünün a bacağı her zaman A'B' <u>önermesini</u> verir. Bir kod çözücünün kapılar ile tasarımı aşağıdaki şekildedir.



Bu özellik kullanılarak devre tasarımında kısaltmaya gidilebilir. Çünkü klasik yaklaşımda karnaugh haritası ile çizilen devrelerde bir "ve" kapısı grubu bir de "veya" kapısı grubu bulunmaktadır (önce ve kapısında eşleşen girişler daha sonra veya kapısı ile toplanmaktadır bkz. tam toplaycı veya yarı toplayıcı) Bu yaklaşımındaki "ve" kapı grubunu kod çözücü ile kaldırarak sadece "veya" kapı grupları ile kod çözücünün çıkış bacaklarını birbirine bağlamak mümkündür. Çünkü yukraıdaki örnekte de görüleceği üzere girişlerin tamamının bütün muhtemel "ve" kapısı sonuçları kod çözücü ile bulunabilmektedir.

Örnek olarak bir tam toplayıcı devrenin kod çözücü ile tasarımı aşağıda verilmiştir:

tam toplayıcı devrenin doğruluk çizelgesini hatırlayalım (3 bitlik giriş için 2 bit çıkışı olan ve girişlerin sayısal değerlerinin toplandığı devre idi):


A	В	С	E	Т
_	-	_	_	_
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

dolayısıyla yukarıda A B ve C girişlerinin toplam değerleri T ve E bitlerinde verilmiştir. bu doğruluk çizelgesinin karnaugh haritası aşağıda verilmiştir:

T	ВC				
A		00	01	11	10
	0		1		1
	1	1		1	

E	ВС				
A		00	01	11	10
	0			1	
	1		J	D	D

şimdi yukarıdaki haritaya ve doğruluk çizelgesine bakıldığında görülür ki aslında doğruluk çizelgesinin her satırı kod çözücünün farklı bir bacağıdır. Bu durumda tam toplayıcı devre aşağıdaki şekilde de tasarlanabilir:



Yukarıdaki devrede S, T bitine ve C ise E bitine karşılık gelmektedir. {bu devreyi çizip orjinal resim konulacak}

SORU 26: tam toplayıcı (full adder)

3 <u>bitlik</u> giriş değerlerinin (iki tabanındaki girişler) toplamını veren devredir. Buna göre A, B ve C girişleri için aşağıdaki tablo elde edilir. (aşağıdaki tablodaki + işareti önermeler arası veya ile karıştırılmamalıdır. + işareti toplamayı ifade eder)

A	В	С	E	T
_	_	_	_	_
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1 1 1 1 1				


yukarıda verilen çizelgede A, B ve C sayılarının toplamı E ve T değerlerinde gösterilmiştir. Örneğin A 1, B 1 ve C 1 değerleri için (çizelgenin son satırı) toplam 3 olmaktadır (1+1+1=2) bu değerin ikilik tabandaki karşılığı 11'dir. 2 çıkış olmasının sebebi toplanan sayıların tek<u>bit</u> edilememesindendir. ifade Yukarıda verilen toplam değerlerini veren devreyi tasarlarken E ve T<u>ikillerini (Bit)</u> ayrı ayrı düşünmek gerekir. Bu toplama işlemini yapan devrenin tasarımında karnaugh haritalarından faydalanılırsa T ve Е ikilleri (bit) için aşağıdaki haritalar çizilebilir:

\mathbf{T}	BC				
A		00	01	11	10
	0		1		1
	1	1		1	

Α	3.8	00	01	11	10
	0			1	
	1		1	D	D

yukarıdaki haritada, üç giriş için toplam değerlerini veren iki farklı çıkış (T toplam ve E elde var) bitlerinin değerleri gösterilmektedir. Bu değerler arası komşuluklar kırmızı daire içerisine alınmıştır. Bu 1lerden oluşan adalar sadeleştirildiğinde: T=A'B'C+A'BC'+ABC+AB'C' E=AB+AC+BC olarak bulunur.


Bu devrenin tasarımı aşağıdaki şekilde verilmiştir:



Yukarıdaki devre <u>"ve"</u> ve <u>"veya"</u> kapıları kullanılarak yapılan devre tasarımıdır. Bu devre "özel veya" ve <u>"yarım toplayıcı"</u> devreleri kullanılarak da yapılabilir. Aşağıda bu devre tasarımları da verilmiştir:

Bir tam toplayıcının yahut devreleri ("özel veya" (xor)) ile tasarımı

Bir tam toplayıcıyı iki adet <u>yarım toplayıcı</u> ile tasarlamak da mümkündür.



Tam toplayıcı aynı zamanda <u>kod çözücü (decoder)</u> ve <u>çoklayıcı (multiplexer)</u> ile de tasarlanabilir.

SORU 27: yarım toplayıcı (half adder)

ikilik tabanda verilen iki giriş değerini toplayan devredir. Buna göre A ve B girişleri için aşağıdaki tablo elde edilir. (aşağıdaki tablodaki + işareti önermeler arası veya ile karıştırılmamalıdır. + işareti toplamayı ifade eder)

A	В	E	T
_	_	_	-
0	0	0	0
0	1	0	1
1	0	0	1
1 1 1 0			

yukarıda verilen çizelgede A ve B sayılarının toplamı E ve T değerlerinde gösterilmiştir. Örneğin A 1 ve B 1 değerleri için toplam 2 olmaktadır (1+1=2) bu değerin ikilik tabandaki karşılığı 10'dır. 2 çıkış olmasının sebebi toplanan sayıların tek bit ile ifade edilememesindendir.

Yukarıda verilen toplam değerlerini veren devreyi tasarlarken E ve T ikillerini (Bit) ayrı ayrı düşünmek gerekir. Bu toplama işlemini yapan devrenin tasarımında karnaugh haritalarından faydalanılırsa T ve E ikilleri (bit) için aşağıdaki haritalar çizilebilir:

\mathbf{T}	A		
В		0	1
	0		1
	1	1	*

\mathbf{E}	A		
В		0	1
	0		
	1		1

yukarıda verilen şekilde T ve E bitlerinin çıkış değerleri karnaugh haritası üzerinde işaretlenmiştir. Komşuluk durumu olan 1 değeri olmadığı için iki bit değeri de sadeleştirilemeden aşağıdaki önermeler halinde yazılmak durumundadır: T=AB'+A'B

T AD

E=AB

Bu devrenin tasarımı aşağıdaki şekilde verilmiştir:

yukarıdaki şekilde, A ve B girişleri için T ve E bitlerini veren örnek yarı toplayıcı şekli verilmiştir.

Şayet dikkat edilirse E kapsının sonuç değerleri <u>yahut işlemi ("özel veya" (xor))</u> sonuçları ile aynıdır. Buna göre E devresinin "ve" kapısı , T devresinin ise "özel veya" (xor) kapısı olduğu görülür.

SORU 28: doğruluk çizelgesi (truth table)

Mantıksal işlemlerin tahlil edilmesinde kullanılan önemli âletlerden birisidir. Buna göre herhangi bir mantıksal <u>önermenin (kaziye)</u> muhtemel sonuçları bu tablo vasıtasıyla gösterilebilir. Çalışma şekli <u>önermede (kaziye)</u> bulunan giriş değerlerinin bütün muhtemel girişleri için bir satır oluşturmak ve sonucunu ayrı ayrı hesaplamak şeklinde yapılır. Misal olarak çok kullanılan <u>"ve" işlemini mütâlaa edelim. Bu işlemin iki <u>önerme</u> için bir bağlayıcılık özelliği bulunmaktadır ve bu işlem 2 farklı <u>önermenin (kaziye)</u> aynı anda gerçekleşmesi durumunu doğru, diğer durumları hatalı kabul eder. Aşağıda iki farklı <u>önerme</u> verilmiştir:</u>

1. üniversitede öğrenci olmak

2. devre analizi yapabilmek

bu durum aşağıdaki tabloda ve bağlacı ile ifade edilmiştir:

üöo	day	VE	(And)
0	0	0	
0	1	0	
1	0	0	
1	1	1	

yukarıdaki tabloda, 1. <u>önerme</u> üöo (üniversitede öğrenci olmak) ve 2. <u>önerme</u> day (devre analizi yapabilmek) şeklinde ifade edilmiştir. Buna göre yukarıdaki tablonun ilk satırının anlamı:

üniversitede öğrenci olmak ve devre analizi yapabilmek (ikisi de 0 olduğu için), olarak yorumlanabilir. Sonuç ise 0'dır yani üniversitede öğrenci olmak ve devre analizi yapabilmek bu örnek için olumsuzdur. Yani yukarıdaki tabloda her satırda bir ihtimal incelenmiş, neticede ise bütün ihtimaller tek bir tabloda gösterilmiştir. İste bu tabloya doğruluk cizelgesi (truth table) denilmektedir.

bir tabloda gösterilmiştir. İşte bu tabloya doğruluk çizelgesi (truth table) denilmektedir. Benzer şekilde aynı <u>önerme</u>ler için <u>"veya" işlemi</u> incelenirse:

1. üniversitede öğrenci olmak

2. devre analizi yapabilmek

bu durum aşağıdaki tabloda veya bağlacı ile ifade edilmiştir:

üöo	day	VEYA	(Or)
0	0	0	
0	1	1	
1	0	1	
1	1	1	

Yukarıda anlatılanlara göre herhangi bir önermenin doğruluk çizelgesi çıkarılabilir. Örneğin yukarıda anlatılmış olan "ve" ve "veya" bağlaçları (âtıfları) kullanılarak aşağıdaki F değerinin doğruluk çizelgesi inşâ edilebilir:

F=	A'B	+	AB	eşitliği	için:
A			В		F
_			-		_
0			0		0
0			1		1

Yukarıdaki 2 girişli denklemler için oluşturulan doğruluk çizelgesi nasıl bütün olası sonuçları gösteriyorsa, aynı durum daha fazla girişi olan örnekler için de kullanılabilir. Örneğin aşağıda 3 farklı giriş için (p q r) doğruluk çizelgesi verilmiştir:

Yukarıdaki çizelgede dikkat edilecek olan husus 3 farklı giriş için toplam 8 muhtemel (2 üzeri 3) hal olmasıdır ve her hal için bir satır yazılmasıdır. Dikkat edilirse hiç bir satır diğerinin tekrarı değildir. Yukarıdaki tablo aşağıdaki şekilde de yazılabilir:

р	q	r	qr	p+(qr)
D	D	D	D	D
D	D	Y	Y	D
D	Y	D	Y	D
D	Y	Y	Y	D
Υ	D	D	D	D
Y	D	Y	Y	Y
Y	Y	D	Y	Y
Y	Y	Y	Y	Y

Yukarıdaki tabloda D harfi doğru, Y harfi ise Yanlış sonuçları ifade etmektedir. Yani önermelerin doğru ve yanlışlığına göre sonucun nasıl olduğu bu tablodan görülebilir.

Daha fazla bilgi için

- Karnaugh haritaları
- Yarım toplayıcı (half adder)
- Tam toplayıcı (full adder)
- cıkarıcı (subtractor)
- coğunluk biti (majority bit)
- büyüktür (greater than)

SORU 29: karnaugh haritası (karnaugh map)

Bool cebirinde verilen mantıksal gösterimleri sadeleştirmek için kullanılan haritadır. Buna göre bir mantıksal devrenin eleman sayısını azaltmak için de kullanılabilir. Örneğin 3 girişli (3 adet farklı binary (ikili) giriş değeri (0 veya 1 olabilen)) devrede kullanılan "ve" ve "veya" kapılarının sayısını azaltabiliriz.

Bu yöntemde giriş değerlerinin alabileceği bütün alternatifler bir tablo üzerinde gösterilerek bu alternatiflerden hangilerinde çıkış olması isteniyorsa bu değerlere 1 yazılır. Sonuçta yazılı olan 1 rakamları arasında komşuluk incelemesi yapılarak sadeleştirilirler.

[flashvideo file=http://www.bilgisayarkavramlari.com/wp-content/uploads/karnaugh.flv/]

Örneğin iki girişi olan bir devredeki girişler A ve B olsun ve istenilen çıkış değeri F aşağıdaki şekilde verilmiş olsun:
F= A'B + AB

Yukarıdaki terime bakıldığında, bool cebirinin temel özellikleri kullanılarak (ortak parantez): F=(A'+A)

sonucuna varılabilir. Bu eşitlik de sadeleştirilerek (bir girişin tersiyle veyası 1'dir) F=R

sonucuna varılabilir. Demek ki ilk verilen eşitlikte A terimleri fazla terimlerdi. Ancak bunu görmek her zaman kolay olmamaktadır. Özellikle de giriş sayıları arttıkça çok sayıda işlem yapmak ve sade hali elde etmek zahmetli olmaktadır. Ve ne kadar sadeleşirse sadeleşsin en sade forma erişilip erişilmediği her zaman muamma olarak kalmaktadır. Kesin ve her durum için geçerli olması açısından bu sadeleştirme işlemi karnough haritaları ile aşağıdaki şekilde yapılabilir:

1)	Oncelikle	istenilen	devrenin	dogruluk	çızelgesi	<u>(truth</u>	<u>table)</u>	çızılır.
А				В				F
_				-				_
0				0				0
0				1				1
1				0				0
1				1				1

yukarıdaki tablo F= A'B+AB eşitliğinin <u>doğruluk çizelgesidir (truth table)</u>. Bu tabloda dikkat edileceği üzere giriş değerleri olan A ve B için alınabilecek bütün alternatifler listelenmiş ve her alternatif için F çıkış değerinin karşılığı yazılmıştır. Yani örneğin tablonun ilk satırı için F= A'B + AB eşitliğinde A yerine 0 ve B yerine 0 yazılarak sonuç hesaplanmış ve tabloya yazılmıştır.

Sonuçta çıkan tabloyu karnough haritası olarak çizecek olursak aşağıdaki şekilde bir tablo bulunur:

	В		
Α		0	1
	0		1
	1		1

Bu tabloda her hücrenin anlamı <u>doğruluk çizelgesindeki (truth table)</u> bir değere karşılık gelmesidir. Yani <u>doğruluk çizelgesini (truth table)</u> yeniden çizecek olursak bu tablodaki değerlerin karşılığı olan hücre numaraları aşağıdaki şekilde listelenebilir:

A	В	F	Tablo	Adresi
-	_		_	
0	0		0	0
0	1		1	1
1	0		0	2
1 1 1 3				

Yukarıdaki tabloda, tablo adresleri aslıdan A ve B bitleri ikilik tabanda yanyana yazıldığında elde edilen 2 haneli ikilik tabandaki sayıların 10luk tabandaki karşılıklarıdır. Aşağıda, karnaugh haritasındaki her hücrenin ikili ve onlu tabandaki adresleri verilmiştir:

	В		
A		0	1
	0	00	01
	1	10	11

2li tabandaki adresler. (bu adresler basitçe satır ve sütun karşılıklarının okunaması ile elde edilir.)

	В		
Α		0	1
	0	0	1
	1	2	3

10luk tabandaki adresler. (bu adresler basitçe bir önceki tablodaki ikilik sayıların 10luk sisteme çevrilmesi ile elde edilir.)

Dolayısıyla yukarıda bulunan <u>doğruluk çizelgesini</u> yukarıdaki adreslere göre yerleştirmek de mümkündür. Yani <u>doğruluk çizelgesindeki</u> adres değeri 1, haritadaki 1 numaralı adrese şeklinde.

Şimdi örnek problem olan F= A'B + AB eşitliğini karnaugh haritası ile çözmek istediğimizi düşünelim. Yapılması gereken basitçe aşağıdaki şekilde olduğu gibi haritasını çizmek ve komşu olan 1 leri işaretlemektir. (daha ileride de anlatılacağı gibi komşuluk aranırken 2'nin üstü olan 2 4 8 16 gibi sayıdaki 1'lerin komşuluğuna bakılır)

Bu haritada komşu olan 1'ler işaretlendikten sonra ortak ortaya çıkan adanın terimleri okunur. Buna göre bu ada için A değeri değişkenlik göstermektedir. Yani çember içine aldığımız adamız, A 1 iken ve 0 iken geçerlidir. Bu durumda sonuçta A terimi olması beklenemez çünkü A'nın aldığı terimler sonucu etkilememektedir. B terimi incelendiğinde, bu terimin bütün ada için 1 olduğu görülür. Öyleyse sonuç B'dir denilebilir.

Karnaugh haritalarını 2'den fazla giriş için de kullanmak mümkündür. (Şimdiye kadar olanlar 2lik tabandaydı).

Örneğin	3	giriş	için	aşağıdaki	harita	kullanılabilir:
D.C.						

A		00	01	11	10
	0	000	001	011	010
	1	100	101	111	110

yukarıdaki şekilde 3 girişli (A,B ve C girişleri için) bir karnaugh haritası verilmiştir. Bu haritada her girişin alabileceği değerler gösterilmiştir. (giriş değerleri ikili tabanda olduğu için 2 alternatif olan 0 veya 1 değerlerini alabilirler) Buna göre üç giriş için 8 (2 üzeri 3) alternatif

bulunmaktadır, ve her alternatif tabloda gösterilmiştir. Yukarıdaki tablo'nun mantıksal değerler için gösterimi aşağıda verilmiştir:

ВC				
	00	01	11	10
0	A'B'C'	A'B'C	A'BC	A'BC'
1	AB'C'	AB'C	ABC	ABC'

yukarıdaki şekilde 3 girişli (A,B ve C girişleri için) bir karnaugh haritası verilmiştir. Bu haritada her girişin alabileceği değerler gösterilmiştir. (giriş değerleri ikili tabanda olduğu için 2 alternatif olan 0 veya 1 değerlerini alabilirler bu değerlerin anlamı o girişin kendisinin veya tersinin alınması durumunda 1 çıkacağıdır) Buna göre üç giriş için 8 (2 üzeri 3) alternatif bulunmaktadır, ve her alternatif tabloda gösterilmiştir. Bu hücrelerin her birisinde ilgili girişin karşılığı olan mantıksal önerme yer almaktadır. Örneğin tablonun sol üst köşesinde bütün girişler 0 değerinde olduğu için bu hücrenin 1 olmasını sağlayacak mantıksal önerme mutlaka bütün girişlerin tersinin ve mantıksal bağlacı ile bağlanmış hali olmalıdır.

Aşağıda giriş sayısının 4 olması durumunda karnaugh haritasının mantıksal gösterimleri veirlmiştir:

	CD				
AB		00	01	11	10
	00	A'B'C'D'	A'B'C'D	A'B'CD	A'B'CD'
	01	A'B C'D'	A'BC'D	A'BCD	A'BCD'
	11	AB C'D'	ABC'D	ABCD	AB CD'
	10	AB' C'D'	AB'C'D	AB'CD	AB' CD'

Aşağıdaki tablo yukarıdaki şekilde düzeltildi. Aşağıdaki tablo hatalı ve yukarıdaki tablo doğrudur. Detay için yorum kısmına bakabilirsiniz. Uyarısı için yekta beye teşekkür ederim.

	CD				
AB		00	01	11	10
	00	A'B'C'D'	A'B'C'D	A'B'CD	A'B'CD'
	01	A'B C'D'	A'BC'D	A'BCD	A'BCD'
	11	AB C'D'	ABC'D	ABCD	AB CD'
	10	AB' C'D'	AB'C'D	AB'CD	AB' CD'

Karnaugh Haritasında asgari terimlerin kullanımı (Minterms)

Karnaugh haritalarında kullanılan ve bir devredeki girdilerin daha hızlı gösterilmesini sağlayan bir notasyondur. Bu yöntem karnaugh haritasındaki her hücreye bir numara verme esasına dayanır. Örneğin aşağıdaki gösterimi ele alalım:

$$F(A,B,C) = \Sigma 2, 3,4,6,7$$

Bu gösterimde anlatılan, karnaugh tablosundaki 4 terimin sonuçta olması gerektiğidir. Bu terimlerin değerleri haritadaki adreslerden elde edilir:

	BC				
A		00	01	11	10
	0	000	001	011	010
	1	100	101	111	110

Yukarıdaki tablo, ilgili hücrelerin içerdiği satır ve sütun numarasının birleşimidir. Bu tablodaki ikilik tabanda olan sayıları onluk tabana çevirecek olursak:

A/BC	00	01	11	10
0	0	1	3	2
1	4	5	7	6

Bu tabloda verilen sayıları işaretlediğimizde :


ve bu karnaugh haritası üzerinde yakın komşuları eşleştirip sadeleştirme yaptığımızda:

Sonuç olarak sadeleştirilmiş devre

$$F(A,B,C) = B + AC'$$

olarak bulunur.


Bu devre çizildiğinde aşağıdaki şekilde bir sonuç elde edilir:



Yukarıda bahsedilen asgariterimler (minterms) aslında decoder kullanılan bir devre için çok daha hızlı sonuca ulaşılmasını sağlar.

Örnek bir decoder devresinde hangi sonuçların or (veya) kapısı ile bağlanacağını belirler.

Örneğin yukarıdaki verilen asgariterimleri (minterms) ele alalım ve aynı devreyi bir dekoder yardımı ile çizmeye çalışalım:



Yukarıdaki devrede görüldüğü üzere decoder çıkışının asgariterim numaraları alınmıştır. (yani çıkışlardan 0,1,5 boş bırakılmış ve 2,3,4,6,7 bağlanmıştır.)

SORU 30: de morgan kuralı (de morgan rule)

mantıksal devre tasarımı açısından oldukça kullanışlı olan bu kurala göre :
$$(x \quad ve \quad y)$$
' $<=> \quad x$ ' veya y ' $(x \quad veya \quad y)$ ' $<=> \quad x$ ' ve y '

yani ve kapısıyla bağlı bir devrenin olumsuzu, devrenin giriş değerlerinin olumsuzlarının veyası şeklinde yazılabilir. Benzer şekilde, veya kapısı ile bağlı girişlerin olumsuzu, girişlerin olumsuzlarının ve kapısıyla bağlanmış halinde yazılabilir.

Bu kuralın kümelere uygulanmış halini de aşağıdaki şekilde yazabilriz:

$$(A \cup B)' = A' \cap B'$$
 ve benzer şekilde $(A \cap B)' = A' \cup B'$ dir.

SORU 31: veya kapısı (or gate)

2 farklı önermeden birisinin gerçekleşmesi durumunu inceleyen kapıdır. Mantıkta buluna veya bağlacı şeklinde çalışır. Bu durumu aşağıdaki örnek üzerinde inceleyelim. Aşağıda iki farklı <u>önerme</u> verilmiştir:

- 1. üniversitede öğrenci olmak
- 2. devre analizi yapabilmek


bu durum aşağıdaki tabloda veya bağlacı ile ifade edilmiştir:

üöo	day	VEYA (Or)
0	0	0
0	1	1
1	0	1
1	1	1

yukarıdaki tabloda, 1. önerme üöo (üniversitede öğrenci olmak) ve 2. önerme day (devre analizi yapabilmek) şeklinde ifade edilmiştir. Buna göre yukarıdaki tablonun ilk satırının anlamı:

üniversitede öğrenci olmak ve devre analizi yapabilmek (ikisi de 0 olduğu için), olarak yorumlanabilir. Sonuç ise 0'dır yani üniversitede öğrenci olmak ve devre analizi yapabilmek bu örnek için olumsuzdur.

Veya kapıları <u>mantık devrelerinde</u> aşağıdaki şekilde ifade edilir:



bu şekilde basit bir iki girişli veya kapısı (or gate) gösterilmiştir. Kapının iki girişi (sol taraftan) ve bir çıkışı (sağ taraftan) bulunmaktadır.

SORU 32: Ve kapısı (and gate)

2 farklı önermenin aynı anda gerçekleşmesi durumunu inceleyen kapıdır. Mantıkta buluna ve bağlacı şeklinde çalışır. Bu durumu aşağıdaki örnek üzerinde inceleyelim. Aşağıda iki farklı <u>önerme</u> verilmiştir:

- 1. üniversitede öğrenci olmak
- 2. devre analizi yapabilmek


bu durum aşağıdaki tabloda ve bağlacı ile ifade edilmiştir:

üöo	day	VE (And)
0	0	0
0	1	0
1	0	0
1	1	1

yukarıdaki tabloda, 1. önerme üöo (üniversitede öğrenci olmak) ve 2. önerme day (devre analizi yapabilmek) şeklinde ifade edilmiştir. Buna göre yukarıdaki tablonun ilk satırının anlamı:

üniversitede öğrenci olmak ve devre analizi yapabilmek (ikisi de 0 olduğu için), olarak yorumlanabilir. Sonuç ise 0'dır yani üniversitede öğrenci olmak ve devre analizi yapabilmek bu örnek için olumsuzdur.

Ve kapıları <u>mantık devrelerinde</u> aşağıdaki şekilde ifade edilir:



bu şekilde basit bir iki girişli ve kapısı (and gate) gösterilmiştir. Kapının iki girişi (sol taraftan) ve bir çıkışı (sağ taraftan) bulunmaktadır.

SORU 33: Önermeler (kaziye) Mantığı (Propositional Logic)

önerme mantık bilimi açısında anlam taşıyan en ufak olgudur. Örneğin: "insanın iki gözü vardır" bir önermedir. Bu önermelerin gerçek hayattan alınması zorunlu değildir.

Örnemenin sonucu, önerildiği gibi gerçekleşirse bu durumda önermenin sonucu olumludur. Aksi durumda, yani önerildiği gibi bir sonuçla bitmezse bu durumda önermenin sonucu olumsuzdur.

Önermenin sonucu: Doğru anlamlı ise mantıksa olarak 1 (logic 1) Yanlıs anlamlı olarak 0 (logic 0) ise mantıksal ile ifade edilir.

SORU 34: Bir tümleyeni

Konunun diğer isimleri : (1 tümleyeni, İşaretli sayı gösterimi, Ones' Complement, 1's Complement, Signed number representations)

ikilik tabandaki bir sayının 1 tümleyeni her sayının tersidir. Örneğin sayı:

olarak verilmiş olsun. Bu sayının 1 tümleyeni:

olarak bulunur.

Bu bilgi <u>2 tümleyeni</u>nin hesabında da kullanılmaktadır.

Bir tümleyeni aynı zamanda sayının eksi değer olarak gösterilmesine de yaramaktadır. Aşağıdaki tabloda sayıların alabileceği değerler ve bu sayıların ikili ve onluk tabandaki gösterimleri verilmiştir:

İkili sayı	1 tümleyenin 10luk	Yönsüz sayı
00000000	0	0
00000001	1	1
***	32.22	
01111101	125	125
01111110	126	126
01111111	127	127
10000000	-127	128
10000001	-126	129
10000010	-125	130
22%	860	220
111111110	-1	254
11111111	-0	255

yukarıdaki tabloda ikilik sistemde bir takım sayılar verilmiştir. Tablonun ikinci kolonunda bu sayıları 1 tümleyeni olarak yorumladığımızda 10luk sistemdeki karşılıkları, üçüncü kolonda ise bu sayıları normal birer ikilik sayı gibi görüp, 10luk sisteme çevirince çıkan karşılıkları verilmiştir.

Buna göre 0 sayısının bütün bitlerinin tersi -0 veya örneğin 10 sayısının bütün bitlerinin tam tersi -10 olmaktadır.

Bu ayrımı ilk bit belirlemektedir bu bit'e sign bit (yön biti) de denilmektedir.

SORU 35: İki tümleyeni

Konunun diğer başlıkları: 2 tümleyeni, two's complement

Bilgisayar bilimlerinde, sayılar genelde ikilik tabanda tutulmaktadır. Değerleri ikilik tabanda göstermenin bir devamı olarak eksi sayı ve artı sayıları da ayırmak gerekmektedir. bir tümleyeni gibi iki tümleyeni de eksi sayıları göstrem biçimlerinden birisidir. iki tümleyenini almak için önce bir tümleyeni alınır ardında sayıya ikilik tabanda 1 eklenir. Örneğin

11011001

sayısı	nın	bir	tümleyeni		aşağıda	v	erilmiştir:
00100	110		•		, 0		,
bu	sayıya	1	eklenerek,	iki	tümleyeni	elde	edilir:
00100)111				_		

Bu sayı aynı zamanda orjinal sayı olan 11011001 sayısının da negatifi gösterimi olarak kullanılabilir.

Bunu bir örnek ile göstermek gerekirse, aşağıdaki çıkarma işlemini ele alalım:

```
11001001
10110101
```

_

00010100

bilindiği üzere aslında çıkarma işlemini, çıkarılan sayının negatifini alıp toplama olarak da yorumlayabiliriz.

Bu durumu aynı örnek için tecrübe edelim. Öncelikle çıkarılan sayı olan 10110101 sayısının negatifini alalım, yani iki tümleyenini: 01001010 sayısı elde edilir. Şimdi bu sayının gerçekten negatif olduğunu yukarıdaki örneği toplamaya çevirerek görelim:

11001001 01001010 + ------100010100

Görüldüğü üzere elde edilen sonucun başında bulunan 1 atılırsa, ilk işlemden çıkan sonuç ile aynıdır.