


استیفات های pipeline : fetch, decode, exe, memory, writeback

- fetch : دستور از memory خوانده می شود و
- decode : مقادیر از register file خوانده می شود ، سیگنال های کنترلی تولید می شود
- exe : مقادیر توسط ALU محاسبه می شود
- memory : اگر نیاز به خواندن یا نوشتن memory بود می خوانیم یا می نویسیم
- writeback : در صورت نیاز مقادیر register ها نوشته می شود

کش های

برای دستیابی به Pipeline باید بین سخت افزارها استیفات ریزه های قرار دهیم تا Pipeline بتواند جدا از هم کار کند ، از طرفی چون باید سخت افزارها استیفات فیلد جدا باشند و چون مرحله fetch و memory سخت افزار مشترک دارند (در memory) و کار این استیفات هم تداخل دارند memory

دستور داده ها می کشیم  
exe/memory



شماره های SAVEH به همراه

register های فیلد نیاز برای Pipeline هر کدام از ریزه های بین استیفات ممکن است پیش از این ریزه ها باشند و در شکل های بعدی دقیق تر ریزه ها مشخص می شود

حال hazard های ممکن را برآورده و پس از رفع آن ها datapath های را می کشیم :


1. structural hazard : می شود داده دستور را هر یک

از حافظه خوانده برای همین حافظه ی داده را از حافظه دستور جدا کردیم

2. Data hazard : read after write : زمانی پیش می آید که مرحله writeback دستور

نوشتن در ریزه ها تمام نشده باشد و بخوانیم از آن بخوانیم (از آن ریزه ها) برای حل آن از forwarding استفاده می کنیم

دستیابی که قرار است در رجیسترها نوشته شود می تواند ALUout و memout (data memory) باشد که این data می تواند در رجیسترهای exe-mem، mem-wb باشد و کنترل این تصمیم را می گیرد:



۲. خواندن و استفاده از `PC` و `ALU` یا کنترلر می نوشته نشدن آن ها. `PC` و `ALU` تا پایان مرحله `exe` نوشته می شوند. در مرادی که `ALU` می خواهد از `PC` و استفاده کند مشکلی پیش نمی آید زیرا در مرحله `exe` هست و قطعاً `exe` بقیه ی مرحله ها تمام شده. در زمانی که کنترلر بخواند از `PC` و استفاده کند باید توجه داشت باشیم که `exe` دستورهای که `PC` و را تغییر می دهند تمام شده باشند.


Control hazard: زمانی اتفاق می افتد که بخوانیم `PC` و مقدار دهیم (دستورهای `branch` و `Jump`) اول باید در اسان باشد که اگر کنترلر `PC` و را یک می کند دستوری که آن ها را `set` می کند مرحله `exe` تمام شده باشد. در آخر مرحله `exe` مقدار `PC` مشخص می شود  $\Leftarrow$  ۲ دستور یکبار `fetch` می شود (ممکن است). اگر دستور `Jump` بوده که باید دستور را `flushing` کنیم و اگر `branch` انجام شود. اگر انجام نشود نیازی به `flushing` نیست.

`PC` و در مرحله `exe` می خواند و بررسی می کند `branch` باید انجام شود یا نه. (که `PC` و `set` شده باشند)



مشکل دیگری که وجود دارد این است که ممکن است در مرحله writeback بخوابیم در رجیستر  
 میسیم و همزمان در decode دستور دیگری بخوابیم از رجیستر دیگری بخوابیم. از آنجایی که wp و  
 irs و ird آدرس این رجیسترها را مشخص می کنند اثر این آدرس ها یکی نبوده به مشکل بر می خوریم.  
 برای حل این مشکل wp را دوتا می کنیم. به این صورت که wp و irs و ird برای خواندن  
 به صورت قبل عمل می کنند ولی یک wp-write نیز اضافه می شود و یک ird مخصوص write  
 کردن wp-write و ird-write آدرس خازی مقصد نوشته شدن را تعیین می کنند.  
 تغییر wp-write و wp مثل هم خواهد بود. در صورت آمدن دستور awp هر ۲ در

انتهای مرحله decode مقدارشان تغییر می کند اما مقدار wp-write از مرحله decode به همراه  
 دستور پاس داده می شود تا اثر زمانی که دستور به writeback رسید مقدار wp تغییر کرده  
 بود به مشکل نخوریم.



ترجمه شود که در این باب این سیگنال های کنترلی در decode ست می شوند پس اثر دستور awp  
 داشتیم با ترجمه به این که wp خودش جمع کنند دارد در decode مقدار  $wp + I$  آماره است  
 در پایان decode در wp نوشته می شود به دیتا هارارد به این معنی که wp هنوز  
 ست نشده باشد و بخوابیم از registerfile بخوابیم بر می خوریم.

# Pipeline controller

برای flushing ← تشخیص: دستور تری exe branch ای باشد که ایام شود

یا jump - عملیات: reset ریستریهای decode, fetch

برای forwarding ← تشخیص: در exe اگر دستور مبدأ خواندن با دستور مقصد نوشتن  
دستور موجود در mem یکی بود آن داده forward می شود در غیر این صورت اگر با دستور مقصد

دستور موجود در wb یکی بود آن داده forward می شود

