


计算机体系结构 课程实验报告


学号：202222130195	姓名： 阎发祥	班级： 22.3
实验题目：熟悉 WinDLX 的使用		
实验学时：2	实验日期：2025.4.16	
<b>实验目的：</b> (1) 通过本实验，熟悉 WinDLX 模拟器的操作和使用。 (2) 了解 DLX 指令集结构及其特点。		
<b>硬件环境：</b> WinDLX(一个基于 Windows 的DLX 模拟器)		
<b>软件环境：</b> VMware Workstation 16 Player Windows 7		
<b>实验步骤与内容：</b> <b>实验内容：</b> (1) 用 WinDLX 模拟器执行求阶乘程序 <code>fact.s</code> 。执行步骤详见“WinDLX 教程”。这个程序说明浮点指令的使用。该程序从标准输入读入一个整数，求其阶乘，然后将结果输出。该程序中调用了 <code>input.s</code> 中的输入子程序，这个子程序用于读入正整数。 (2) 输入数据“3”采用单步执行方法，完成程序并通过上述使用 WinDLX，总结 WinDLX 的特点。 (3) 注意观察变量说明语句所建立的数据区，理解 WinDLX 指令系统。		
<b>实验步骤：</b> 1. 配置 WinDLX 首先双击 WinDLX 图标，启动 WinDLX，之后将出现一个带有六个图标的主窗口，如下图所示。		



为了初始化模拟器，点击 **File** 菜单中的 **Reset all** 菜单项，弹出一个“Reset DLX”的对话框。然后点击窗口中的“确认”按钮即可。点击窗口中的“确认”按钮即可。WinDLX 可以在多种配置下工作。可以改变流水线的结构和时间要求、存储器大小和其他几个控制模拟的参数。点击 **Configuration / Floating Point Stages**（点击 **Configuration** 打开菜单，然后点击 **Floating Point Stages** 菜单项），选择如下标准配置：  
 点击 **Configuration / MemorySize**，可以设置模拟处理器的存储器大小。应设置为 **0x8000**，然后点击 **OK** 返回主窗口。

## 2. 装载测试程序

在开始模拟之前，应装入一个程序到主存。为此，选择 **File / Load Code or Data**，窗口中会列出目录中所有汇编程序。本实验中要求执行 **fact.s** 计算一个整型值的阶乘；此处用程序 **input.s** 中包含一个子程序，它读标准输入（键盘）并将值存入 DLX 处理器的通用寄存器 **R1** 中。按如下步骤操作，可将这两个文件装入主存




## 3. 模拟

在主窗口中，存在六个图标，它们分别为“Register”，“Code”，“Pipeline”，“Clock”，“Cycle Diagram”，“Statistics”和“BreakPoints”

### 3.1 Pipeline 窗口

双击 **Pipeline**，会出现一个子窗口，窗口中用图表形式显示了 DLX 的五段流水线。该窗口显示 DLX 处理器的五个流水段和浮点操作（加/减，乘和除）的单元。




### 3.2 Code 窗口

双击 **Code** 图标，可看到代表存储器内容的三栏信息，从左到右依次为：地址(符号或数字)、命令的十六进制机器代码和汇编命令。并点击主窗口中的 **Execution** 开始模拟。按下 **F7** 键，模拟就向前执行一步，其中不同颜色指明命令处于流水线的哪一段，如下所示：

WINDLX - [Code]								
File	Window	Execute	Memory	Configuration	Code	Help		
0x0000004		0x00000000			nop			
0x0000008		0x00000000			nop			
0x000000c		0x00000000			nop			
\$TEXT		0x20011000	intEX		addi r1,r0,0x1000			
main+0x4		0x0c00003c	ID		jal InputUnsigned			
main+0x8		0x00205035	IF		movi2p f10,r1			
main+0xc		0x0540000d			cvti2d f0,f10			
main+0x10		0x20020001			addi r2,r0,0x1			
main+0x14		0x00405835			movi2p f11,r2			
main+0x18		0x0560100d			cvti2d f2,f11			
main+0x1c		0x00402033			movd f4,f2			
factLoop		0x0404001c			led f0,f4			
0x00000124		0x1800000c			blpt fact.Finish			
0x00000128		0x04401006			multd f2,f2,f0			
0x0000012c		0x04040005			subd f0,f0,f4			
0x00000130		0x0bffffec			j factLoop			
0x00000134		0x0c02102c			sd PrintValue(r0),f2			
0x00000138		0x200e1028			addi r14,r0,0x1028			
0x0000013c		0x44000005			trap 0x5			
0x00000140		0x44000000			trap 0x0			
0x00000144		0xac021094			sw SaveR2(r0),r2			
0x00000148		0xac031098			sw SaveR3(r0),r3			
0x0000014c		0xac04109c			sw SaveR4(r0),r4			
0x00000150		0xac0510a0			sw SaveR5(r0),r5			
0x00000154		0xac011090			sw input.PrintPar(r0),r1			
0x00000158		0x200e1090			addi r14,r0,0x1090			

再次按下 **F7** 键，代码窗口中的颜色会再改变，红色表明命令处入第三段“intEX”。再按 **F7**，图形显示将变为：在代码窗口中，黄色出现在更下面的位置，并且可能是唯一彩色行。查看一下 Pipeline 窗口，你会发现 **IF**，**intEX** 和 **MEM** 段正在使用而 **ID** 段没有。为什么？




jal 指令的分支地址为InputUnsigned,在Memory和symbols 中可以找到它的实际值为0x144, 用作地址。

该窗口显示流水线的时空图，再点击一次 F7，此时第一条命令到达流水线的最后一段，Clock Cycle Diagram 窗口中点击指令 `addi r1, r0, 0x1000` 查看指令各个阶段的执行详情。



0x0000015c	BID	0x44000005	ID	trap 0x5
0x00000160		0x200e1084	IF	addi r14,r0,0x1084


[illegible]



出现上图是因为无论何时遇到一条 trap 指令，DLX 处理器中的流水线将被清空。3stalls because of Trap-Pipeline-Clearing，trap 指令通过阻塞 IF 段将流水段排空。


### 3.5 Register 窗口

运用同样的办法在地址 0x0000001a4 处设置断点，然后按下 F5 继续运行，输入 3 后模拟运行到断点 2 处。



在 Clock cycle diagram 窗口中，在指令之间出现了红和绿的箭头。红色箭头表示需要一个暂停，绿色箭头表示定向技术的使用。

一开始 Register 窗口如下：



Register			
PC= 0x00000108	R10= 0x00000000	F4= 0	F30= 0
IMAR= 0x000001a8	R11= 0x00000000	F5= 0	F31= 0
IR= 0x00000000	R12= 0x00000000	F6= 0	D0= 0
A= 0x00000108	R13= 0x00000000	F7= 0	D2= 0
AHI= 0x00000000	R14= 0x00001084	F8= 0	D4= 0
B= 0x00000000	R15= 0x00000000	F9= 0	D6= 0
BHI= 0x00000000	R16= 0x00000000	F10= 0	D8= 0
BT= 0x00000108	R17= 0x00000000	F11= 0	D10= 0
ALU= 0x00000000	R18= 0x00000000	F12= 0	D12= 0
ALUHI= 0x00000000	R19= 0x00000000	F13= 0	D14= 0
FFSR= 0x00000000	R20= 0x00000000	F14= 0	D16= 0
DMAR= 0x000010a0	R21= 0x00000000	F15= 0	D18= 0
SDR= 0x00000000	R22= 0x00000000	F16= 0	D20= 0
SDRHI= 0x00000000	R23= 0x00000000	F17= 0	D22= 0
LDR= 0x00000000	R24= 0x00000000	F18= 0	D24= 0
LDRHI= 0x00000000	R25= 0x00000000	F19= 0	D26= 0
R0= 0x00000000	R26= 0x00000000	F20= 0	D28= 0
R1= 0x00000003	R27= 0x00000000	F21= 0	D30= 0
R2= 0x00000000	R28= 0x00000000	F22= 0	
R3= 0x00000000	R29= 0x00000000	F23= 0	
R4= 0x0000000a	R30= 0x00000000	F24= 0	
R5= 0x00000001	R31= 0x00000108	F25= 0	
R6= 0x00000000	F0= 0	F26= 0	
R7= 0x00000000	F1= 0	F27= 0	
R8= 0x00000000	F2= 0	F28= 0	
R9= 0x00000000	F3= 0	F29= 0	

其中寄存器 R1-R3 中的值发生了变化。

### 3.6 Statistics 窗口

按 F5 使程序完成执行，出现消息“Trap #0 occurred”表明最后一条指令 trap 0 已经执行，Trap 指令中编号 0 没有定义，只是用来终止程序。此时查看 Statistics。Statistics 窗口中提供各个方面的信息：模拟中硬件配置情况、暂停及原因、条件分支、Load/Store 指令、浮点指令和 traps。窗口中给出事件发生的次数和百分比，比如 RAW stalls: 10(12.34 % of all Cycles)。

如下图所示：

**WINDLX - [Statistics]**

File Window Execute Memory Configuration

**Total:**  
 81 Cycle(s) executed.  
 ID executed by 52 Instruction(s).  
 2 Instruction(s) currently in Pipeline.

**Hardware configuration:**  
 Memory size: 32768 Bytes  
 faddEX-Stages: 1, required Cycles: 2  
 fmulEX-Stages: 1, required Cycles: 5  
 fdivEX-Stages: 1, required Cycles: 19  
 Forwarding enabled.

**Stalls:**  
 RAW stalls: 10 (12.34% of all Cycles), thereof:  
   LD stalls: 2 (20.00% of RAW stalls)  
   Branch/Jump stalls: 2 (20.00% of RAW stalls)  
   Floating point stalls: 6 (60.00% of RAW stalls)  
 WAW stalls: 0 (0.00% of all Cycles)  
 Structural stalls: 0 (0.00% of all Cycles)  
 Control stalls: 7 (8.64% of all Cycles)  
 Trap stalls: 12 (14.81% of all Cycles)  
 Total: 29 Stall(s) (35.80% of all Cycles)

**Conditional Branches):**  
 Total: 5 (9.62% of all Instructions), thereof:  
   taken: 2 (40.00% of all cond. Branches)  
   not taken: 3 (60.00% of all cond. Branches)

**Load-/Store-Instructions:**  
 Total: 12 (23.08% of all Instructions), thereof:  
   Loads: 6 (50.00% of Load-/Store-Instructions)  
   Stores: 6 (50.00% of Load-/Store-Instructions)

**Floating point stage instructions:**  
 Total: 5 (9.62% of all Instructions), thereof:  
   Additions: 2 (40.00% of Floating point stage inst.)  
   Multiplications: 3 (60.00% of Floating point stage inst.)  
   Divisions: 0 (0.00% of Floating point stage inst.)

**Traps:**  
 Traps: 4 (7.69% of all Instructions)

**WINDLX - [Statistics]**

File Window Execute Memory Configuration

**Total:**  
 98 Cycle(s) executed.  
 ID executed by 52 Instruction(s).  
 2 Instruction(s) currently in Pipeline.

**Hardware configuration:**  
 Memory size: 32768 Bytes  
 faddEX-Stages: 1, required Cycles: 2  
 fmulEX-Stages: 1, required Cycles: 5  
 fdivEX-Stages: 1, required Cycles: 19  
 Forwarding disabled.

**Stalls:**  
 RAW stalls: 26 (26.53% of all Cycles)  
 WAW stalls: 0 (0.00% of all Cycles)  
 Structural stalls: 0 (0.00% of all Cycles)  
 Control stalls: 7 (7.14% of all Cycles)  
 Trap stalls: 12 (12.24% of all Cycles)  
 Total: 45 Stall(s) (45.92% of all Cycles)

**Conditional Branches):**  
 Total: 5 (9.62% of all Instructions), thereof:  
   taken: 2 (40.00% of all cond. Branches)  
   not taken: 3 (60.00% of all cond. Branches)

**Load-/Store-Instructions:**  
 Total: 12 (23.08% of all Instructions), thereof:  
   Loads: 6 (50.00% of Load-/Store-Instructions)  
   Stores: 6 (50.00% of Load-/Store-Instructions)

**Floating point stage instructions:**  
 Total: 5 (9.62% of all Instructions), thereof:  
   Additions: 2 (40.00% of Floating point stage inst.)  
   Multiplications: 3 (60.00% of Floating point stage inst.)  
   Divisions: 0 (0.00% of Floating point stage inst.)

**Traps:**  
 Traps: 4 (7.69% of all Instructions)

其中左图是采用了定向技术，右图是关闭了定向技术(点击 Configuration 中的 Enable Forwarding 使定向无效)，RAW 从 10 增加到 26，而 Trap 和 Control stalls 不变，总的周期数从 81 增加到 98，定向技术在这个实验中加速比为  $98/81=1.2098$ ，快 20.98%。

## 结论分析与体会：

### 1. 关于指令流水中的相关（流水线冲突）

分析：

流水线中的相关是指相邻或相近的指令因存在某种关联，后面的指令不能在原指定的时钟周期开始执行。一般来说，流水线中的相关主要分为如下三种类型：

(1)结构相关：当硬件资源满足不了指令重叠执行的要求，而发生资源冲突时，就发生了结构相关。

(2)数据相关：当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行时，就可能引起数据相关。

(3)控制相关：当流水线遇到分支指令和其它能够改变 PC 值的指令时，就会发生控制相关。一旦流水线中出现相关，必然会给指令在流水线中的顺利执行带来许多问题，如果不能很好地解决相关问题，轻则影响流水线的性能，甚至导致错误的执行结果。消除相关的基本方法是让流水线暂停执行某些指令，而继续执行其它一些指令。

### 2. 在实际设计时，是否允许存在指令结构的相关

分析：

在实际设计中是允许存在指令结构的相关。主要处于以下两点原因：

（1）减少功能单元的延迟。

（2）减少硬件代价，如果为了避免结构相关而将流水线中的所有功能单元完全流水化，或者设置足够的硬件资源，那么所带来的硬件代价必定很大

体会：

经过本次实验，从流水线的角度分析了程序的运行。五级流水线分为五个部分，包括取指（IF），译码（ID），执行（EX），访存（MEM）以及写回操作（WB）。并且，通过这种指令流水的方式，充分利用了不同硬件之间的并行性，可以显著的提高程序执行的速度。即在流水线过程中，只有第一个指令需要占用 5 个独立的周期，其余的指令都只需要占用独立的一个周期，剩下的都是和其余的指令周期交叉。但是指令流水线也存在很多细节问题，例如在程序的运行过程中可能会遇到一些情况使得流水线无法正确执行后续指令而引起流水线阻塞或停顿，这种现象称为流水线冲突或流水线冒险。在实际中可以采用编译器优化指令执行顺序，加入气泡，加入额外的旁路缓解流水线冒险的现象。