

```

module top_module_tb;

    reg [3:0] gray;
    wire [6:0] seg;

    top_module m (gray, seg);

    initial
    begin
        gray=4'b0000;#10;
        gray=4'b0001;#10;
        gray=4'b0011;#10;
        gray=4'b0010;#10;
        gray=4'b0110;#10;
        gray=4'b0111;#10;
        gray=4'b0101;#10;
        gray=4'b0100;#10;
        gray=4'b1100;#10;
        gray=4'b1101;#10;
        gray=4'b1111;#10;
        gray=4'b1110;#10;
        gray=4'b1010;#10;
        gray=4'b1011;#10;
        gray=4'b1001;#10;
        gray=4'b1000;#10;
        $stop;
    end
endmodule

```

 gray	0011	0000	0001	0011	0010	0110	0111	0101	0100	1100	1101	1111	1110	1010	1011	1001	1000
 seg	0100100	1000000	1111001	0100100	0110000	0011001	0010010	0000010	1111000	0000000	0010000	0001000	0000011	1000110	0100001	0000110	0001110