IIC2343

fblazco

August 14, 2024

- 1 Clase 1
 - 1. Fecha Evaluaciones
- 2 Clase 2
- 3 Clase 3

3.1 Compuertas

- 1. La compuerta NOT es un relee con salida not(A), y entradas A y corriente
- 2. Lacompuerta OR se compone de 2 relee juntos (hacer tablita)
- 3. La compuerta AND son dos relee consecutivos (en secuencia) donde el segundo esta conectado a la corriente del primero
- 4. Propuesto: Definir
 - (a) XOR,
 - (b) NAND
 - (c) NOR
 - (d) XNOR

usando reeles

3.2 HALF-ADDER

- 1. Recibe dos señales de entrada y entrega 2 señales de salida, el Carry y el S (permite sumas de 1 bit sin tomar en cuenta el Carry)
- 2.




Figure 1: HF




Figure 2: HF

3.3 FULL-ADDER

1. Un full adder esta compuesto de 2 HALF-ADDER, esto nos permite realizar la suma entre 2 bits, considerando el Carry

3.4 Sumador de 4bits

 $1.\,$ Concatenando
n full-adders, podemos crear sumadores de
n bits, respetando el acarreo

2.




Figure 3: HF

4 Clase 4

4.1 Minterms y Maxterms

Minterm

- 1. Las señales dentro de una combinacion de input se conectan con compuertas AND por que se debe verificar que sus valores son los esperados. A las señales de valor 0 se les aplica NOT para verificar que tengan un valor de verdad falso
- 2. Todas las combinaciones se conectan con OR's

3.

$$(\bar{A} \wedge B \wedge \bar{C}) \vee (A \wedge \bar{B} \wedge C) \vee (A \wedge B \wedge C) \tag{1}$$

Maxterm

1. funcion similar a un Minterm (rellenar)

2.

$$(\bar{A} \wedge B \wedge \bar{C})$$

4.2 Unidad aritmetico logica ALU

Circuitos de Control

- 1. Enabler o habilitador:
 - -Componente que habilita o no el paso de una señal o bus de datos
- 2. Multiplexor o MUX:
 - -Permite el paso de una señal o bus de datos entre un conjunto de opciones. Se construye como una extension del **enabler**
- 3. De-Multiplexor o Demux:
 - -Transmite una señal o bus de datos a una de multiples salidas