Architecture des ordinateurs - Programmation et Architecture MIPS

Didier Teifreto

Université de Franche Comté

23 septembre 2015

- **I** MIPS Microprocessor without interlocked pipeline stages
- 2 Architecture simple utilisée dans de nombreux systèmes.
- 3 Simulateur MARS MIPS Architecture and Runtime Simulator

Principe de conception du jeu d'instruction (ISA)

Type de jeu d'instructions 1

Architecture à pile Les données sont stockées dans un pile : $y \leftarrow x$ +y

- ranger y dans la pile
- ranger x dans la pile
- ajouter données au sommet de la pile
- dépiler la valeur de y

Pourquoi Addition des données sur ou dans la pile, permet l'enchainement des calculs

Utilisation Utiliser opérations nombres réels sur x86

Principe de conception du jeu d'instruction (ISA)

Type de jeu d'instructions - 2

Architecture accumulateur Une donnée et le résultat d'une instruction sont stockées dans l'accumulateur. L'autre donnée est en mémoire : $y \leftarrow x + y$

- accumulateur ← y
- accumulateur ← accumulateur + x
- y ← accumulateur

Inconvénient Jeu d'instruction destructif (perte d'une donnée pour mettre le résultat

Utilisation Opération sur les entiers dans l'architecture x86.

- Programmation MIPS
 - Principe de conception du jeu d'instruction (ISA)

Type de jeu d'instructions - 3

Architecture à registres Les données et le résultat d'une instruction sont stockée dans les registres. $y \leftarrow x + y$

- registre $1 \leftarrow y$
- registre $2 \leftarrow x$
- registre 3 ← registre 1 + registre 2
- y ← registre 3

Avantage Jeu d'instructions non destructif, réutilisation des données.

Utilisation Interne dans le architecture x86 et Mips

Application au jeu d'instructions MIPS

- 1. Le plus petit et le plus rapide 32 registres 32 bits, 127 instructions
- 2. La simplicité favorise la régularité Taille instructions 32 bits, trois opérandes par instruction (sauf quelques unes)
- 3. Une bonne conception requiert des compromis instruction codées sur 32 bits, donc constantes sur 16 bits seulement
- 4. Faire en sorte que les cas fréquents soient les plus rapides Manipulation des nombres entiers rapides.
 - Jeu d'instruction non destructif (données non modifiées)
 - Architecture ISA moderne (depuis année 90's) du type RISC Reduced Instruction Set Computer

Jeu d'instructions CICS

- 1. Le plus petit est le plus rapide 8 registres 16 bits, 1000 instructions
- 2. La simplicité favorise la régularité Taille instructions de 8 à 64 bits, jeux d'instruction destructif.
- 3. Une bonne conception requiert des compromis 10 % des instructions utilisées 90 % du temps!
- 4. Faire en sorte que les cas fréquents soient les plus rapides Non implémenté.

Architectures anciennes (avant 70's) du type CISC *Complete Instruction Set Computer.* Ils ne sont plus utilisés.

```
Programmation MIPS
```

Chaîne de développement

Abstraction logicielle

Langage de haut niveaux

```
int somme(int x, int y, int z){
int t;
t t = x+y+z;
return t;
```

Langage assembleur

```
1     somme:
2     add $t0,$zero,$zero
3     add $t0,$a0,$a1
4     add $t0,$t0,$a2
5     ir $ra
```

Code hexadécimal

■ **0**x0040 0000 : **0**x0000 4020

■ **0**x0040 0004 : **0**x0085 4020

0x0040 0008 : **0**x0106 4020

■ **0**x0040 000C : **0**x03e0 0008

Chaîne de développement

Chaîne de développement




Figure 1 : Chaine de développement

Chaîne de développement- 2

- Compilateur: Analyse syntaxique et transformation code source de langage haut niveau (c, java) en bas niveau (byte code, assembleur).
- Assembleur : Analyse syntaxique et transformation code source assembleur en code objet.
- Éditeur de lien : intégration des librairies au code objet pour le rendre exécutable.
- Debugger: Mise au point logique du programme (pas à pas, vue interne de l'architecture)

Nous utiliserons les entrées sorties systèmes entrée/sortie (ce n'est pas une bibliothèque, pas d'édition de lien). Ils ne sont pas intégré au code exécutable.

Architecture de Von Neumann




Figure 2 : Architecture de Von Neumann

Architecture de Von Neumann - 2

- Instructions et données en mémoire
- CPU Central Process Unit
- Unité de contrôle : séquencement des instructions
- Unité de traitement :effectue les opérations (calculs)
- cp : registre compteur de programme : adresse de l'instruction en cours de traitement
- ri : registre instruction : valeur hexadécimale représentant
 l'instruction traitement
- Bus de données et d'adresses : véhicule les informations entre les deux parties
- Deux parties distinctes, goulot d'étranglement

Architecture de Von Neumann

Hello World!

Listing 1 – Hello World

```
.data #debute à l'adresse 0x1001 0000
          .asciiz "Hello World \n"
      Msg:
    . text
    main: #debute à l'adresse 0x0040 0000
      #Affichage de la chaine de caractères
      addi $v0, $zero, 4 # Sycall 4 afficher une chaine
      la $a0, Msg # Adresse de la chaine
8
      syscall
                          # Afficher maintenant
9
     # Fin
10
      addi $v0, $zero, 10
11
      svscall
```

Architecture de Von Neumann

Syntaxe instruction MIPS

- Syntaxe instruction
 - Nom Instruction Opérande 1, Opérande 2, Opérande 3
 - Nom Instruction Opérande 1, Opérande 2
 - Nom Instruction Opérande 1
 - Nom Instruction
- 2 Opérandes
 - Opérande 1 : résultat de l'instruction
 - Opérande 2 et 3 : données de l'instruction

Syntaxe instruction MIPS - 2

- Nous devons coder le nom de l'instruction (Code opération entier non signé)
- Nous devons coder les opérandes
 - Coder les registres utilisés : nous utiliserons leur numéro (entier non signé)
 - Coder les constantes (entiers signés)

Type d'instruction

type R (Registres) Trois opérandes de type registres, type I (Immédiate) Deux opérandes de type registres et une opérande de type immédiate sur 16 bits,

Type J (Jump) Une opérande de type immédiate sur 26 bits.


Exemple d'instruction

- type R Trois opérandes registres, $rd \leftarrow rs$ opération rt par exemple add \$t0, \$t1, \$t2
 - type | Deux opérandes registres et une opérande immédiate sur 16 bits, $rt \leftarrow rs$ opération lmm16 par exemple add t0, t1,-1
- Type J Une opérande immédiate sur 26 bits. $cp \leftarrow lmm26$ par exemple jal Fact ou jal 0x401100

Dans le projet, nous implémenterons les instructions de type R et I. Vous pourrez aussi en fonction du temps disponible implémentez le type ${\sf J}$

- Programmation MIPS
 - Architecture de Von Neumann

Codage instructions MIPS



Codage instructions MIPS - 2

- Code opération : Co codé sur 6 bits, 2⁶ instructions, soit 63+1
- Numéro des registres rs, rt, rd: $2^5 = 32$ codé sur 5 bits,
- Numéro de fonction (type R) Nf codé sur 6 bits, 26 instructions, soit 64
- Nombre de décalage pour les instruction de décalage (type R même si opérande immédiate) avec shamt codé sur 5 bits 2⁵ = 32.
- Valeur immédiate *Imm16* codé sur 16 et *Imm26* 26 bits.

Au total 63+64 = 127 instructions, jeu RISC

Modes d'adressage

Ou trouver les opérandes?




Figure 4 : Positions opérandes

- Registres,
- Constantes : Mémoire de code instruction,
- variables du programme : Mémoire de données.

Modes d'adressage registre




Figure 5: Mode adressage registre

Modes d'adressage registre

Nom symbolique	Numéro	Utilisation
\$zero	\$0	La valeur 0
\$ at	\$1	réservé assembleur
\$v0 \$v1	\$2 \$3	résultats de la fonction
\$a0 à \$a3	\$4 à \$7	arguments de la fonction
\$t0 à \$t8	\$8 à \$15	libres
\$k0 et \$k1	\$26 à \$27	OS kernel
\$ra	\$31	adresse retour de fonction

L Instructions

Modes d'adressage immédiat

- Mode Let J
- Constante directement dans le code (non modifiable)
- Pas de constante 32 bits (sinon pas de place pour le reste)
- Extension 16 à 32 bits en fonction du type d'instruction (arithmétique, logique) et 26 à 32.



Figure 6 : Mode adressage immédiat

L_{Instruction}

Instructions arithmétiques et logiques

Rôle	Syntaxe	Opération	Codage
addition	add rd , rs , rt	$rd \leftarrow rs + rt$	Co = 0 Nf = 0x20
	addi rt , rs ,Imm16	$rt \leftarrow rs + Imm16$	Co =8
soustraction	sub rd , rs , rt	$rd \leftarrow rs - rt$	Co = 0 Nf = 0x22
multiplication	mul rd , rs , rt	$rd \leftarrow rs \times rt$	Co =0 Nf =0x1C
et bit à bit	and rd , rs , rt	rd ← rs & rt	Co = 0 Nf = 0x24
	andi rt , rs ,Imm16	rt ← rs & Imm16	Co =0xC
ou bit à bit	or rd , rs , rt	$rd \leftarrow rs \mid rt$. Co =0 Nf =0x25
	ori rt , rs ,Imm16	$rt \leftarrow rs \mid Imm16$	Co =0xD
ou exclusif	xor rd , rs , rt	rd ← rs ^ rt	. Co =0 Nf =0x26
	xori rt , rs ,lmm16	rt ← rs ^ lmm16	Co =0x6
non ou	nor rd , rs , rt	$rd \leftarrow \sim (rs \mid rt)$. Co =0 Nf =0x27
décalage à gauche	sll rd , rt ,shamt	$rd \leftarrow rt << Shamt$	Co =0 Nf =0
	sllv rd , rt , rs	$rd \leftarrow rt << rs$	Co =0 Nf =4
décalage droite	sra <i>rd</i> , <i>rt</i> ,shamt	rd ← rt >> shamt	Co =0 Nf =3
	srav rd , rt , rs	$rd \leftarrow rt >> rs$	Co =0 Nf =7
	srl rd , rt ,shamt	$rd \leftarrow rt >>> shamt$	Co =0 Nf =2
	srlv rd , rt , rs	$rd \leftarrow rt >>> rs$	Co =0 Nf =6
charger demi mot poids fort	lui rt ,Imm16	$rt \leftarrow lmm16 << 16$	Co =0xF

Codage des instructions arithmétiques et logiques - 2

Exemple:

- add \$t0, \$zero, \$zero # \$t0 \leftarrow 0
- addi \$t0, \$zero, $0x123 # <math>\$t0 \leftarrow 0x123$
- addi \$t1, \$t0, 0xFFFF # \$t1 ← 0x122 conversion 32 bits 0xFFFF FFFF
- ori \$t2, \$t0, 0xFFFF # $\$t2 \leftarrow 0xFFFF$ conversion 32 bits 0x0000 FFFF
- addi \$t3, \$t0, \$t2 # \$t3 ← \$t0 + \$t2
- sll \$t4, \$t0, $4 \# \$t4 \leftarrow 0$ x1230
- sllv \$t4 , \$t0 , \$t5 # \$t4 ← \$t0 << \$t5
- lui \$t6, 0xABCD # \$t6 \leftarrow 0xABCD 0000

Instruction

Codage des instructions arithmétiques et logiques - 3

add \$t0, \$t1, \$zero: Co =0,Nf =0x20, le numéro de \$t0 est 8, de \$t1 est 9 et de \$zero est 0.

Co 6 bits	<i>rs</i> 5 bits	rt 5 bits	rd 5 bits	0/ shamt 5 bits	Nf 6 bits
0	9	0	8	0	0 x20
0000 00	01 001	0 0000	0100 0	000 00	10 0000

 $0b \ 0000 \ 0001 \ 001 \ 0 \ 0000 \ 0100 \ 0000 \ 0010 \ 0000 \ = 0$ x0120 4020

■ addi *\$t0* , *\$zero* ,**0**x123 : Co =8,

Co 6 bits	<i>rs</i> 5 bits	rt 5 bits	16 bits 0x123
0010 00	00 000	0 1000	0000 0001 0010 0011

0b 0010 0000 000 0 1000 0000 0001 0010 0011 = 0x20080123

Codage des instructions arithmétiques et logiques - 4

sll \$t0, \$t1, 4: Co =0,Nf =0, le numéro de \$t0 est 8, de

CO 6 bits	<i>rs</i> 5 bits	rt 5 bits	rd 5 bits	0/ shamt 5 bits	Nf 6 bits
0	0	9	8	4	0
0000 00	00 000	0 1001	0100 0	001 00	00 0000

0b 0000 0000 000 0 1001 0100 0001 0000 0000 = 0x0009 4100

Instructions et pseudo-instruction

- Pseudo-instruction
 - Pseudo-instruction est une instruction interprétée
 - addi *\$t0* , *\$zero* ,**0**x1234 ABCD
 - la *\$ra* ,**0**x0040 0010 (chargement adresse)

sont traduite par l'assembleur en les suites d'instructions suivantes qui utilisent *\$at* (assembler temporary)

```
lui $at,\mathbf{0}x1234 # $at = \mathbf{0}x1234 0000 ori $at,$at,\mathbf{0}xABCD # $at = \mathbf{0}x1234 ABCD add $t0,$zero,$at
```

```
lui at,0x0040 \# ra = 0x0040 0000
ori ra,at,0x10 \# ra = 0x0040 0010
```

- 2 extension 16 32 bits
 - Extension 32 bits signée pour les opérations arithmétiques.
 - Extension 32 bits non signé (à 0) pour les opérations logiques.

Modes d'adressage direct - Très limité




Figure 7: Mode adressage direct

Modes d'adressage indirect immédiat




Figure 8: Mode adressage indirect immdeiat

Accès a la mémoire complète

Instructions chargement et rangement

Rôle	Syntaxe	Opération	Codage
chargement 32 bits	lw rt,lmm16(rs)	$rt \leftarrow [Imm16 + rs]$	Co=0x23
chargement 8 bits	lb rt,lmm16(rs)	$rt \leftarrow [Imm16 + rs]$	Co=0×20
rangement 32 bits	sw rt,lmm16(rs)	$[Imm16+rs] \leftarrow rt$	Co=0x2B
rangement 8 bits	sb rt,lmm16(rs)	$[Imm16+rs] \leftarrow rt$	Co=0x28

- pour lw et sw l'adresse mémoire doit être divisible par 4 (alignement 32 bits - 4 octets)
- pour lb et sb l'adresse mémoire peut être quelconque
- début du segment de données à l'adresse 0x1001 0000

Exemple chargement et rangement

Exemple : lw *\$t1* ,0x8(*\$t0*)






Figure 9 : Exemple Mode adressage indirect immédiat

Mode d'adressage relatif au compteur de programme



- instructions sur 32 bits, alignées sur les adresses divisibles par
 4, se termine donc par 0b00
- Adresse cible \leftarrow \$cp + (Imm16 << 2)
- Accès à l'espace -2^{15} à $2^{15}-1$ autour de \$cp soit $\pm 32k$ instructions

Mode d'adressage immédiat 26 bits



- Adresse cible \leftarrow \$cp & **0**xF0000000 + (Imm16 << 2)
- Accès au 64 Méga instructions du segment

Instructions de branchement

Rôle	Syntaxe	Opération	Codage
branchement =	beq rs,rt,lmm16	si rs=rt alors cp \leftarrow (cp+4)+(lmm16 $<$ $<$ 2)	Co=4
branchement \neq	bne rs,rt,lmm16	si rs \neq rt alors cp \leftarrow (cp+4)+(lmm16 $<$ $<$ 2)	Co=5
branchement > 0	bgtz rs,lmm16	si $rs > 0$ alors cp \leftarrow (cp+4)+(lmm16 $<$ $<$ 2)	Co = 7
branchement ≤ 0	blez rs,lmm16	si rs \leq 0 alors cp \leftarrow (cp+4)+(lmm16 $<$ $<$ 2)	Co=6
saut 26 bits	j lmm26	alors cp \leftarrow cp & (0xF0000000) (Imm26 $<$ < 2)	Co=2
saut 32 bits	jr rs	cp ← \$rs	Co=0,Nf=8
appel de fonction	jal Imm26	$cp \leftarrow cp \& (0xF0000000) (Imm26 < < 2) puis$	Co=3
		\$ra ← cp+4	

- etiquette : beq \$zero,\$zero,etiquette
- jal destination
- jr \$ra
- début des instruction en 0x0040 0000
- instructions débutent au adresses divisibles par 4
- *lmm16* représente la distance (en instructions)

Codage des instructions de branchement

etiquette : beq \$zero,\$zero,etiquette. Si l'adresse de l'instruction est 0x0040 0000, le compteur de programme suivant vaut 0x0040 0004. Pour revenir sur l'instruction nous devons ajouter -4 >> 2=-1, soit 0xFFFF et Co=4

CO 6 bits	<i>rs</i> 5 bits	rt 5 bits	<i>lmm16</i> 16 bits
4	0	0	0xFFFF
0001 00	00 000	0 0000	1111 1111 1111 1111

Instruction

Instructions diverses

Rôle	Syntaxe	Opération	Codage
No opération	nop		0
Appel Système	syscall	Voir ci dessous	Co=0 et Nf=0×C

Nom	v0	Arguments	Résultat
Afficher entier	1	\$a0	
Afficher chaine	4	\$a0=adresse	
Lire entier	5		\$v0
Lire chaine	8	\$a0=adresse \$a1=taille	
Afficher caractère	11	a0	
Lire caractère	12		\$v0
Fin programme	10		

addi $a0,\zero,10$ # mise en place de l'argument addi $v0,\zero,1$ # mise en place du numéro de l'appel système

syscall # Affiche la valeur 10

Directives

- etiquette : Instruction Opérande 1, Opérande 2, Opérande 3 #Commentaire
- 2 Directives (commence par .) :

Contenu	Туре	Exemple
. Chaine	.asciiz str	msg:.asciiz "Bonjour"
Octet	.byte b1,bn	b : .byte 0x12
Réel 64 bits	.double d1,,dn	d : .double 1.5
Réel 32 bits	.float f1,fn	f : .float 1.5
Entier 32 bits	.word i1,in	w:.word 0xFF
Espace vide	.space n	.space 0xFF
Alignement	.align n	.align 2

Les directives ne sont pas traitées par le processeur mais par l'assembleur (elles ne produisent pas de code)

Programme MIPS

Hello World

Listing 2 – Hello World

```
.data #debute à l'adresse 0x1001 0000
           .asciiz "Hello World \n"
      Msg:
    . text
    main: #debute à l'adresse 0x0040 0000
      #Affichage de la chaine de caractères
      addi $v0, $zero, 4 # Sycall 4 afficher une chaine
      la $a0, Msg # Adresse de la chaine
8
      syscall
                          # Afficher maintenant
9
     # Fin
10
      addi $v0, $zero, 10
11
      svscall
```

Alternative

```
data
                                                                                                                                                                      0x1001 0000
                                                                                                                                                                                                                   Egaux : .asciiz "Egaux"
                                                                                                                                                                       0x1001 0005
                                                                                                                                                                                                                        Different : .asciiz "Differents"
Algorithme 1 Alternative
                                                                                                                                                                                                                     .text
                                                                                                                                                                                                                        addi $t0. $zero.1
                                                                                                                                                                               0x40 0000
    1: Début
                                                                                                                                                                              0x400004
                                                                                                                                                                                                                        addi $t1, $zero,2
    2: \sqrt[5]{v0} \leftarrow 1
                                                                                                                                                                              0x40 0008 bne $t0, $t1, Sinon
                                                                                                                                                                             0x40 000C la $a0, Egaux
                 \$t0 \leftarrow 2
                                                                                                                                                                              0x40 0014 j FinSi # Type J
    4: Si \$v0 == \$t0 Alors
                                                                                                                                                                                                                    Sinon:
                              \$a0 \leftarrow Adr "Egaux"
                                                                                                                                                                                                                   la $a0 .Differents
                                                                                                                                                                              0x40 0018
                                                                                                                                                                                                                    FinSi ·
    6: Sinon
                                                                                                                                                                              0x40 0020 # Afficher la chaîne ...
                     \$a0 \leftarrow Adr "Différent"
                                                                                                                                                                                            Ou encore
    8: FinSi
                                                                                                                                                                              0x40 0008
                                                                                                                                                                                                                 beg $t0. $t1. Sinon
                                                                                                                                                                             0x40 000C la $a0 .Differents
    9: Afficher chaîne pointée $\frac{5}{a0}$
                                                                                                                                                                              0x40 0014 beg $zero , $zero , FinSi # Type I
10: Fin
                                                                                                                                                                                                                    Sinon .
                                                                                                                                                                              0x40 0018
                                                                                                                                                                                                                        la $a0 ,Egaux
                                                                                                                                                                                                                    FinSi: The total terms of the second of the
```

Tant Que

```
.text
                                            0 \times 400000
                                                       addi $a0, $zero.5
Algorithme 2 Itération
                                            0x40 0004
                                                       addi $v0, $zero,0
                                                      TantQue:
 1: Début
                                            0x40 0008
                                                       beq $a0 , $zero ,FinTantQue
 2: \$a0 \leftarrow 5 \# \text{ avec } \$a0 > 0
                                            0x40 000C
                                                     add $v0 , $v0 , $a0
    \$v0 \leftarrow 0
                                            0x40 0010 addi $a0, $a0,-1
                                            0x40 0014
                                                       beq $zero, $zero, TantQue # Type J
 4: Tant Que \$a0 \neq 0 Faire
                                                      FinTantQue:
        \$v0 \leftarrow \$v0 + \$a0
 5.
                                            0x40 0018 # Afficher la $v0
 6: \$a0 \leftarrow \$a0 - 1
                                                Ou encore si $a0 > 0
                                                      TantQue:
 7: Fin Tant Que
                                            0x40 0008
                                                       add $v0, $v0, $a0
 8: Fin
                                            0x40 000C addi $a0 , $a0 ,-1
```

0x40 0010

beg \$a0 . \$zero .TantQue

Programme MIPS

Fonctions

- Paramètres dans les registres \$a0 à \$a3
- Résultat dans les registres \$v0 et \$v1
- Possibilité de modifier les registres temporaires *\$ti*
- Appel de la fonction avec l'instruction jal
- Retour de la fonction avec l'instruction jr \$ra
- Si fonctions imbriquées, sauvegarder la valeur de \$ra avant l'appel des fonctions internes.
- Pas de mécanisme de récursivité
- Si nombre de paramètres insuffisant, les placer dans la pile (hors cours)

Programmation MIPS

☐Programme MIPS

Fonctions avec jal

```
.text
0x40 0000 addi $a0, $zero .5
0x40 0004 jal SommeNpremiers
0x40 0008 # Afficher résultat ...
           # suite et Fin du programme IMPORTANT
          SommeNpremiers:
0x40 0030 add $v0, $v0, $a0
0x40 0034 addi $a0 . $a0 .-1
0x40 0038 beg $a0, $zero, TantQue
0x40 003C jr $ra
```

Programme MIPS

Fonctions- 2

Déroulement du programme précédent.

Instruction	<i>\$cp</i>	\$ra			
addi <i>\$a0</i> , <i>\$zero</i> ,5	0 ×40 0000	?			
jal SommeNpremiers	0 ×40 0004	?			
add <i>\$v0</i> , <i>\$v0</i> , <i>\$a0</i>	0 ×40 0034	0 ×40 0008			
jr <i>\$ra</i>	0 ×40 0034	0 ×40 0008			
# Afficher résultat	0 ×40 0008	0 ×40 0008			
	addi \$a0 , \$zero ,5 jal SommeNpremiers add \$v0 , \$v0 , \$a0 jr \$ra	addi \$a0 , \$zero ,5 0x40 0000 jal SommeNpremiers 0x40 0004 add \$v0 , \$v0 , \$a0 0x40 0034 jr \$ra 0x40 0034			

```
Programmation MIPS
```

Programme MIPS

Fonctions sans jal et sans la

```
.text
0x40 0000 addi $a0 . $zero .5
0x40 0004 lui $ra, 0x0040
0x40 0008
           ori ra, ra, 0x18 \# Adresse retour <math>0x00400018
0x40 000C lui $t0 , 0x0040
0x40\ 0010 ori $t0, $t0, 0x30 # Adresse function 0x0040 0030
0x40 0014 ir $t0
0x40 0018 # Afficher résultat- retour de la fonction
           # suite et Fin du programme IMPORTANT
          text 0x40 0030
0x40 0030 SommeNpremiers:
0x40 0034 add $v0, $v0, $a0
0x40 0038 addi $a0 . $a0 .-1
0x40 003C
           beg $a0 , $zero ,TantQue
0x40 0040 ir $ra
```