
Programación en ensamblador RISC-V

Prácticas con Ripes y GNU/Linux



Francisco Charte Ojeda

Programación en ensamblador RISC-V

Prácticas con Ripes y GNU/Linux

Francisco Charte Ojeda <francisco@fcharte.com>

Programación en ensamblador RISC-V

Prácticas con Ripes y GNU/Linux



Torre de Babel - fcharte.com

ISBN: 978-84-09-76297-2

Materia IBIC: UYFL: Lenguajes Assembly/ensambladores

Número de edición: 1

Fecha de edición: 01/09/2025

Copyright

Francisco Charte Ojeda, 2023-2025

Publicado en Jaén. Septiembre de 2025

Economía lingüística

A lo largo de este documento el autor ha procurado emplear lenguaje inclusivo siempre que ha sido posible, pero, por economía lingüística, ha de saberse que los sustantivos y determinantes masculinos no se emplean solo para referirse a personas de ese sexo, sino que han de entenderse como genéricos y, por tanto, que designan a todas las personas sin distinción de sexo. Así, para referirse a un individuo del colectivo del *profesorado* se usa la forma *el profesor* que hay que hacer extensiva a *el profesor o la profesora*.

This document was typeset with LATEX using the kaobook class.

Índice general

Ín	Índice general					
0.	Intr	Introducción				
	0.1.	Contenidos y estructura	1			
	0.2.	La elección de RISC-V	2			
	0.3.	RISC y CISC	3			
	0.4.	Entorno de trabajo	3			
	0.5.	Hardware RISC-V	5			
			7			
	0.6.	Modos de operación del procesador	- /			
1.	Intr	oducción a RISC-V y Ripes	9			
	1.1.	Planificación	9			
	1.2.	Introducción	9			
		1.2.1. Banco de registros	9			
		1.2.2. Conjunto de instrucciones	10			
		1.2.3. Seudoinstrucciones	10			
	1.3.	La herramienta Ripes	11			
		1.3.1. Descarga e instalación	11			
		1.3.2. La interfaz de Ripes	12			
		Editor de registros	13			
		Editor de código	13			
		· · · · · · · · · · · · · · · · · · ·	14			
		Controles de ejecución	14			
		La consola				
	1 4	Guardar y cargar programas	15			
	1.4.	Instrucciones aritméticas	15			
	1.5.	Carga y almacenamiento de datos	15			
		1.5.1. Espacio de direccionamiento y mapa de memoria	15			
		1.5.2. Leer y escribir datos en memoria	16			
		1.5.3. Examinar la memoria en Ripes	17			
	1.6.	Modos de direccionamiento	17			
		1.6.1. Formato general de las instrucciones RV32I	17			
		1.6.2. Instrucciones tipo R	18			
		1.6.3. Instrucciones tipo I y U	18			
		1.6.4. Instrucciones tipo S	19			
	1.7.	Aspectos avanzados	19			
		1.7.1. Asignación de una dirección a un registro	19			
		1.7.2. Uso del puntero global	20			
	1.8.	Ejercicios propuestos	21			
2	Ruc	les y condicionales en RISC-V	23			
۷٠		Planificación	23			
	2.1.	Introducción	23			
	2.2.	Instrucciones de salto	23			
	2.5.	2.3.1. Saltos condicionales	24			
		2.3.2. Saltos incondicionales	25			
	2.4	2.3.3. Llamadas a subrutinas	25			
	2.4.	1	26			
		2.4.1. Instrucciones lógicas	26			
		2.4.2. Instrucciones de comparación	26			
		2.4.3. Otras seudoinstrucciones	27			
	2.5.	Aspectos avanzados	27			
		2.5.1. Almacenamiento temporal de datos en la pila	27			
		2.5.2. La pila para transferir parámetros a funciones	28			
		2.5.3. Funciones recursivas y la pila	29			
	2.6.	Ejercicios propuestos	30			
3.	Seo	mentación del cauce y riesgos de datos	33			
٥.	3.1.	Planificación	33			
		Introducción	33			


	3.3.	Configuración de procesador	33		
		3.3.1. Selección de la configuración	33		
		3.3.2. Vista del cauce de ejecución	34		
	3.4.	Determinar mejoras de rendimiento	35		
		3.4.1. Ciclos de un programa en una configuración sin segmentación	35		
		3.4.2. Ciclos del programa en otras configuraciones	36		
	3.5.	Riesgos de datos	36		
		3.5.1. Problemas de la segmentación	36		
		3.5.2. Etapas de ejecución y cronograma	37		
		3.5.3. Análisis de la ejecución en el cronograma	38		
		3.5.4. Introducción manual de paradas	39		
		3.5.5. Detección automática de riesgos	40		
		3.5.6. Adelantamiento de datos	41		
		3.5.7. Reordenación de código	42		
		Comparativa de rendimientos	43		
	3.7.	Aspectos avanzados	44		
		3.7.1. Registros de control y estado	45		
		3.7.2. Lectura de contadores de rendimiento	45		
	3.8.	Ejercicios propuestos	45		
4.	Seg	egmentación del cauce y riesgos de control			
	4.1.	Planificación	47		
	4.2.		47		
	4.3.	Instrucciones de salto	47		
		4.3.1. Cómputo de la dirección de salto	48		
		4.3.2. Evaluación de la condición de salto	49		
	4.4.	Riesgos de control	49		
	4.5.	¿Cómo reducir los riesgos de control?	51		
		4.5.1. Desenrollado de bucles	52		
		4.5.2. Desenrollado y reordenado	52		
		4.5.3. Comparativa de rendimientos	53		
	4.6.	Aspectos avanzados	53		
	4.7.	Ejercicios propuestos	54		
5.	-	uitectura superescalar	55		
	5.1.	Planificación	55		
	5.2.	Introducción	55		
	5.3.		55		
	5.4.	Arquitectura superescalar	56		
		5.4.1. Planificación estática	56		
	5.5.	La arquitectura superescalar de Ripes	57		
		5.5.1. Elementos en el cauce de ejecución	57		
		5.5.2. Tipos de riesgos en el cauce superescalar	58		
		5.5.3. Estructura del cronograma	59		
	5.6.	Preparación del código	59		
		5.6.1. Programa inicial	60		
		5.6.2. Desenrollado del código	60		
		5.6.3. Identificar riesgos de planificación	61		
		5.6.4. Reordenar las instrucciones	61		
		5.6.5. Precauciones a considerar	62		
	5.7.	Aspectos avanzados	63		
	5.8.	Ejercicios propuestos	64		
6.					
	6.1.	Planificación	67		
	6.2.	Introducción	67		
	6.3.		67		
	6.4.	La vista caché de Ripes	68		
		6.4.1. Terminología	68		
		6.4.2 Configuración de la caché de datos	69		


			59 71
	6.5.		71
	0.5.		71 71
			72
			73
			75
		l l	75
	6.6.		76
			76
	. =		77
	6.7.		77
7.			81 81
	7.1. Planificación		
	7.2.		81
	7.3.		32
			32
			33
			35
		7.3.4. Configuración de red y acceso por SSH	36
	7.4.	Virtualización con QEMU {	37
		7.4.1. Instalación de QEMU	37
		7.4.2. Descarga del gestor de arranque y de Ubuntu	38
			38
			39
	7.5.	Programar en ensamblador RISC-V en Linux	90
			90
			91
			92
		1 0	93
			93
		,	94
	7.6.	-L	96
			96
			97
			98
			98
			99
			00
			00
			01
	7.7.)2
	7.7.	1)2
		0 1 0	
)3
		Cuerpo principal del programa	
		1 1)4
)4
		1)4
)4
)5
)5
	= -) 1)5
	7.8.	Ejercicios propuestos)7
8.	Ope	1)9
	8.1. Planificación		
	8.2.)9
	8.3.	1	10
		8.3.1. Carga y almacenamiento desde memoria	11

		8.3.2.	Directivas para datos en punto flotante	111
		8.3.3.		111
	8.4.	Opera	ciones básicas	112
		8.4.1.	Instrucciones aritméticas	112
		8.4.2.	Instrucciones de comparación	113
	8.5.	Opera	ciones adicionales	115
		8.5.1.	Instrucciones aritméticas	115
			Instrucciones de clasificación	116
	8.6.	Aspect	tos avanzados	118
		8.6.1.	Indicadores de excepciones	118
			Estrategias de redondeo	120
	8.7.	Ejercic	ios propuestos	121
9.	One	racione	s con datos vectoriales	123
•	9.1.		cación	123
	9.2.		ucción	123
	9.3.		ros vectoriales	124
		9.3.1.	Denominación y tamaño de los registros	124
		9.3.2.	Registros de estado y control vectorial	125
		9.3.3.	Visualización de los registros en el depurador	126
	9.4.		limiento de trabajo	126
		9.4.1.	Parámetros de configuración	126
		9.4.2.	Carga y almacenamiento de datos	128
		9.4.3.	Operaciones básicas sobre vectores	128
		9.4.4.	Ciclo de operación sobre un vector completo	128
		9.4.5.	Opciones de compilación específicas	129
		9.4.6.	Alineación de datos en memoria	130
	9.5.	Tipos o	de operaciones	131
		9.5.1.	Operaciones entre vectores	132
		9.5.2.	Operaciones con escalares y valores inmediatos	132
		9.5.3.	Operaciones en punto flotante	132
		9.5.4.	Operaciones de reducción	134
	9.6.	Trabajo	o con vectores grandes	134
		9.6.1.	Ajuste del parámetro LMUL	135
		9.6.2.	Cómo evaluar la diferencia de rendimiento	135
	9.7.		tos avanzados	137
		9.7.1.	Enmascaramiento	137
		9.7.2.	Acceso a elementos no contiguos en memoria	139
		9.7.3.	Aritmética de punto fijo	139
	0.0	9.7.4.	Permutaciones de elementos	140
	9.8.	Ejercic	ios propuestos	140
10.	Ope	racione	s de entrada y salida	143
	10.1.	Planifi	cación	143
	10.2.	Introd	ucción	143
	10.3.	Dispos	sitivos de E/S en Ripes	143
		10.3.1.	Configuración de un dispositivo	144
		10.3.2.	Eliminación de dispositivos	144
	10.4.		la/salida mapeada	145
		10.4.1.	Direcciones de los puertos de E/S	145
		10.4.2.	Uso de la matriz de ledes	146
			Panel de microinterruptores	147
			Conjunto de pulsadores	147
	10.5.		hardware físico	148
			E/S en microcontroladores	148
			E/S en ordenadores	150
	10.6.	Ejercic	ios propuestos	151
11.	Inte	rfaz ent	re ensamblador y C	153
		Planifi		153

	11.2.	Introducción	153
	11.3.	La interfaz binaria para aplicaciones	154
		11.3.1. Detectar y especificar la ABI	154
		11.3.2. Responsabilidad del código que hace la llamada	155
			155
			156
			156
	11 4		157
	11.1.		157
			159
		Q- I	160
	11 5		
	11.5.		161
		\mathbf{I}	162
			162
			163
	11.6.		163
			164
		11.6.2. Estructura del programa ensamblador	164
		11.6.3. Listas de parámetros variables	165
	11.7.		166
			166
			167
		A	168
	11.8		168
	11.0.	Ejetektos propuestos	100
Α.	Solu	iciones a ejercicios	171
			171
			171
		A.1.2. Ejercicio 1.3	171
		A.1.3. Ejercicio 1.4	171
		A.1.4. Ejercicio 1.5	171
		A.1.5. Ejercicio 1.6	171
)	172
		,	172
			172
			172
	A.2.		172
)	172
		A.2.2. Ejercicio 2.2	173
		A.2.3. Ejercicio 2.3	173
		A.2.4. Ejercicio 2.4	173
			173
			174
		,	174
		,	174
			175
		,	176
		,	176
			176
			177
		,	177
			178
		, and the second se	178
		A.2.17. Ejercicio 2.17 - Recursivo	179
		A.2.18. Ejercicio 2.17 - Iterativo	180
		A.2.19. Ejercicio 2.18	180
		A.2.20. Ejercicio 2.19	181
	A.3.	Segmentación del cauce y riesgos de datos	181
		A.3.1. Ejercicio 3.1	181
		A.3.2. Ejercicio 3.4	181
		,	

A.4.	Segmentación del cauce y riesgos de control	181
	A.4.1. Ejercicio 4.1	181
	A.4.2. Ejercicio 4.2	182
	A.4.3. Ejercicio 4.3	182
	A.4.4. Ejercicio 4.4	182
A.5.	Arquitectura superescalar	183
	A.5.1. Ejercicio 5.1	183
A.6.	Memoria caché	183
	A.6.1. Ejercicio 6.1	183
	A.6.2. Ejercicio 6.2	184
	A.6.3. Ejercicio 6.3	184
	A.6.4. Ejercicio 6.4	184
A.7.	RISC-V en GNU/Linux	185
	A.7.1. Ejercicio 7.2	185
A.8.	Operaciones con números en punto flotante	186
	A.8.1. Ejercicio 8.1	186
	A.8.2. Ejercicio 8.5	188
A.9.	Operaciones con datos vectoriales	189
	A.9.1. Ejercicio 9.1	189
	A.9.2. Ejercicio 9.2	190
	A.9.3. Ejercicio 9.3	191
	A.9.4. Ejercicio 9.4	191
	A.9.5. Ejercicio 9.5	192
A.10.	Operaciones de entrada y salida	193
	A.10.1. Ejercicio 10.1	193
	A.10.2. Ejercicio 10.2	194
	A.10.3. Ejercicio 10.3	195
	A.10.4. Ejercicio 10.5	196
A.11.	Interfaz entre ensamblador y C	197
	A.11.1. Ejercicio 11.1	197
	A.11.2. Ejercicio 11.4	197
	A.11.3. Ejercicio 11.5	198
Bibliog	rafía	199
Índice a	lfabético	201





add s0, s1, s2
lw s3, 0(s0)
sub s4, s0, s3
bge s5, s6, label
sllis4, s4, 1
mul s7, s4, s6
jalrra, s7, -24
andis8, s8, 255
label:
vadd.vv v1, v2, v3
csrrs9, ustatus
blt s8, s9, -16
sw s10, 4(s3)

ISBN: 978-84-09-76297-2