

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования «МИРЭА – Российский технологический университет»

РТУ МИРЭА

Институт информационных технологий Кафедра вычислительной техники

КУРСОВАЯ РАБОТА

по дисциплине	Схемотехника устройств компьютерны	х систем
	(наименование дисциплины)	
Тема курсовой работы I	Проектирование устройства для минимизац	ии логической
функции методом Куайна-М		
G MDFO 0	4 21 Hamanaan American Hamanaan	0
	4-21 Паращенко Федор Дмитриевич ебная группа, фамилия, имя отчество, студента)	(подпись студента)
Руководитель курсовой		TD-
работы	профессор, д.т.н., Потехин Д.С.	Xoo
W-1	(должность, звание, ученая степень)	(подпись руководителя)
Консультант	преподаватель, Люлява Д.В.	25
Консультант	(должность, звание, ученая степень)	(подпись консультанта)
	• •	
Работа представлена к защите	(23 » декадря 2023г.	
Допущен к защите	« <u>23</u> » <u>дека бря</u> 2023г.	
OTA Y CHO	U	

Москва 2023 г.



МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования «МИРЭА – Российский технологический университет»

РТУ МИРЭА

Институт информационных технологий
Кафедра вычислительной техники
Заведующий кафедрой Платонова О.В.
15% centrafing 2023 r

ЗАДАНИЕ

на выполнение курсовой работы по дисциплине «Схемотехника устройств компьютерных систем»

Студент	Паращенко Федор Дмит	оиевич	Группа	ИВБО-04-21
Тема:	Проектирование устрой	ства для минимизации л	огической	
	функции методом Куайн	а-Мак-Класски		
Исходные	данные: ПЛИС ХС7А100ТС	SG324-1L, маршрут проекти	рования СБИС,	Verilog HDL
	вопросов, подлежащих разраб и анализ предметной области.	отке, и обязательного граф	оического мате	риала:
2. Разработ	ать набор модулей, описывающ	их процесс минимизации фу	икции методом	Куайна-Мак-Класски.
3. Разработ	ать набор модулей, описывающ	их процессы приёма и обраб	отки данных по	протоколу UART.
4. Разработ	ать модуль верхнего уровня, ре	ализующий управление для	совместной раб	оты всех модулей.
	верификацию.			
6. Составит	ъ отчетную документацию по г	роделанной работе.		
ENTRE TO THE STATE OF THE STATE	ставления к защите курсовой курсовую работу выдал	работы:	до «28» дека	абря 2023г.
Задание на	курсовую работу получил	Подпись обучающегося	«15» сентяб (ря 2023г. <u>Параценко Р.Д.</u>) 6.И.О. исполнителя

Москва 2023 г.

АННОТАЦИЯ

Данная работа включает в себя 10 рисунков, 23 листинга, и 13 приложений. Количество страниц в работе — 85.

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	. 6
1 СИСТЕМНАЯ МОДЕЛЬ	. 7
1.1 Описание предметной области	. 7
1.1.1 Минимизация методом Куайна-Мак-Класски	. 7
1.1.2 Создание устройств на базе ПЛИС	. 8
1.2 Реализация системной модели	. 8
1.3 Тестирование	11
2 RTL-МОДЕЛЬ УСТРОЙСТВА1	15
2.1 Структурная схема RTL-модели	15
2.2 Описание модулей RTL-модели	16
2.3 Верификация RTL-модели	19
3 РАЗМЕЩЕНИЕ НА ПЛИС2	23
3.1 Основные подходы к размещению	23
3.2 Набор ограничений	25
3.3 Вариант размещения	26
4 ТЕСТИРОВАНИЕ	28
ЗАКЛЮЧЕНИЕ	32
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	33
ПРИЛОЖЕНИЯ	35
Приложение А.1	36
Приложение А.2	12
Приложение Б.1	45
Приложение Б.2	48

Приложение Б.3	49
Приложение Б.4	63
Приложение Б.5	67
Приложение Б.6	69
Приложение Б.7	70
Приложение Б.8	72
Приложение Б.9	74
Приложение Б.10	75
Приложение Б.11	76
Приложение В	77

ВВЕДЕНИЕ

Целью курсовой работы является проектирование устройства для минимизации логической функции методом Куайна-Мак-Класски.

Предметная область: «Создание устройств на базе ПЛИС», «Минимизация методом Куайна-Мак-Класски».

Для проектирования заданного устройства необходимо выполнить следующие шаги:

- 1. Провести анализ предметной области.
- 2. Разработать набор модулей, описывающих процесс минимизации функции методом Куайна-Мак-Класски.
- 3. Разработать набор модулей, описывающих процессы приёма и обработки данных по протоколу UART.
- 4. Разработать модуль верхнего уровня, реализующий управление для совместной работы всех модулей.
- 5. Провести верификацию.
- 6. Составить отчетную документацию по проделанной работе.

Проектирование вычислительного устройства на базе ПЛИС (программируемых логических интегральных схемах) для минимизации логической функции методом Куайна-Мак-Класски является актуальной задачей в области цифровой электроники и компьютерных наук. Этот метод используется для упрощения булевых выражений, что может быть полезно в проектировании цифровых схем и микропроцессоров.

1 СИСТЕМНАЯ МОДЕЛЬ

1.1 Описание предметной области

1.1.1 Минимизация методом Куайна-Мак-Класски

Метод Куайна-Мак-Класски представляет собой табличный метод минимизации булевых функций, предложенный Уиллардом Куайном и усовершенствованный Эдвардом Мак-Класки. Этот метод является попыткой избавиться от недостатков метода Куайна [14].

Алгоритм минимизации метода Куайна-Мак-Класски включает следующие шаги:

Термы (конъюнктивные в случае СДНФ и дизъюнктивные в случае СКНФ), на которых определена функция алгебры логики записываются в виде их двоичных эквивалентов.

Эти эквиваленты разбиваются на группы, в каждую группу входят эквиваленты с равным количеством единиц (нулей).

Производится попарное сравнение эквивалентов (термов) в соседних группах, с целью формирования термов более низких рангов.

Составляется таблица, заголовком строк в которой являются исходные термы, а заголовком столбцов — термы низких рангов.

Расставляются метки, отражающие поглощение термов высших рангов (исходных термов) и далее минимизация производится по методу Куайна.

Особенностью метода Куайна-Мак-Класски по сравнению с методом Куайна в сокращении количества попарных сравнений на предмет их склеивания. Сокращение достигается за счёт исходного разбиения термов на группы с равным количеством единиц (нулей). Это позволяет исключить сравнения, заведомо не дающие склеивания.

Метод Куайна-Мак-Класски также имеет ограничения области применения, так как время работы метода растёт экспоненциально с

увеличением входных данных. Для функции от n переменных верхняя граница количества основных импликант 3/n. Если n = 32 их может быть больше чем $6.5 * 10^{12}$.

1.1.2 Создание устройств на базе ПЛИС

ПЛИС — это электронные компоненты, используемые для создания конфигурируемых цифровых электронных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задается посредством программирования. Для программирования используются программатор и программное обеспечение САПР, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры, таких как Verilog, VHDL, AHDL и других.

ПЛИС широко используются для построения различных по сложности и по возможностям цифровых устройств, включая устройства с большим количеством портов ввода-вывода, устройства, выполняющие передачу данных на высокой скорости, устройства, выполняющие криптографические операции, системы защиты информации, устройства, предназначенные для проектирования и прототипирования интегральных схем специального назначения (ASIC), устройства, выполняющие роль мостов (коммутаторов) между системами с различной логикой и напряжением питания.

1.2 Реализация системной модели

Для реализации системной модели был выбран язык программирования Java. Была разработана программа для минимизации булевой функции в векторном виде.

На вход программа принимает разрядность функции, затем саму функцию. Результатом выполнения является минимизированная функция в буквенном формате. Литерал в нижнем регистре обозначает инверсию данного

разряда, литерал в верхнем регистре означает логическую единицу в данном разряде. На Рисунке 1.1 представлен вывод программы.

```
"C:\Program Files\Java\jdk-16.0.2\bin\java.exe" ...
[1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 1, 1, 0, 1, 0, 0, 1, 1, 0, 1, 1, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1]
[0, 3, 1, 0, 1, 4] [0, 0, 0, 3, 3, 4] [3, 0, 3, 0, 0, 4] [3, 0, 0, 3, 1, 4] [0, 3, 0, 1, 3, 4] [1, 3, 1, 1, 3, 4] [1, 1, 3, 3, 3, 4]
[aCdE, abc, bde, bcE, acD, ACD, AB]

Process finished with exit code 0
```

Рисунок 1.1 — Вывод системной модели

На данном рисунке первая строка это заданный вектор, вторая строка вывод результата в цифровом формате, третья строка вывод результата в буквенном формате.

Программа разделена на выполнение нескольких этапов:

- 1. Получение массива всех импликант.
- 2. Распределение импликант на группы по количеству единиц.
- 3. Склеивание групп в цикле.
- 4. Получение массива простых импликант.
- 5. Заполнение таблицы Квайна.
- 6. Поиск ядерных импилкант.
- 7. С помощью одной из вариаций метода петрика производится поиск оставшихся импликант.

В Листинге 1.1 представлен фрагмент кода в котором происходит склеивание импилкант.

Листинг 1.1 — Склеивание

```
while(cf) {
    cf = false;
    for (cmp_u = 0; cmp_u < n; cmp_u++) {
        cmp_d = (byte) (cmp_u + 1);
        for (int i = 0; i < cn[ml][cmp u]; i++) {
            for (int j = 0; j < cn[ml][cmp_d]; j++) {
                //Функции сравнения вынести в виде task'ов
                cmp out = compare for merging(groups[ml][cmp u][i],
groups[ml][cmp d][j], n); //больше 0 если можно склеить
                if (cmp out >= 0) {
                    cf = true;
                    local = groups[ml][cmp u][i].clone();
                    local[cmp out] = 3;
                    local[n] = 0;
                    groups[ml][cmp u][i][n] = 4;
                    groups[ml][cmp d][j][n] = 4;
                    c = count of 1(local, n);
                    wf = true;
```

```
for (int p = 0; p < cn[ml + 1][c]; p++) {
                         if (compare implicants(local, groups[ml + 1][c][p], n))
{
                             wf = false;
                             break;
                         }
                    }
                    if (wf) {
                         groups[ml + 1][c][cn[ml + 1][c]] = local;
                         cn[ml + 1][c]++;
                    }
                }
            }
       }
    }
   ml++;
```

При каждом склеивание новая импликанта, с одним пропущенным разрядом записывается в новую таблицу, следующего этапа склеивания. В таблицу следующего уровня записываются только уникальные импликанты, для этого при каждом склеивании происходит проверка. Выполнение заканчивается, когда в таблице не было ни одного склеивания. Склеенные импликанты помечаются занесением значения в отдельный разряд.

В Листинге 1.2 представлен фрагмент кода в котором происходит поиск оставшихся необходимых импикант с помощью одной из вариаций метода Петрика.

Листинг 1.2 — Поиск оставшихся импликант

В цикле происходит выбор импилкант, перекрывающих как можно больше единичных точек. После каждой выбранной импилканты происходит запись значений в новую таблицу, в которой происходит выбор следующей импиликанты, пока таблица не окажется пустой.

В Приложении А.1 представлен полный код системной модели.

1.3 Тестирование

Для тестирования системной модели были созданы модульные тесты. Пример представлен в Листинге 1.3.

Листинг 1.3 — Пример тестирования

Так же для тестирования системной модели была взята другая реализация метода Куайна-Мак-Класски [16], для сравнения полученных результатов. В Листинге 1.4 представлен код, в котором создаются 10000 тысяч случайных векторов, затем каждый вектор минимизируется с помощью обеих реализаций и происходит сравнение длин результатов и проверка корректности минимизации. В Приложении А.2 приведена реализация проверок.

Листинг 1.4 — Тестирование системной модели

```
import org.apache.commons.math3.random.RandomDataGenerator;
import my system model.Wrapper2;
import org.junit.jupiter.api.BeforeAll;
import org.junit.jupiter.api.Test;
import system model.Wrapper1;
import java.io.File;
import java.io.FileNotFoundException;
import java.io.PrintWriter;
import java.util.ArrayList;
import java.util.Scanner;
import static java.lang.Math.pow;
import static org.junit.jupiter.api.Assertions.assertEquals;
import static org.junit.jupiter.api.Assertions.assertTrue;
public class MainTest {
   protected static final String TESTING VECTORS =
"src/test/resources/testingVectors.txt";
   protected static final String SYSTEM MODEL RESULTS =
"src/test/resources/systemModelResults.txt";
   protected static final String MY SYSTEM MODEL RESULTS =
"src/test/resources/mySystemModelResults.txt";
   private static final int capacity = 5;
   private static final int testValuesCount = 100;
    private static final CheckMinimizedFunction checkMinimizedFunction = new
CheckMinimizedFunction();
```

```
@BeforeAll
    static void calculations(){
        try {
            createVectors(capacity, testValuesCount);
            getResults1();
            getResults2(capacity);
            checkMinimizedFunction.launch(capacity, testValuesCount);
        } catch (FileNotFoundException e) {
            e.printStackTrace();
        }
    }
    @Test
    public void testCountOfResults(){
        try {
            int i = 0;
            Scanner scanner = new Scanner(new File(SYSTEM MODEL RESULTS));
            while(scanner.hasNextLine()){
                scanner.nextLine();
                i++;
            }
            scanner.close();
            assertEquals(i, testValuesCount);
        } catch (FileNotFoundException e) {
           e.printStackTrace();
        }
    }
    @Test
    public void testCountOfResultsMy() {
        try {
            int i = 0;
            Scanner scanner = new Scanner(new File(MY SYSTEM MODEL RESULTS));
            while(scanner.hasNextLine()){
                scanner.nextLine();
            scanner.close();
            assertEquals(i, testValuesCount);
        } catch (FileNotFoundException e) {
            e.printStackTrace();
        }
    }
    public void testCountOfReadResults() {
        assertEquals(checkMinimizedFunction.getTestingValues1().size(),
testValuesCount);
    }
    public void testCountOfReadResultsMy() {
        assertEquals(checkMinimizedFunction.getTestingValues2().size(),
testValuesCount);
    }
    public void testCountOfReadInputVectors() {
        assertEquals(checkMinimizedFunction.getInputVectors().size(),
testValuesCount);
```

```
@Test
    public void testCheckMinimization() {
        checkMinimizedFunction.testCheckMinimization();
    @Test
    public void testCheckMinimizationMy() {
        checkMinimizedFunction.testCheckMinimizationMy();
    @Test
    public void testMetricForMinimizedFunction() throws FileNotFoundException {
        assertTrue(checkMinimizedFunction.checkMetricOfResultFunction());
    private static void createVectors(int capacity, int count) throws
FileNotFoundException {
        int length = (int)pow(2, capacity);
        StringBuilder vect0 = new StringBuilder("00000000");
        for (int i = 0; i < capacity - 3; i++)
            vect0.append(vect0);
        StringBuilder vect = new StringBuilder(vect0);
        String binaryString;
        PrintWriter out = new PrintWriter(TESTING VECTORS);
        long testingVector;
        for (int i = 0; i < count; i++) {
            testingVector = new RandomDataGenerator().nextLong(OL, (long)pow(2,
length)-1);
            binaryString = Long.toBinaryString(testingVector);
            vect.replace(length - binaryString.length(), length, binaryString);
            out.println(vect);
            vect = new StringBuilder(vect0);
        out.close();
   private static int getResults1() throws FileNotFoundException {
        Scanner scanner = new Scanner(new File(TESTING VECTORS));
        ArrayList<String> testingValues = new ArrayList<>();
        while (scanner.hasNextLine()) {
            testingValues.add(scanner.nextLine());
        }
        scanner.close();
        PrintWriter out = new PrintWriter(SYSTEM MODEL RESULTS);
        for (String testingValue : testingValues) {
            out.println(Wrapper1.calculate(testingValue));
        out.close();
        return testingValues.size();
   private static int getResults2(int capacity) throws FileNotFoundException {
        Scanner scanner = new Scanner(new File(TESTING VECTORS));
        ArrayList<String> testingValues = new ArrayList<>();
        while(scanner.hasNextLine()){
            testingValues.add(scanner.nextLine());
        }
        scanner.close();
        PrintWriter out = new PrintWriter(MY SYSTEM MODEL RESULTS);
        for (String testingValue : testingValues) {
            out.println(Wrapper2.calculate(testingValue, capacity));
        out.close();
        return testingValues.size();
    }
```

2 RTL-МОДЕЛЬ УСТРОЙСТВА

На данном этапе устройство описывается на уровне соединений между регистрами. Основными вопросами, подлежащими разработке на данном этапе являются: структурная схема RTL-модели, описание модулей RTL-модели, верификация RTL-модели.

2.1 Структурная схема RTL-модели

Структурная RTL-схема представлена на Рисунке 2.1.




Рисунок 2.1 — RTL-схема

2.2 Описание модулей RTL-модели

Реализация вычислительного устройства для минимизации логической функции методом Куайна-Мак-Класски на Verilog состоит из следующих модулей:

- 1. TOP_MODULE модуль верхнего уровня;
- 8. Fifo реализация очереди для хранения пришедших значений;
- 9. fsm реализация метода Куайна-Мак-Класски в виде автомата;
- 10. Transmitter модуль обертка для отправки результата по UART;
- 11. UART_TRANSMITTER модуль для отправки результатов;
- 12. ASCII_CODER преобразователь результата в аscii код;
- 13. Reciever модуль обертка для получения входных значений;
- 14. UART_RECIEVER модуль для обработки полученных значений;
- 15. ASCII_DECODER дешифратор ascii кода;
- 16. REVERSE_ASCII_CODER дополнительный преобразователь ascii кода для тестирования;
- 17. REVERSE_ASCII_DECODER дополнительный дешифратор ascii кода для тестирования;
- 18. test тестовый модуль для сравнения значений полученных на симуляции со значениями системной модели;
- 19. top_module_test тестовый модуль для проверки корректности принятия и отправки данных по UART;
- 20. test_one_value тестовый модуль для проверки одного вектора;

FIFO (англ. First In, First Out) — это простая реализация очереди, хранящая пришедшие вектора, количество переменных функции и ошибки, определенные при обработке полученных значений. Из-за особенностей передачи данных по протоколу UART достаточно хранить только 4 последних значения.

FSM (англ. Finite State Machine) — реализация метода Куайна-Мак-Класски в виде автомата. Для переноса системной модели на ПЛИС необходимо было разделить вычисления на состояния. Полученный автомат имеет следующие состояния:

- 1. WAIT_FOR_DATA состояние ожидания новых данных;
- 2. READ_IMPLICANTS запись всех импликант;
- 3. FILLING_THE_INITIAL_GROUP заполнение таблицы импликант, разделенных на группы по количеству единиц, для дальнейшего склеивания;
- 4. COMPARE_FOR_MERGING сравнение двух импликант для склеивания;
- MERGING склеивание двух импликант и запись нового значения в таблицу следующего уровня;
- 6. GET_COUNT_OF_1_IN_LOCAL вычисление количества единиц в импликанте;
- 7. SET_MERGED_VAL_IN_NEXT_COLUMN запись полученного значения в таблицу следующего уровня;
- 8. COMPARE_IMPLICANTS сравнение двух импликант перед запись нового значения, чтобы избежать повторяющихся значений;
- 9. ITERATTION_J инкремент регистра j;
- 10. ITERATTION_I инкремент регистра i;
- 11. ITERATTION_CMP инкремент регистра cmp_u;
- 12. FIND_SIMPLE_IMPLICANTS поиск простых импликант;
- 13. FILL_1_POINTS заполнение таблицы импликант;
- 14. COMPARE_FOR_Q_TABLE проверка значения для внесения в таблицу Куайна;
- 15. FILL_QUINE_TABLE заполнение таблицы Куайна;
- 16. CORE_IMPLICANT_CHECK проверка является ли импликанта ядерной;
- 17. FIND_CORE_IMPLICANTS поиск ядерных импликант;

- 18. INDICATE_COVERED_LINES поиск импликант, покрытых ядерными;
- 19. CREATE_PETRICK_TABLE заполнение таблицы Петрика;
- 20. PETRICK_METHODS_CALCULATIONS применение вариации метода Петрика;
- 21. WRITE_RESULT запись результата;
- 22. READY_RESULT_FLAG установка флага готовности результата;
- 23. SEND_RESULT передача результата в модуль отправки;
- 24. RESET сброс регистров;

Transmitter — модуль обертка для модуля отправки данных по UART. Данный модуль нужен, поскольку результат минимизации функции состоит из нескольких конъюнктов (Рисунок 2.2).




Рисунок 2.2 — Демонстрация результата работы

Модуль Transmitter отслеживает, какую часть результата необходимо отправить в данный момент, а также отправляет знаки «+» между конъюнктами. К данному модулю подключен модуль UART_TRANSMITTER, который отправляет только один символ, данному модулю Transmitter по

очереди отправляет всех значения. К UART_TRANSMITTER подключен ASCII_CODER для преобразования информации в ascii код.

Модуль Reciver — обертка модуля для получения данных по UART. Данный модуль нужен для принятия значений, отслеживания в них ошибок и записи в модуль Fifo. К модулю подключены UART_RECIEVER и ASCII_DECODER. Из UART_RECIEVER передается каждый полученный символ, а ASCII_DECODER дешифрирует каждый полученный пакет данных.

REVERSE_ASCII_CODER, REVERSE_ASCII_DECODER — данные модули используются только для тестирования отправки и чтения значений по UART. REVERSE_ASCII_CODER позволяет закодировать в ascii тестовые значения, REVERSE_ASCII_DECODER переводит полученный результат из ascii в результат в виде минимизированной логической функции.

2.3 Верификация RTL-модели

Проведем верификацию модуля fsm, используя тестовый модуль test_one_value.

На Рисунке 2.3 представлена временная диаграмма.




Рисунок 2.3 — Временная диаграмма

На данной временной диаграмме в регистре data представлен тестируемый вектор. Поскольку в тестировании участвует только модуль fsm, на диаграмме продемонстрировано, каким образом fsm отправляет данные модулю Reciever. Когда результат вычислен, отправляется сигнал result_end, сообщающий о том, что данные будут отправлены начиная со следующего такта. К этому моменту в регситре res_count уже находится количество конъюнктов в результате. По шине result за один такт передается один

конъюнкт результата. Каждый литерал конъюнкта закодирован 2 битами, поскольку его значением может быть литерал, его инверсия или отсутствие переменной. Максимальная разрядность вектора 5, поэтому размер шины 10 бит. Полученные значения являются верным результатом, в чем можно убедиться при сравнении с данными вектора в системной модели (Рисунок 2.4).

Рисунок 2.4 — Результат системной модели

Значения второй строки полностью совпадают с вычисленными в модуле fsm, как уже было сказано одно значение кодируется двумя битам, а последнее значение в системной модели является дополнительным флагом, поэтому незначимо.

В Листинге 2.1 представлен код данного тестового модуля.

Листинг 2.1 — Тестовый модуль для fsm

```
module test one value();
          data ready;
reg [0:31] data;
reg [2:0] capacity;
          clk;
wire
           ready result;
           result end;
wire [5:0] res count;
wire [9:0] result;
initial begin
   clk = 0;
   data ready = 1;
   data = {32'b1011111110111111111011011111111};
   capacity = 5;
end
always #10 begin
    clk <= ~clk;
end
always@(posedge clk) begin
    if (result end)
        $finish;
end
fsm3 m (.data ready), .data(data), .capacity(capacity), .clk(clk),
.ready result(ready result), .result end(result end),
.res count(res count), .result(result));
endmodule
```

Рассмотрим верификацию модуля верхнего уровня, используя тестовый модуль top module test.

На Рисунке 2.5 представлена временная диаграмма.



Рисунок 2.5 — Первая часть диаграммы

На данной диаграмме продемонстрирован прием первого вектора и отправка результата. Регистр value отражает расшифрованный результат (Рисунок 2.6).




Рисунок 2.6 — Вторая часть диаграммы

Значение считается правильным в момент, когда на R_RECIEVER приходит 1. Ноль, либо единица в начале обозначают положительное или отрицательное число соответственно. Две единицы — «+». Таким образом, мы видим, что значение получено и результат вычислен верно.

На Рисунке 2.7 представлено отображение ошибок при вводе некорректных данных.




Рисунок 2.7 — Третья часть диаграммы

Код тестового модуля представлен в приложение В.

3 РАЗМЕЩЕНИЕ НА ПЛИС

3.1 Основные подходы к размещению

Размещение на ПЛИС (программируемых логических интегральных схемах) включает в себя несколько ключевых этапов:

- 1. Синтез аппаратной схемы: Этот этап включает в себя создание логической схемы, которая определяет функциональность и поведение ПЛИС. В отличие от традиционных микросхем, которые имеют фиксированную функциональность, ПЛИС можно программировать для выполнения различных задач.
- 2. Размещение и маршрутизация: После синтеза аппаратной схемы необходимо разместить логические элементы на ПЛИС и настроить соединения между ними. Этот процесс называется размещением и маршрутизацией. Размещение определяет физическое расположение логических элементов на ПЛИС, а маршрутизация устанавливает соединения между этими элементами.
- 3. Генерация конфигурационного файла: После размещения и маршрутизации необходимо сгенерировать конфигурационный файл, который содержит информацию о том, как настроить ПЛИС для работы с созданной аппаратной схемой. Конфигурационный файл может быть сгенерирован с использованием специальных инструментов, предоставляемых производителем ПЛИС.
- 4. Загрузка конфигурационного файла на ПЛИС: Последний этап программирования ПЛИС загрузка конфигурационного файла на ПЛИС. Это может быть выполнено с помощью специального программатора, который подключается к ПЛИС и передает конфигурационный файл. После загрузки конфигурационного файла ПЛИС будет настроена для работы с созданной аппаратной схемой

В Листинге 3.1 представлены все регистры, используемые в модуле fsm.

Листинг 3.1 — Объявление регистров и цепей модуля fsm

```
reg [1:0] implicants [0:31][0:5]; //импликанты, заданные вектором
reg [5:0] ci; //count of implicants
reg [5:0] ci12;
reg [1:0] groups0 [0:5][0:9][0:5];
reg [1:0] groups1 [0:4][0:29][0:5];
reg [1:0] groups2 [0:3][0:29][0:5];
reg [1:0] groups3 [0:2][0:19][0:5];
reg [1:0] groups4 [0:1][0:4][0:5];
reg [1:0] groups5 [0:1][0:1][0:5];
//
reg [4:0] cn [0:5][0:5];
reg [2:0] cntr2;
//reg [7:0] z30, k30, t30;
reg [4:0] i, j, z1;
reg [4:0] t, p, z11;
reg [5:0] 12, z12;
reg [2:0] z5, x, k, z14, z7, z3, z2;
reg cf, //comparing flag used to show that it was comparing on this comparing
level
    wf; //write flag
reg [2:0] cmp_out; //result of compare two numbers
reg [2:0] cmp_u; //compare up
reg [2:0] ml; //merging level
reg [2:0] ml copy1; //merging level
reg [2:0] ml copy2; //merging level
reg [2:0] ml copy3; //merging level
reg [1:0] local [0:5]; //new number got by merging
reg [2:0] local count, t pos;
wire [2:0] cmp_{\overline{d}}; //compare down
assign cmp d = cmp u + 1;
reg [2:0] st7 count;
//STATE : SET MERGED_VAL_IN_NEXT_COLUMN
reg [2:0] c;
//STATE : FIND SIMPLE IMPLICANTS
reg quine table [0:25][0:25]; //Quine table
reg [1:0] pi [0:31][0:5]; //prime implicants
reg [4:0] cpi; //count of prime implicants
reg [2:0] i11;
reg [2:0] j11;
//STATE : FILL 1 POINTS
reg [1:0] p1 [0:\overline{3}1][0:5];
reg [5:0] cp1;
//STATE : FILL QUINE TABLE
reg [5:0] i14, j14;
reg cmp_flag14;
//STATE: FIND CORE IMPLICANTS
reg [5:0] i16, z16;
reg [4:0] pos;
reg [5:0] c16;
//STATE: INDICATE COVERED LINES
reg [5:0] i17, z17;
```

```
//STATE: CREATE PETRICK TABLE
reg [4:0] c1pt [0:32];
reg petrick_table0 [0:20][0:20];
reg petrick_table1 [0:16][0:20];
reg petrick_table2 [0:12][0:20];
reg petrick_table3 [0:10][0:20];
reg petrick_table4 [0:8][0:20];
reg petrick_table5 [0:6][0:20];
reg petrick_table6 [0:4][0:20];
reg petrick_table7 [0:2][0:20];
reg petrick_table8 [0:1][0:20];
reg [4:0] pl; //petrick table level
reg [5:0] z18, 118;
//STATE: PETRICK METHODS CALCULATIONS
reg [4:0] 119, t\overline{19};
reg [4:0] i19, z19;
reg [4:0] pei;//position of extra implicant
reg [5:0] c1c;//count of 1 in column
reg [5:0] max c1c;
//STATE: WRITE RESULT
reg [1:0] result reg [0:15][0:4];
reg [4:0] z20;
//STATE: SEND RESULT
reg [5:0] i22;
```

Результаты размещения согласно основным метрикам представлены на Рисунке 3.1.

Design Timing Summary

etup		Hold		Pulse Width	
Worst Negative Slack (WNS):	0,023 ns	Worst Hold Slack (WHS):	0,085 ns	Worst Pulse Width Slack (WPWS):	3,750 ns
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	14436	Total Number of Endpoints:	14436	Total Number of Endpoints:	8556

Рисунок 3.1 — Показатели slack

3.2 Набор ограничений

В Листинге 3.2 представлен набор проектных ограничений для данного проекта.

Листинг 3.2 — Набор проектных ограничений для данного проекта

```
create_clock -period 10.000 -name sys_clk_pin -waveform {0.000 5.000} -add
[get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
set_property PACKAGE_PIN E3 [get_ports clk]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN C4} [get_ports r]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN D4} [get_ports t]
```

Были подключены тактовый сигнал, трансмиттер и ресивер.

3.3 Вариант размещения

На Рисунке 3.2 представлен вариант размещения на ПЛИС, сгенерированный Vivado.




Рисунок 3.2 — Вариант размещения на ПЛИС

Потребляемая мощность представлена на Рисунке 3.3.

Summary




Рисунок 3.3 — Показатели потребляемой мощности

4 ТЕСТИРОВАНИЕ

Для тестирования значений, полученных в ходе тестирования, создан модуль на SystemVerilog — test. Код представлен в Листинге 4.1.

```
module test();
          data_ready;
reg
reg [0:31] data;
reg [2:0] capacity;
         clk;
reg
wire ready_result;
wire [5:0] res count;
wire [9:0] result;
integer cnt;
reg write;
reg [5:0] c;
integer file;
parameter count res = 10000;
initial begin
   file = $fopen("results.json", "w");
    $fwrite(file, "[");
   write = 0;
   clk = 0;
   data ready = 1;
   capacity = 4;
   cnt = 0;
    c = 0;
end
always #10 begin
   clk <= ~clk;
always@(posedge clk) begin
    if(ready result) begin
       write <= 1;
       $fwrite(file, "{");
        $fwrite(file, "\"capacity\": %d,", capacity);
        $fwrite(file, "\"func\": \"%b\",", data);
        $fwrite(file, "\"result\" : [");
        c = 0;
        if (data ready && cnt < count res + 1) begin
           data ready <= 0;
        end
    end
    if (write && !result end) begin
        $write("\"%b\"", result);
        $fwrite(file, "\"%b\"", result);
       c = c + 1;
       if (c < res count) begin
           $fwrite(file, ",");
        end
    end
    if (result_end) begin
```

```
data = $urandom();
       capacity = $urandom range(3,5);
       case(capacity)
          3 : begin
              end
          4 : begin
              end
       endcase
       data ready <= 1;
       cnt <= cnt + 1;
       write <= 0;
       $write("\n");
       $fwrite(file, "]}");
       //$fwrite(file, "%d\n", capacity);
       if(cnt < count res) begin</pre>
          $fwrite(file, ",\n");
       end
   end
   if (cnt > count res) begin
       $fwrite(file, "]");
       $fclose(file);
       $finish;
   end
end
fsm3 m (.data ready(data ready), .data(data), .capacity(capacity), .clk(clk),
.ready result(ready result), .result end(result end),
.res count(res count), .result(result));
endmodule
```

В данном модуле генерируются 10000 тысяч случайных векторов для проверки. С помощью функций \$urandom() и \$urandom_range() генерируются случайный вектор и его кратность.

Далее полученный результат минимизации и исходный вектор записываются в файл в формате json с помощью функций \$write(), \$fwrite().

С помощью программы на языке Java происходит чтение данного файла. Затем для всех векторов вычисляется результат минимизации с помощью системной модели. Полученные значения сравниваются. Тест считается успешным, если все значения совпадают. В Листинге 4.2 представлен код чтения json файла.

Листинг 4.2 — Чтение json файла

```
package test verilog results;
import my system model.Wrapper2;
import org.json.simple.JSONArray;
import org.json.simple.JSONObject;
import org.json.simple.parser.JSONParser;
import org.json.simple.parser.ParseException;
import org.junit.jupiter.api.Test;
import java.io.FileReader;
import java.io.IOException;
import static org.junit.jupiter.api.Assertions.assertEquals;
public class TestVerilogResults {
   private static final String PATH =
"C:\\Users\\paras\\.Xilinx\\coursework2\\coursework2.sim\\sim 1\\behav\\xsim\\re
sults.json";
   private Result[] results;
    public void readVerilog(){
        Object o = null;
        try {
            o = new JSONParser().parse(new FileReader(PATH));
            JSONArray j = (JSONArray) o;
            JSONObject object;
            JSONArray arr res;
            String[] arr res str;
            Result[] results = new Result[j.size()];
            for (int i = 0; i < j.size(); i++) {
                object = (JSONObject) j.get(i);
                arr res = (JSONArray) object.get("result");
                arr res str = new String[arr res.size()];
                for (int k = 0; k < arr res.size(); k++) {
                    arr res str[k] = (String) arr res.get(k);
                results[i] = new Result((long) object.get("capacity"),
                         (String) object.get("func"),
                        arr_res_str);
            this.results = results;
        } catch (IOException | ParseException e) {
            e.printStackTrace();
        }
    public void testCheckMinimization() {
        readVerilog();
        Result res;
        for (Result result : results) {
            res = result;
            String sys model res = Wrapper2.calculate(res.func, (int)
res.capacity);
            System.out.println(sys_model res + " " + res.resultAsString + " " +
res.func + " " + res.capacity);
            if(sys model res.equals("0"))
                assertEquals("", res.resultAsString);
            else
                assertEquals(sys model res, res.resultAsString);
        }
    }
```

Пример полученного json файла представлен на Рисунке 4.1.

Рисунок 4.1 — Пример json файла

ЗАКЛЮЧЕНИЕ

В ходе выполнения данной работы было спроектировано вычислительное устройство для минимизации логической функции методом Куайна-Мак-Класски.

Был проведен анализ предметной области. Разработан набор модулей, описывающих процесс минимизации функции методом Куайна-Мак-Класски. Разработан набор модулей, описывающих процессы приёма и обработки UART. Разработан протоколу модуль данных ПО верхнего уровня, реализующий управление для совместной работы всех модулей. Проведена верификация. Составлена отчетная документация по проделанной работе.

Было продемонстрированно, что ПЛИС, благодаря своей гибкости и программируемости, позволяют создавать сложные цифровые схемы с высокой производительностью. Они обладают большим количеством входных и выходных портов, что позволяет создавать устройства с большим количеством входов и выходов.

Метод Куайна-Мак-Класски является эффективным инструментом для минимизации булевых выражений, что может быть полезно при проектировании цифровых схем и микропроцессоров. Этот метод позволяет логические функции и уменьшить количество используемых логических элементов, ЧТО приводит к увеличению скорости работы устройства.

Однако, стоит отметить, что хотя метод Куайна-Мак-Класски является эффективным инструментом для минимизации булевых выражений, он не всегда может быть применен для всех типов логических функций. В некоторых случаях, другие методы оптимизации могут быть более подходящими.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 2. Антик М.И. Математическая логика и программирование в логике [Электронный ресурс]: Учебное пособие / Антик М.И., Бражникова Е.В.— М.: МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 3. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 4. Паттерсон Д., Хеннесси Дж. Архитектура компьютера и проектирование компьютерных систем. 4-е изд. СПб.: Питер, 2012. ISBN 978-5-459-00291-1.
- 5. Харрис Дэвид М., Харрис Сара Л. Цифровая схемотехника и архитектура компьютера. Издательство: ДМК-Пресс, 2018 г.
- 6. Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. М.: Издательский дом «Додэка-ХХІ», 2007. 408 с.: илл. (Серия «Программируемые системы»).
- 7. Макконнелл С. Совершенный код. Мастер-класс / Пер. с англ. М.: Издательство «Русская редакция», 2013. 896 с.: ил.
- 8. Шафер Д., Фатрелл Р., Шафер Л. Управление программными проектами: достижение оптимального качества при минимуме затрат: Пер. с англ. М.: Издательский дом «Вильямс», 2004. 1136 с.: ил. Парал. тит. англ.
- 9. Таненбаум Эндрю, Остин Т. Архитектура компьютера. Издательство: Питер, 2019 г. Серия: Классика computer science. ISBN: 978-5-4461-1103-9, 816 с.

- 10. Вонг Б.П., Миттал А., Цао Ю., Старр Г. Нано-КМОП-схемы и проектирование на физическом уровне. Москва: Техносфера, 2014. 432 с., ISBN 978-5-94836-377-6.
- 11. Джонс М.Х. Электроника практический курс. Изд. 3-е, исправленное. Москва: Техносфера, 2021. 512 с. ISBN 978-5-94836-341-7.
- 12. Белоус А.И., Красников Г.Я., Солодуха В.А. Основы проектирования субмикронных микросхем. Москва: Техносфера, 2020. 782 с. ISBN 978-5-94836-603-6.
- 13. Рабан, Жан.М., Чандракасан, А., Николич, Б. Цифровые интегральные схемы. Методология проектирования. 2-е изд.: Пер. с англ. М.: ООО «И.Д. Вильямс», 2016. 912 с.: ил. Парал. тит. англ. ISBN 978-5-8459-1116-2 (рус.)
- 14. Савельев А.Я. Основы информатики. Москва: Издательство МГТУ им. Н.Э. Баумана, 2001. С. 232—239. 328 с. (Информатика в техническом университете). ISBN 5703815150.
- 15. Методические указания по ПР № 2 URL: onlineedu.mirea.ru/mod/resource/view.php?id=409130 (Дата обращения: 23.09.2022).
- 16. Реализация метода Куайна-Мак-Класски на Java URL: https://github.com/ironmaurus/mcquine (Дата обращения: 13.10.2023).

приложения

Приложение А — Системная модель

Приложение Б — Реализация на Verilog

Приложение В — Модуль top_module_test

Приложение А.1

Системная модель

Листинг А.1 — Системная модель

```
Системная молель
package my system model;
import java.util.ArrayList;
import java.util.Arrays;
public class Run {
    //Ввод данных с платы:
    static byte n0 = 5; //разрядность функции
    static byte[] func =
static byte n1 = 5; //разрядность функции
    static byte[] func1 =
\{1,1,1,0,0,1,1,1,1,1,1,0,1,1,1,0,0,0,1,0,0,1,1,0,0,0,1,0,0,1,1,0,0\};//\mathsf{Bektop}
    static byte n2 = 5; //разрядность функции
    static byte[] func2 =
string to array("00101000101100010100010110001");//вектор
    static byte n3 = 5; //разрядность функции
    static byte[] func3 =
string to array("11111111111111111111111111111111);//вектор
    static byte n4 = 2; //разрядность функции
    static byte[] func4 = string to array("11");//βεκτορ
   public static void main(String[] args) {
       //quineMcCluskey(func, n);
       ArrayList<byte[]> quineMcCluskey = quineMcCluskey(func3, n3);
       System.out.println(Arrays.toString(func3));
       for (byte[] arr : quineMcCluskey) {
           System.out.println(Arrays.toString(arr));
    }
   private static byte[] string to array(String str){
       byte[] arr = new byte[str.length()];
       for (int i = 0; i < str.length(); i++){
           arr[i] = (byte) Integer.parseInt(String.valueOf(str.charAt(i)));
       return arr;
    static ArrayList<byte[] > quineMcCluskey(byte[] func, int n) {
       byte k = (byte) Math.pow(2, n);
       //Массив регистров со всеми импилкантами, размер одного регситра - n,
размер массива 2**n
       byte[][] implicants = new byte[k][n];
       byte ci; //Кол-во импликант
       //Получаем список импликант
       ci = 0;
       String binary;
       int bs;
       for(int i = 0; i < k; i++){
           if(func[i] == 1) {
               binary = Integer.toBinaryString(i);
               bs = binary.length();
```

```
for(int j = n - bs; j < n; j++){
                    implicants[ci][j] = (byte)
Integer.parseInt(binary.substring(j - (n - bs), j+1 - (n - bs)));
                ci++;
            }
        //Группы
        byte[][][][] groups = new byte[6][k][k][n+1];
        //Распределение по группам
        //Группа с 5 переменными
        int c;
        byte[][] cn = new byte[6][n+1];
        for(int i = 0; i < ci; i++){
            c = count of 1(implicants[i], n);
            for (int j = 0; j < n; j++) { //Это ок, потому что системная модель
пишется с учетом будущей реализации на verilog
                groups[0][c][cn[0][c]][j] = implicants[i][j];
            cn[0][c]++;
        }
        //Переменные для склеивания
        byte cmp out; //result of compare two numbers
        byte[] local; //new number got by merging
        byte cmp d; //compare down
        byte cmp u; //compare up
        boolean wf; //write flag
        byte ml = 0; //merging level
        boolean cf = true; //comparing flag used to show that it was comparing
on this comparing level
        //Склеивание подгрупп в цикле
        while(cf) {
            cf = false;
            for (cmp u = 0; cmp u < n; cmp u++) {
                cmp \overline{d} = (byte) (cmp u + 1);
                for (int i = 0; i < cn[ml][cmp u]; i++) {
                    for (int j = 0; j < cn[ml][cmp d]; j++) {
                         //\Phiункции сравнения вынести в виде task'ов
                        cmp out = compare for merging(groups[ml][cmp u][i],
groups[ml][cmp_d][j], n); //больше 0 если можно склеить
                        if (cmp out >= 0) {
                            cf = true;
                             local = groups[ml][cmp u][i].clone();
                             local[cmp out] = 3;
                            local[n] = 0;
                            groups[ml][cmp u][i][n] = 4;
                            groups[ml][cmp d][j][n] = 4;
                            c = count of 1(local, n);
                            wf = true;
                             for (int p = 0; p < cn[ml + 1][c]; p++) {
```

```
if (compare implicants(local, groups[ml +
1][c][p], n)) {
                                     wf = false;
                                     break;
                                 }
                             }
                             if (wf) {
                                 groups[ml + 1][c][cn[ml + 1][c]] = local;
                                 cn[ml + 1][c]++;
                             }
                        }
                   }
               }
            }
            ml++;
        }
        //output cmd(groups, cn);
        //Таблица Квайна
        int[][] quine table = new int[32][32];
        //Массив простых импликант
        byte[][] pi = new byte[32][6]; //prime implicants
        //Поиск всех простых импликант
        int cpi = 0; //count of prime implicants
        for (int i = 0; i <= n; i++) {
            for (int j = 0; j \le n; j++) {
                for (int b = 0; b < cn[i][j]; b++){
                    if (groups[i][j][b][n] == 0){
                        pi[cpi] = groups[i][j][b].clone();
                        cpi++;
                    }
                }
            }
        }
        //Массив 1-точек функции
        byte[][] p1 = new byte[32][6];
        int cp1 = 0; //count of point 1
        for (int i = 0; i < n+1; i++) {
            for (int j = 0; j < cn[0][i]; j++) {
                p1[cp1] = groups[0][i][j].clone();
                p1[cp1][n] = 0;
                cp1++;
            }
        }
        //Заполнение таблицы Квайна
        for(int i = 0; i < ci; i++){
            for(int j = 0; j < cpi; j++){
                if (compare_for_q_table(p1[i], pi[j], n))
                    quine table[i][j] = 1;
            }
```

```
//Поиск ядерных импликант
        int cicr; //core implicant check result
        //int cci = 0;
        for(int i = 0; i < ci; i++){
            cicr = core implicant check(quine table[i], cpi);
            if(cicr >= 0) {
                pi[cicr][n] = 4;
                //cci++;
            }
        }
        //Отмечаем строки, перекрытые ядерными импликантами
        for (int i = 0; i < cpi; i++) {
            if(pi[i][n] == 4){
                for (int j = 0; j < cp1; j++) {
                    if (quine table[j][i] == 1){
                        p1[j][n] = 4;
                    }
                }
            }
        //Создадим отдельную табличку для Петрика из оставшихся простых
импликант
        int[] clpt = new int[32];
        int[][][] petrick table = new int[32][32][32];
        int l = 0; //petrick table level
        for (int i = 0; i < cp1; i++) {
            if(p1[i][n] == 0) {
                petrick table[0][c1pt[0]] = quine table[i].clone();
                c1pt[0]++;
        //Далее будем использовать одну из вариаций метода петрика.
        int pei = 0;//position of extra implicant
        //int cei = 0; //count of extra implicants
        int c1c = 0; //count of 1 in column
        int max_c1c = 0;
        if(c1pt[0] > 0) {
            while (true) {
                for (int i = 0; i < cpi; i++) {
                    for (int j = 0; j < c1pt[1]; j++) {
                        if (petrick table[l][j][i] == 1) {
                             c1c++;
                         }
                    }
                    if (c1c > max c1c) {
                        \max c1c = c1c;
                        pei = i;
                    c1c = 0;
                }
                pi[pei][n] = 4;
                for (int i = 0; i < c1pt[1]; i++) {
                    if (petrick table[l][i][pei] != 1) {
                        petrick table[1 + 1][c1pt[1 + 1]] =
petrick table[l][i].clone();
                        c1pt[1 + 1]++;
                if (c1pt[1 + 1] == 0) {
```

```
break;
            1++;
            \max c1c = 0;
        }
    }
    ArrayList<byte[]> res = new ArrayList<>();
    for (int i = 0; i < cpi; i++) {
        if(pi[i][n] == 4) {
            res.add(pi[i]);
   return res;
}
static int count_of_1(byte[] bin_num, int n){
    int c = 0;
    for (int j = 0; j < n; j++) {
        if (bin_num[j] == 1)
            c++;
   return c;
}
static int core implicant check(int[] a, int csi){
    int pos = 0;
    int c = 0;
    for (int i = 0; i < csi; i++) {
        if(a[i] == 1) {
            C++;
            pos = i;
        }
    }
    if (c == 1)
        return pos;
    else
        return -1;
}
static byte compare for merging(byte[] f1, byte[] f2, int n){
    int local count = 0;
    byte t_pos = 0;
    for (byte t = 0; t < n; t++) {
        if (f1[t] != f2[t]){
            local count++;
            t pos = t;
        }
    if (local count == 1)
        return t_pos;
    else
        return -1;
}
static boolean compare_implicants(byte[] f1, byte[] f2, int n) {
    for (int i = 0; i < n; i++) {
        if (f1[i] != f2[i]) {
```

```
return false;
}
return true;
}

static boolean compare_for_q_table(byte[] p1, byte[] si, int n) {
    for (int i = 0; i < n; i++) {
        if (!(p1[i] == si[i] || si[i] == 3)) {
            return false;
        }
    }
    return true;
}</pre>
```

Реализация функций для тестирования системной модели

Листинг А.2 — Реализация функций для тестирования системной модели

```
import java.io.File;
import java.io.FileNotFoundException;
import java.io.PrintWriter;
import java.util.ArrayList;
import java.util.Arrays;
import java.util.Scanner;
import static java.lang.Math.pow;
import static org.junit.jupiter.api.Assertions.assertTrue;
public class CheckMinimizedFunction {
    protected static final String BAD METRIC LINES =
"src/test/resources/badMetricLines.txt";
    private ArrayList<String> testingValues1;
    private ArrayList<String> testingValues2;
    private ArrayList<String> inputVectors;
    private int capacity;
    private int testValuesCount;
    public ArrayList<String> getTestingValues1() {
        return testingValues1;
    public ArrayList<String> getTestingValues2() {
        return testingValues2;
    public ArrayList<String> getInputVectors() {
        return inputVectors;
    public void launch(int capacity, int testValuesCount) {
        this.capacity = capacity;
        this.testValuesCount = testValuesCount;
        try {
            readResultArrays();
            readInputVector();
        } catch (FileNotFoundException e) {
            System.out.println("Can't read results and input vectors files");
            e.printStackTrace();
        }
    public void testCheckMinimization() {
        boolean res;
        for (int i = 0; i < testValuesCount; i++) {</pre>
            res = checkOneVector(i, 0);
            System.out.println(res + " :" + i);
            assertTrue(res);
        }
    public void testCheckMinimizationMy() {
        boolean res;
        for (int i = 0; i < testValuesCount; i++) {</pre>
            res = checkOneVector(i, 1);
            assertTrue(res);
```

```
private void readResultArrays() throws FileNotFoundException {
        Scanner scanner = new Scanner(new File(MainTest.SYSTEM MODEL RESULTS));
        testingValues1 = new ArrayList<>();
        while (scanner.hasNextLine()) {
            testingValues1.add(scanner.nextLine());
        }
        scanner.close();
        scanner = new Scanner(new File(MainTest.MY SYSTEM MODEL RESULTS));
        testingValues2 = new ArrayList<>();
        while(scanner.hasNextLine()){
            testingValues2.add(scanner.nextLine());
        scanner.close();
    private void readInputVector() throws FileNotFoundException {
        Scanner scanner = new Scanner(new File(MainTest.TESTING VECTORS));
        inputVectors = new ArrayList<>();
        while(scanner.hasNextLine()){
            inputVectors.add(scanner.nextLine());
        scanner.close();
    private boolean checkOneVector(int index, int mode) {
        boolean result = false;
        boolean final result = true;
        if (index > inputVectors.size() || index < 0) {</pre>
            System.out.println("Error: wrong index");
            return false;
        String[] implss = mode == 0 ? testingValues1.get(index).split("\\+") :
testingValues2.get(index).split("\\+");
        ArrayList<char[]> impls = new ArrayList<>();
        for (String imp : implss) {
            impls.add(imp.toCharArray());
        StringBuilder buf;
        for (int i = 0; i < pow(2, capacity); i++) {
            result = false;
            buf = new StringBuilder(Integer.toBinaryString(i));
            buf.insert(0, "0000".toCharArray(), 0, capacity - buf.length());
            for (char[] imp : impls) {
                result = checkOneImp(imp, buf.toString()) || result;
                //System.out.print(Arrays.toString(imp) + " ");
            System.out.print(i + " " + result + " " +
inputVectors.get(index).charAt(i) + " " + buf.toString()
                    +" " +"; ");
            final result = final result && ((result ? '1' : '0') ==
inputVectors.get(index).charAt(i));
        System.out.println();
        return final result;
```

```
private boolean checkOneImp(char[] imp, String index) {
        boolean res = true;
        for (char c : imp) {
            switch (c) {
                case ('a') -> res = index.charAt(0) == '0' && res;
                case ('A') -> res = index.charAt(0) == '1' && res;
                case ('b') -> res = index.charAt(1) == '0' && res;
                case ('B') -> res = index.charAt(1) == '1' && res;
                case ('c') -> res = index.charAt(2) == '0' && res;
                case ('C') -> res = index.charAt(2) == '1' && res;
                case ('d') -> res = index.charAt(3) == '0' && res;
                case ('D') -> res = index.charAt(3) == '1' && res;
                case ('e') -> res = index.charAt(4) == '0' && res;
                case ('E') -> res = index.charAt(4) == '1' && res;
                case ('0') -> res = false;
                case ('1') -> res = true;
            }
        return res;
   public boolean checkMetricOfResultFunction() throws FileNotFoundException {
        PrintWriter out = new PrintWriter(BAD METRIC LINES);
        for (int i = 0; i < testValuesCount; i++) {</pre>
            if(testingValues1.get(i).length() !=
testingValues2.get(i).length()){
                out.println(i+1 + " val1: " + testingValues1.get(i).length() + "
" + testingValues1.get(i) +
                        " my val: " + testingValues2.get(i).length() + " " +
testingValues2.get(i));
                out.println(inputVectors.get(i));
                out.close();
                return false;
        out.close();
        return true;
    }
```

Модуль TOP_MODULE

Листинг Б.1 — Реализация модуля верхнего уровня

```
module TOP MODULE (
    input clk, r,
    output t
);
//Fifo
reg read;
wire write;
wire [0:31] data in, data out;
wire [2:0] capacity_in, capacity_out;
wire [2:0] error_reg_in, error_reg_out;
wire empty;
//fsm
reg data ready;
wire ready_result, result_end;
wire [5:0] res_count;
wire [9:0] result;
//Transmitter
reg send;
wire ready next;
parameter CHECK FIFO = 0;
parameter READ \overline{F}IFO = 1;
parameter WAIT FOR RESULT = 2;
parameter SAVE RESULT = 3;
parameter SEND_RESULT = 4;
parameter SEND RESULT 1 = 5;
parameter SEND_ERROR RESULT = 6;
parameter END \overline{OF} ERR\overline{OR} = 7;
parameter READ 0 = 8;
integer state;
reg [9:0] result reg [0:15];
reg [5:0] res count reg;
reg [5:0] i;
reg [5:0] j;
reg [9:0] result tr;
initial begin
    state = 0;
    read = 0; //Fifo
    data_ready = 0; // fsm
    send = 0; // Transmitter
    i = 0; j = 0;
    result tr = 0;
    res_count_reg = 0;
end
always@(posedge clk)begin
    case(state)
        CHECK FIFO: begin
             if(!empty) begin
                 read <= 1;
                 state <= READ 0;
             end
        end
```

```
READ 0: begin
         read <= 0;
         state <= READ_FIFO;</pre>
    READ FIFO: begin
         if (error reg out != 0) begin
             state <= SEND ERROR RESULT;</pre>
        end
        else begin
             data_ready <= 1;</pre>
             state <= state + 1;
         end
    end
    WAIT FOR RESULT: begin
        data ready <= 0;</pre>
        if (ready result) begin
             res count reg <= res count;
             state <= state + 1;</pre>
        end
    end
    SAVE RESULT: begin
         if (i < res_count_reg) begin</pre>
             result reg[i] <= result;</pre>
             i <= i + 1;
        end
        else begin
             state <= state + 1;
             i <= 0;
        end
    end
    SEND RESULT: begin
         if (j < res count reg) begin
             result tr <= result reg[j];</pre>
             send <= 1;
             state <= state + 1;</pre>
        end
        else begin
             state <= 0;
             j <= 0;
        end
    end
    SEND RESULT 1: begin
        send <= 0;
        if (ready next) begin
             j <= j + 1;
             state <= state - 1;</pre>
        end
    end
    SEND ERROR RESULT: begin
         send \leq 1;
         state <= state + 1;
    end
    END OF ERROR: begin
         send <= 0;
         if (ready next) begin
             state <= CHECK FIFO;</pre>
         end
    end
endcase
```

```
Fifo fifo (write, read, clk, data_in, capacity_in, error_reg_in, data_out, capacity_out, error_reg_out, empty);
fsm3 fsm3 (data_ready, data_out, capacity_out, clk, ready_result, result_end, res_count, result);
Transmitter tr (result_tr, res_count_reg, capacity_out, error_reg_out, empty, send, clk, t, ready_next);
Reciever rc (r, clk, data_in, capacity_in, error_reg_in, write);
endmodule
```

Модуль Fifo

Листинг Б.2 — Реализация модуля Fifo

```
module Fifo(input write, read, clk,
             [0:31] data in, [2:0] capacity in, [2:0] error reg in,
             output reg [0:31] data_out, reg [2:0] capacity_out, reg [2:0]
error_reg_out, reg empty);
reg [0:31] data_arr
                           [0:3];
reg [2:0] capacity_arr [0:3];
reg [2:0] error_reg_arr [0:3];
reg [1:0] wp;
reg [1:0] rp;
reg [2:0] c;
initial begin
    y = 0;
    rp = 0;
    empty = 1;
    c = 0;
end
always@(posedge clk) begin
    if(read && !empty) begin
        data out <= data arr[rp];</pre>
        capacity_out <= capacity_arr[rp];</pre>
        error_reg_out <= error_reg_arr[rp];</pre>
        rp <= rp + 1;
        c <= c - 1;
        if (c - 1 == 0)
            empty <= 1;</pre>
    end
    if(write) begin
        data_arr[wp] <= data_in;</pre>
        capacity_arr[wp] <= capacity_in;</pre>
        error_reg_arr[wp] <= error_reg_in;</pre>
        wp <= wp + 1;
        if (c < 4)
            c <= c + 1;
        if (wp + 1 == rp)
            rp <= rp + 1;
        empty <= 0;
    end
end
endmodule
```

Модуль fsm3

Листинг Б.3 — Реализация модуля fsm3

```
module fsm3 (
    input
                      data ready,
               [0:31] data,
    input
               [2:0] capacity,
    input
    input
                      clk,
                      ready_result,
    output reg
                      result end,
    output reg
    output reg [5:0] res count,
    output reg [9:0] result //10 bits = 5 * 2; 5 - переменных в импилканте,
                             //2 - бита для кодирования одного символа в
импилканте (0,1,-,*)
);
parameter WAIT FOR DATA = 0;
parameter READ IMPLICANTS = 1;
parameter FILLING THE INITIAL GROUP = 2;
parameter COMPARE FOR MERGING = 3;
parameter MERGING = 4;
parameter GET_COUNT_OF_1_IN_LOCAL = 5;
parameter SET MERGED VAL IN NEXT COLUMN = 6; //set merged value in next column
of merging table
parameter COMPARE_IMPLICANTS = 7;
parameter ITERATTION_J = 8; //TODO: убрать вторую t
parameter ITERATTION_I = 9;
parameter ITERATTION_CMP = 10;
parameter FIND SIMPLE IMPLICANTS = 11;
parameter FILL 1 POINTS = 12;
parameter COMPARE FOR Q TABLE = 13;
parameter FILL QUINE TABLE = 14;
parameter CORE_IMPLICANT_CHECK = 15;
parameter FIND CORE IMPLICANTS = 16;
parameter INDICATE COVERED LINES = 17;
parameter CREATE PETRICK TABLE = 18;
parameter PETRICK METHODS CALCULATIONS = 19;
parameter WRITE RESULT = \overline{20};
parameter READY RESULT FLAG = 21;
parameter SEND RESULT = 22;
parameter RESET = 31;
reg [4:0] state;
initial begin
    state = RESET;
end
`include "fsm regs.vh"
always@(posedge clk) begin
    case(state)
    WAIT FOR DATA: begin
        if (data ready) begin
            state <= state + 1;//READ IMPLICANTS</pre>
        end
    end
    READ IMPLICANTS: begin
        if(z1 == 31) begin
            state <= state + 1;//FILLING THE INITIAL GROUPS</pre>
```

```
end
        if (data[z1] == 1'b1) begin
             implicants[ci][0] <= {1'b0, z1[4]};
             implicants[ci][1] <= {1'b0, z1[3]};
             implicants[ci][2] <= {1'b0, z1[2]};</pre>
             implicants[ci][3] <= {1'b0, z1[1]};</pre>
             implicants[ci][4] <= {1'b0, z1[0]};
             implicants[ci][5] <= 2'b00;</pre>
             ci <= ci+1;
        end
        z1 \le z1 + 1;
    end
    FILLING THE INITIAL GROUP: begin
        ci12 <= ci;
        if (12 < ci) begin
            cntr2 = 0;
             for(z2 = 0; z2 < 5; z2 = z2 + 1) begin//Убрать в отдельное состояние
                 if (implicants[12][z2] == 2'b01)
                     cntr2 = cntr2+1;
             end
             groups0 [cntr2] [cn[0][cntr2]][0] <= implicants[12][0];</pre>
             groups0 [cntr2] [cn[0][cntr2]][1] <= implicants[12][1];</pre>
             groups0 [cntr2] [cn[0][cntr2]][2] <= implicants[12][2];</pre>
             groups0 [cntr2] [cn[0][cntr2]][3] <= implicants[12][3];</pre>
             groups0 [cntr2] [cn[0][cntr2]][4] <= implicants[12][4];</pre>
             groups0 [cntr2] [cn[0][cntr2]][5] <= implicants[12][5];
             //c[12] <= cntr2;
             cn[0][cntr2] \le cn[0][cntr2] + 1;
             12 <= 12 + 1;
        end
        else begin
             state <= state + 1;</pre>
                                    //COMPARE FOR MERGING
    end
    COMPARE FOR MERGING: begin //compare two implicants to understand if can we
merge them
        if (j < cn[ml][cmp d] \&\& i < cn[ml][cmp u]) begin
            case(ml)
             0: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups0[cmp u][i][z3] != groups0[cmp d][j][z3])begin
                         local count = local count + 1;
                         t pos = z3;
                     end
                 end
             end
             1: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups1[cmp u][i][z3] != groups1[cmp d][j][z3])begin
                         local count = local count + 1;
                         t pos = z3;
                     end
                 end
             end
             2: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups2[cmp u][i][z3] != groups2[cmp d][j][z3])begin
                          local count = local count + 1;
                          t pos = z3;
                     end
                 end
             end
```

```
3: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups3[cmp u][i][z3] != groups3[cmp d][j][z3])begin
                          local count = local count + 1;
                         t pos = z3;
                     end
                 end
            end
            4: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups4[cmp_u][i][z3] != groups4[cmp_d][j][z3])begin
                         local_count = local_count + 1;
                         t pos = z3;
                     end
                 end
            end
            5: begin
                 for (z3 = 0; z3 < 5; z3=z3+1) begin
                     if(groups5[cmp u][i][z3] != groups5[cmp d][j][z3])begin
                         local count = local count + 1;
                         t pos = z3;
                     end
                 end
            end
            endcase
            if (local count == 1)begin
                 cmp out <= t pos;
            end
            else begin
                 cmp out <= 3'b111;</pre>
            end
            local count = 0;
        end
        else begin
            cmp_out <= 3'b111;</pre>
        state <= state + 1;//MERGING</pre>
    end
    MERGING: begin
            if (cmp u < 5) begin
                 if (i < cn[ml copy1][cmp u]) begin</pre>
                     if (j < cn[ml copy1][cmp d]) begin</pre>
                         if (cmp out < 7) begin
                              cf <= 1;
                              case(ml copy1)
                              0: begin
                                  local[0] <= groups0[cmp u][i][0]; local[1] <=</pre>
groups0[cmp u][i][1]; local[2] <= groups0[cmp u][i][2];</pre>
                                  local[3] <= groups0[cmp u][i][3]; local[4] <=
groups0[cmp u][i][4];
                                  groups0[cmp_u][i][5] <= 2'b11;
                                  groups0[cmp d][j][5] <= 2'b11;
                              end
                              1: begin
                                  local[0] <= groups1[cmp u][i][0]; local[1] <=</pre>
groups1[cmp u][i][1]; local[2] <= groups1[cmp u][i][2];
                                  local[3] <= groups1[cmp_u][i][3]; local[4] <=</pre>
groups1[cmp u][i][4];
                                  groups1[cmp u][i][5] <= 2'b11;
                                  groups1[cmp_d][j][5] <= 2'b11;
                              end
```

```
2: begin
                                  local[0] <= groups2[cmp u][i][0]; local[1] <=
groups2[cmp_u][i][1]; local[2] <= groups2[cmp_u][i][2];
                                  local[3] <= groups2[cmp u][i][3]; local[4] <=</pre>
groups2[cmp u][i][4];
                                  groups2[cmp_u][i][5] <= 2'b11;
                                  groups2[cmp_d][j][5] <= 2'b11;
                              end
                              3: begin
                                  local[0] <= groups3[cmp_u][i][0]; local[1] <=</pre>
groups3[cmp_u][i][1]; local[2] <= groups3[cmp_u][i][2];
                                  local[3] <= groups3[cmp_u][i][3]; local[4] <=</pre>
groups3[cmp u][i][4];
                                  groups3[cmp u][i][5] <= 2'b11;
                                  groups3[cmp d][j][5] <= 2'b11;
                              end
                              4: begin
                                  local[0] <= groups4[cmp u][i][0]; local[1] <=</pre>
groups4[cmp u][i][1]; local[2] <= groups4[cmp u][i][2];</pre>
                                  local[3] <= groups4[cmp u][i][3]; local[4] <=
groups4[cmp u][i][4];
                                  groups4[cmp u][i][5] <= 2'b11;
                                  groups4[cmp d][j][5] <= 2'b11;
                              end
                              endcase
                              local[cmp_out] <= 2'b10;</pre>
                              local[5] <= 0;
                              state <= state + 1; //GET COUNT OF 1 IN LOCAL
                         end
                         else begin
                              state <= state + 4; //ITERATTION J</pre>
                         end
                     end
                     else begin
                         state <= state + 5; //ITERATTION I</pre>
                     end
                 end
                 else begin
                     state <= state + 6; //ITERATTION CMP</pre>
                 end
            end
            else begin
                 cmp u \ll 0;
                 ml \ll ml + 1;
                 ml copy1 <= ml copy1 + 1;
                 ml copy2 <= ml copy2 + 1;
                 ml copy3 <= ml copy3 + 1;
                 if^-(cf == 0) begin
                     state <= state + 7; //FIND SIMPLE IMPLICANT</pre>
                 end
                 cf \ll 0;
            end
    end
    GET COUNT OF 1 IN LOCAL: begin
         c = 0;
        for (z5 = 0; z5 < 5; z5=z5+1) begin
            if (local[z5] == 2'b01)
                 _{c} = _{c+1};
        wf \ll 1;
                                      //SET MERGED VAL IN NEXT COLUMN
        state <= state + 1;
```

```
SET MERGED VAL IN NEXT COLUMN: begin
        if (p < cn[ml copy2 + 1][_c]) begin //Check if we already have this new
implicant in table
            state <= state + 1;//COMPARE IMPLICANTS</pre>
        end
        else begin //If we don't have it - write to table
            if (wf) begin
                case(ml copy2)
                0: begin
                    groups1[_c][cn[1][_c]][0] <= local[0];
groups1[_c][cn[1][_c]][1] <= local[1];    groups1[_c][cn[1][_c]][2] <= local[2];
                    groups1[_c][cn[1][_c]][3] <= local[3];
groups1[ c][cn[1][ c]][4] <= local[4]; groups1[ c][cn[1][ c]][5] = local[5];
                end
                1: begin
                    groups2[ c][cn[2][ c]][0] <= local[0];
groups2[ c][cn[2][ c]][1] <= local[1]; groups2[ c][cn[2][ c]][2] <= local[2];
                    groups2[_c][cn[2][_c]][3] <= local[3];
groups2[ c][cn[2][ c]][4] <= local[4]; groups2[ c][cn[2][ c]][5] = local[5];
                end
                2: begin
                    groups3[_c][cn[3][_c]][0] <= local[0];
groups3[ c][cn[3][ c]][1] <= local[1];    groups3[ c][cn[3][ c]][2] <= local[2];
                    groups3[_c][cn[3][_c]][3] <= local[3];
groups3[ c][cn[3][ c]][4] <= local[4];    groups3[ c][cn[3][ c]][5] = local[5];
                end
                3: begin
                    groups4[ c][cn[4][ c]][0] <= local[0];
groups4[ c][cn[4][ c]][1] <= local[1]; groups4[ c][cn[4][ c]][2] <= local[2];
                    groups4[ c][cn[4][ c]][3] <= local[3];
groups4[ c][cn[4][ c]][4] <= local[4]; groups4[ c][cn[4][ c]][5] = local[5];
                end
                4: begin
                    groups5[ c][cn[5][ c]][0] <= local[0];
groups5[ c][cn[5][ c]][1] <= local[1]; groups5[ c][cn[5][ c]][2] <= local[2];
                    groups5[ c][cn[5][ c]][3] <= local[3];
groups5[ c][cn[5][_c]][4] <= local[4]; groups5[_c][cn[5][_c]][5] = local[5];</pre>
                end
                endcase
                cn[ml copy2+1][ c] <= cn[ml copy2+1][ c] + 1;</pre>
            end
            state <= state + 2;//ITERATTION J</pre>
            p <= 0;
        end
    end
    COMPARE IMPLICANTS: begin
        st7_count = 0;
        case(ml copy3)
        0: begin
            for (z7 = 0; z7 < 5; z7=z7+1) begin
                if(local[z7] == groups1[c][p][z7]) begin
                     st7 count = st7 count + 1;
                end
            end
        end
        1: begin
            for (z7 = 0; z7 < 5; z7=z7+1) begin
                if(local[z7] == groups2[c][p][z7]) begin
                    st7 count = st7 count + 1;
                end
            end
        end
```

```
2: begin
            for (z7 = 0; z7 < 5; z7=z7+1) begin
                if(local[z7] == groups3[c][p][z7]) begin
                    st7 count = st7 count + 1;
                end
            end
        end
        3: begin
            for (z7 = 0; z7 < 5; z7=z7+1) begin
                if(local[z7] == groups4[_c][p][z7]) begin
                    st7_count = st7_count + 1;
                end
            end
        end
        4: begin
            for (z7 = 0; z7 < 5; z7=z7+1) begin
                if(local[z7] == groups5[c][p][z7]) begin
                    st7 count = st7 count + 1;
                end
            end
        end
        endcase
        if (st7\_count == 5) begin
            wf \ll 0;
        end
        state <= state - 1;//SET MERGED VAL IN NEXT COLUMN
        p \le p + 1;
    end
    ITERATTION J: begin
        j <= j + 1;
        state <= state - 5;//COMPARE FOR MERGING</pre>
    ITERATTION I: begin
        j <= 0;
        i \le i + 1;
        state <= state - 6;//COMPARE FOR MERGING</pre>
    end
    ITERATTION CMP: begin
        j <= 0;
        i <= 0;
        cmp u \le cmp u + 1;
        state <= state - 7;//COMPARE FOR MERGING</pre>
   end
   FIND SIMPLE IMPLICANTS: begin
        if (i11 <= capacity) begin
            if (j11 <= capacity) begin
                if(z11 < cn[i11][j11]) begin
                    case(i11)
                    0: begin
                        if (groups0[j11][z11][5] == 0) begin
                            pi[cpi][0] <= groups0[j11][z11][0]; pi[cpi][1] <=</pre>
groups0[j11][z11][1]; pi[cpi][2] <= groups0[j11][z11][2];
                            pi[cpi][3] <= groups0[j11][z11][3]; pi[cpi][4] <=</pre>
cpi <= cpi + 1;
                        end
                    end
                    1: begin
                        if (groups1[j11][z11][5] == 0) begin
                            pi[cpi][0] <= groups1[j11][z11][0]; pi[cpi][1] <=</pre>
groups1[j11][z11][1]; pi[cpi][2] <= groups1[j11][z11][2];
```

```
pi[cpi][3] <= groups1[j11][z11][3]; pi[cpi][4] <=</pre>
groups1[j11][z11][4];    pi[cpi][5] <= groups1[j11][z11][5];
                             cpi <= cpi + 1;
                         end
                     end
                     2: begin
                         if (groups2[j11][z11][5] == 0) begin
                             pi[cpi][0] <= groups2[j11][z11][0]; pi[cpi][1] <=
groups2[j11][z11][1]; pi[cpi][2] <= groups2[j11][z11][2];
                             pi[cpi][3] <= groups2[j11][z11][3]; pi[cpi][4] <=</pre>
groups2[j11][z11][4]; pi[cpi][5] <= groups2[j11][z11][5];
                             cpi <= cpi + 1;
                         end
                     end
                     3: begin
                         if (groups3[j11][z11][5] == 0) begin
                             pi[cpi][0] <= groups3[j11][z11][0]; pi[cpi][1] <=</pre>
groups3[j11][z11][1]; pi[cpi][2] <= groups3[j11][z11][2];
                             pi[cpi][3] <= groups3[j11][z11][3]; pi[cpi][4] <=</pre>
groups3[j11][z11][4]; pi[cpi][5] <= groups3[j11][z11][5];
                             cpi <= cpi + 1;
                         end
                     end
                     4: begin
                         if (groups4[j11][z11][5] == 0) begin
                             pi[cpi][0] <= groups4[j11][z11][0]; pi[cpi][1] <=</pre>
groups4[j11][z11][1]; pi[cpi][2] <= groups4[j11][z11][2];
                             pi[cpi][3] <= groups4[j11][z11][3]; pi[cpi][4] <=
groups4[j11][z11][4]; pi[cpi][5] <= groups4[j11][z11][5];
                             cpi <= cpi + 1;
                     end
                     5: begin
                         if (groups5[j11][z11][5] == 0) begin
                             pi[cpi][0] <= groups5[j11][z11][0]; pi[cpi][1] <=</pre>
groups5[j11][z11][1]; pi[cpi][2] <= groups5[j11][z11][2];
                             pi[cpi][3] <= groups5[j11][z11][3]; pi[cpi][4] <=</pre>
groups5[j11][z11][4]; pi[cpi][5] <= groups5[j11][z11][5];
                             cpi <= cpi + 1;
                         end
                     end
                     endcase
                     z11 \le z11 + 1;
                end
                else begin
                     z11 <= 0;
                     j11 <= j11 + 1;
                end
            end
            else begin
                i11 <= i11 + 1;
                j11 <= 0;
            end
        end
        else begin
            state <= state + 1;//FILL 1 POINTS</pre>
            i11 <= 0;
        end
    end
    FILL 1 POINTS: begin
        if (z12 < ci12) begin
            p1[cp1][0] <= implicants[z12][0];
```

```
p1[cp1][1] <= implicants[z12][1];
             p1[cp1][2] <= implicants[z12][2];</pre>
             p1[cp1][3] <= implicants[z12][3];
             p1[cp1][4] <= implicants[z12][4];</pre>
             p1[cp1][5] <= 2'b00;
             cp1 <= cp1+1;
             z12 \le z12 + 1;
        end
        else begin
             state <= state + 1; //COMPARE_FOR_Q_TABLE</pre>
        end
    end
    COMPARE FOR Q TABLE: begin
        if (i14 < cp1) begin
             if (j14 < cpi) begin
                 for(z14 = 0; z14 < 5; z14 = z14 + 1) begin
                     if(!(p1[i14][z14] == pi[j14][z14]) || (pi[j14][z14] == 2)))
begin
                          cmp flag14 <= 0;
                     end
                 end
                 state <= state + 1; //FILL QUINE TABLE;</pre>
             end
             else begin
                 j14 <= 0;
                 i14 <= i14 + 1;
             end
        end
        else begin
             i14 <= 0;
             state <= state + 2;//CORE IMPLICANT CHECK</pre>
        end
    end
    FILL QUINE TABLE: begin
        if (cmp flag14) begin
             quine_table[i14][j14] <= 1'b1;</pre>
        end
        else begin
             quine_table[i14][j14] <= 1'b0;</pre>
        end
        state <= state - 1; //COMPARE FOR Q TABLE</pre>
        cmp flag14 <= 1;</pre>
        j14 <= j14 + 1;
    end
    CORE IMPLICANT CHECK: begin
        if (i16 < cp1) begin
             if (z16 < cpi) begin
                 if (quine table[i16][z16] == 1) begin
                     c16 = c16 + 1;
                     pos <= z16;
                 end
                 z16 \le z16 + 1;
             end
             else begin
                 z16 <= 0;
                 if (c16 != 1)
                     pos <= 5'b11111;
                 state <= state + 1;</pre>
                                         //FIND CORE IMPLICANTS
             end
        end
        else begin
             i16 <= 0;
```

```
state <= state + 2; //INDICATE COVERED LINES</pre>
    end
end
FIND CORE IMPLICANTS: begin
    if (pos != 5'b11111) begin
        pi[pos][5] <= 3;
    end
    i16 <= i16 + 1;
    c16 = 0;
    state <= state - 1; //CORE_IMPLICANT_CHECK</pre>
end
INDICATE_COVERED_LINES: begin
    if(i17 < cpi) begin
        if (pi[i17][5] == 3) begin
            if (z17 < cp1) begin
                 if(quine\ table[z17][i17] == 1)\ begin
                     p1[z17][5] \le 3;
                 end
                 z17 \le z17 + 1;
            end
            else begin
                 z17 <= 0;
                 i17 <= i17 + 1;
            end
        end
        else begin
            i17 <= i17 + 1;
        end
    end
    else begin
        i17 <= 0;
        state <= state + 1; //CREATE PETRICK TABLE</pre>
end
CREATE PETRICK TABLE: begin
    if (z18 < cp1) begin
        if(p1[z18][5] == 0) begin
            if (118 < cpi) begin
                 petrick_table0[c1pt[0]][118] <= quine_table[z18][118];</pre>
                 118 <= 118 + 1;
            end
            else begin
                 z18 \le z18 + 1;
                 118 <= 0;
                 c1pt[0] <= c1pt[0] + 1;
            end
        end
        else
            z18 <= z18 + 1;
    end
    else begin
        state <= state + 1;
    end
end
PETRICK_METHODS_CALCULATIONS: begin
    if(c1pt[0] > 0) begin
       if (i19 < cpi) begin
            if (z19 < c1pt[pl]) begin
                 case (pl)
                 0: begin
                     if(petrick_table0[z19][i19] == 1)begin
                         c1c <= c1c + 1;
```

```
end
         end
         1: begin
             if(petrick_table1[z19][i19] == 1)begin
                 c1c <= c1c + 1;
         end
         2: begin
             if(petrick\_table2[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         3: begin
             if(petrick_table3[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         4: begin
             if(petrick_table4[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         5: begin
             if(petrick\ table5[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         6: begin
             if(petrick\ table6[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         7: begin
             if(petrick\ table7[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         8: begin
             if(petrick_table8[z19][i19] == 1)begin
                 c1c <= c1c + 1;
             end
         end
         endcase
         z19 \le z19 + 1;
     end
     else begin
         z19 <= 0;
         if (c1c > max c1c) begin
             max c1c <= c1c;
             pei <= i19;
         end
         c1c <= 0;
         i19 <= i19 + 1;
     end
end
else begin
     pi[pei][5] <= 3;
     if (119 < c1pt[pl]) begin
         case (pl)
         0: begin
             if(petrick table0[119][pei] != 1) begin
                 if (t19 < cpi) begin
```

```
petrick table1[c1pt[1]][t19] <=</pre>
petrick table0[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[1] <= c1pt[1] + 1;
                              end
                         end
                         else
                              119 <= 119 + 1;
                     end
                     1: begin
                         if(petrick table1[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick table2[c1pt[2]][t19] <=</pre>
petrick table1[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[2] \le c1pt[2] + 1;
                              end
                         end
                         else
                              119 <= 119 + 1;
                     end
                     2: begin
                         if (petrick table2[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick table3[c1pt[3]][t19] <=</pre>
petrick table2[119][t19];
                                  t19 \le t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[3] <= c1pt[3] + 1;</pre>
                              end
                         end
                         else
                              119 <= 119 + 1;
                     end
                     3: begin
                          if(petrick table3[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick table4[c1pt[4]][t19] <=</pre>
petrick table3[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[4] \le c1pt[4] + 1;
                              end
                         end
                         else
                              119 <= 119 + 1;
                     4: begin
```

```
if(petrick table4[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick table5[c1pt[5]][t19] <=</pre>
petrick table4[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[5] <= c1pt[5] + 1;</pre>
                              end
                          end
                          else
                              119 <= 119 + 1;
                     end
                     5: begin
                          if(petrick table5[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick_table6[c1pt[6]][t19] <=</pre>
petrick table5[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[6] \le c1pt[6] + 1;
                              end
                          end
                          else
                              119 <= 119 + 1;
                     end
                     6: begin
                          if(petrick table6[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick_table7[c1pt[7]][t19] <=</pre>
petrick_table6[119][t19];
                                  t19 <= t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[7] <= c1pt[7] + 1;</pre>
                              end
                          end
                          else
                              119 <= 119 + 1;
                     end
                     7: begin
                          if(petrick table7[119][pei] != 1) begin
                              if (t19 < cpi) begin
                                  petrick table8[c1pt[8]][t19] <=</pre>
petrick table7[119][t19];
                                  t19 \le t19 + 1;
                              end
                              else begin
                                  119 <= 119 + 1;
                                  t19 <= 0;
                                  c1pt[8] \le c1pt[8] + 1;
                              end
                          end
                          else
                              119 <= 119 + 1;
```

```
8: begin
                          119 <= 119 + 1;
                      end
                      endcase
                 end
                 else begin
                      119 <= 0;
                      if (c1pt[pl + 1] == 0)begin
                          state <= state + 1;</pre>
                      end
                      pl <= pl + 1;
                      max c1c <= 0;
                      i19 <= 0;
                 end
            end
        end
        else begin
             state <= state + 1;</pre>
        end
    end
    WRITE RESULT: begin
        if (z20 < cpi) begin
             if(pi[z20][5] == 3) begin
                 result reg[res count][0] <= pi[z20][0]; result reg[res count][1]</pre>
\leq pi[z20][1];
                 result reg[res count][2] <= pi[z20][2]; result reg[res count][3]
\leq pi[z20][3];
                 result reg[res count][4] <= pi[z20][4];
                 res count <= res count + 1;
             end
             z20 \le z20 + 1;
        end
        else
             state <= state + 1;
    end
    READY RESULT FLAG: begin
        ready_result <= 1;</pre>
        state <= state + 1;
    end
    SEND RESULT: begin
        ready result <= 0;</pre>
        if(i2\overline{2} < res count) begin
             result[9:8] <= result reg[i22][0]; result[7:6] <=</pre>
result reg[i22][1];
             result[5:4] <= result reg[i22][2]; result[3:2] <=</pre>
result reg[i22][3];
             result[1:0] <= result reg[i22][4];</pre>
             i22 <= i22 + 1;
        end
        else begin
             result end <= 1;
             state <= RESET;</pre>
        end
    end
    RESET: begin
        result end <= 0;
        ready_result <= 0;</pre>
        result <= 0;
        res count <= 0;
        ci <= 5'b00000;
        i \le 0; j \le 0;
```

```
for(k = 0; k < 6; k=k+1)begin
            for(x = 0; x < 6; x=x+1)begin
                cn[k][x] = 5'b00000;
            end
        end
        cf <= 0;
        ml \ll 0;
        ml copy1 <= 0;
        ml_copy2 <= 0;
        ml_copy3 <= 0;
        cmp_u <= 0;
        p < = 0;
        local count = 0;
        cpi <= 0;
        i11 <= 0;
        j11 <= 0;
        cp1 <= 0;
        i14 <= 0;
        j14 <= 0;
        cmp flag14 <= 1;</pre>
        i16 <= 0; z16 <= 0; pos <= 0; c16 = 0;
        i17 <= 0;
        pl <= 0;
        for (t = 0; t < 29; t = t + 1) begin
            c1pt[t] <= 6'b000000;
        end
        pei <= 0; c1c <= 0; max c1c <= 0; i19 <= 0;
        i22 <= 0;
        state <= 0;
        k = 0; t = 0; z2 = 0; z1 = 0; z3 = 0; 12 <= 0; z5 = 0; z7 = 0; z11 <= 0;
z12 \ll 0; z14 = 0;
        cmp out <= 0;
        local[0] <= 0; local[1] <= 0; local[2] <= 0;
        local[3] <= 0; local[4] <= 0; local[5] <= 0;
        t pos = 0;
         c = 0;
        \overline{z}17 = 0; z18 <= 0; 118 <= 0; z19 <= 0; 119 <= 0; t19 <= 0; z20 <= 0;
    end
    endcase
end
endmodule
```

Модуль Transmitter

Листинг Б.4 — Реализация модуля Transmitter

```
module Transmitter(
    input [9:0] result, [5:0] res count, [2:0] capacity, [2:0] error reg,
    input empty, send, clk,
    output t, reg ready next
// UART TRANSMITTER
reg [7:\overline{0}] data_ut;
reg start;
wire rNext;
// ASCII CODER
reg [4:0] code;
wire [7:0] ascii code;
reg [5:0] cnt;
reg [3:0] p;
reg [3:0] z;
reg [5:0] rc;
integer state;
parameter WAIT SEND = 0;
parameter SEND_LETTER = 1;
parameter WAIT_rNext = 2;
parameter SEND_ERROR = 3;
parameter SEND_NUM_ERROR = 4;
parameter SEND CR = 5;
parameter END = 6;
parameter PART END = 7;
parameter WAIT_NEXT_PART = 8;
parameter SEND CR ER = 9;
initial begin
    cnt = 0;
    p = 0;
    state = 0;
    start = 0;
    rc = 1;
    ready next = 0;
end
always@(posedge clk)begin
    case(state)
        WAIT SEND: begin
            ready next <= 0;</pre>
             start <= 0;
             if(send) begin
                 if (error reg == 0) begin
                     p \le (10 - 2*(5 - capacity)) - 1;
                     state <= state + 1;</pre>
                 else begin
                     state <= state + 3;//SEND ERROR</pre>
                 end
             end
        end
```

```
SEND LETTER: begin
    if (cnt < capacity) begin
        case(cnt)
             0: begin
                 if(result[p] == 0 \&\& result[p-1] == 0) begin
                     code <= 5'b01010;
                      start <= 1;
                      state <= state + 1;
                 end
                 else if(result[p-1] == 1) begin
                     code <= 5'b11010;</pre>
                     start <= 1;
                     state <= state + 1;</pre>
                  end
             end
             1: begin
                 if (result[p-2] == 0 \&\& result[p-3] == 0) begin
                     code <= 5'b01011;</pre>
                     start <= 1;
                     state <= state + 1;</pre>
                 end
                 else if(result[p-3] == 1) begin
                     code <= 5'b11011;
                     start <= 1;
                      state <= state + 1;
                  end
             end
             2: begin
                 if(result[p-4] == 0 && result[p-5] == 0) begin
                     code <= 5'b01100;
                     start <= 1;
                     state <= state + 1;
                 end
                 else if (result[p-5] == 1) begin
                     code <= 5'b11100;
                     start <= 1;
                      state <= state + 1;
                 end
             end
             3: begin
                 if (result[p-6] == 0 \&\& result[p-7] == 0) begin
                     code <= 5'b01101;
                     start <= 1;
                     state <= state + 1;</pre>
                 end
                 else if(result[p-7] == 1) begin
                     code <= 5'b11101;</pre>
                     start <= 1;
                      state <= state + 1;</pre>
                 end
             end
             4: begin
                 if(result[p-8] == 0 \&\& result[p-9] == 0) begin
                     code <= 5'b01110;
                      start <= 1;
                      state <= state + 1;
                 else if (result[p-9] == 1) begin
                      code <= 5'b11110;
                      start <= 1;
                      state <= state + 1;</pre>
                 end
```

```
endcase
        cnt <= cnt + 1;
    end
    else begin
        cnt <= 0;
        if (rc != res count) begin
            code <= 5'b10001;
             start <= 1;
             state <= PART END;
             rc <= rc + 1;
        end
        else begin
             state <= SEND CR;
             rc <= 1;
        end
    end
end
WAIT_rNext: begin
    start <= 0;
    if(rNext) begin
        state <= state - 1;</pre>
    end
end
SEND ERROR: begin
    code <= 5'b01110;
    start <= 1;
    state <= state + 1;
end
SEND NUM ERROR: begin
    if(rNext) begin
        case(error reg)
        1: begin
             code <= 5'b00001;
        end
        2: begin
             code <= 5'b00010;
        end
        endcase
        state <= SEND CR ER;</pre>
    end
end
SEND CR ER: begin
    if (rNext) begin
        code <= 5'b10000;
        state <= END;
    end
end
SEND CR: begin
    code <= 5'b10000;
    start <= 1;
    state <= state + 1;</pre>
end
END: begin
    if (rNext) begin
        start <= 0;
        state <= 0;
        ready next <= 1;</pre>
    end
end
PART END: begin
    start <= 0;
```

```
if (rNext) begin
                 ready_next <= 1;</pre>
                 state <= state + 1;
             end
        end
        WAIT_NEXT_PART: begin
            ready_next <= 0;</pre>
            if (send) begin
                state <= SEND_LETTER;</pre>
             end
        end
    endcase
end
UART_TRANSMITTER ut (clk, start, ascii_code, t, rNext);
ASCII_CODER ac (code, ascii_code);
endmodule
```

Модуль UART_TRANSMITTER

Листинг Б.5 — Реализация модуля UART_TRANSMITTER

```
module UART TRANSMITTER
#(parameter BRate = 9600)
(input CLK, start, [7:0] data,
output reg t, rNext);
localparam
   NEXCLK = 100 000 000,
    period = NEXCLK/BRate,
    bit0 = period,
    bit1 = 2*period,
    bit2 = 3*period,
    bit3 = 4*period,
    bit4 = 5*period,
    bit5 = 6*period,
    bit6 = 7*period,
    bit7 = 8*period,
    stop = 9*period,
    ending = 15*period;
reg [$clog2(ending):0] state;
initial
begin
    t = 0;
    rNext = 0;
    state = 0;
end
always @(posedge CLK) begin
    case (state)
        0: begin
            t <= 1;
            rNext <= 0;
            if (start) state <= 1;
        end
        1: begin
            t <= 0;
            state <= state + 1;</pre>
        end
        bit0: begin
            t <= data[0];
            state <= state + 1;
        bit1: begin
            t <= data[1];
            state <= state + 1;
        bit2: begin
            t <= data[2];
            state <= state + 1;</pre>
        end
        bit3: begin
            t <= data[3];
            state <= state + 1;</pre>
        end
        bit4: begin
```

```
t <= data[4];
             state <= state + 1;</pre>
         end
        bit5: begin
           t <= data[5];
             state <= state + 1;</pre>
        end
        bit6: begin
            t <= data[6];
             state <= state + 1;</pre>
        end
        bit7: begin
            t <= data[7];
             state <= state + 1;</pre>
        end
         stop: begin
            t <= 1;
             state <= state + 1;</pre>
        end
         ending: begin
            state <= 0;
             rNext <= 1;
         end
        default: state <= state + 1;</pre>
    endcase
end
endmodule
```

Модуль ASCII_CODER

Листинг Б.6 — Реализация модуля ASCII_CODER

```
module ASCII CODER (code, ascii code);
input [4:0] code;
output reg [7:0] ascii_code;
always @(*) begin
    case (code)
          5'b00001: ascii_code <= 8'h31;//1
          5'b00010: ascii code <= 8'h32;//2
          5'b00011: ascii code <= 8'h33;//3
          5'b00100: ascii code <= 8'h34;//4
          5'b00101: ascii code <= 8'h35;//5
          5'b11010: ascii code <= 8'h41;//A
          5'b11011: ascii_code <= 8'h42;//B
5'b11100: ascii_code <= 8'h43;//C
5'b11101: ascii_code <= 8'h44;//D
          5'b11110: ascii code <= 8'h45;//E
          5'b01010: ascii_code <= 8'h61;//a
5'b01011: ascii_code <= 8'h62;//b
5'b01100: ascii_code <= 8'h63;//c
          5'b01101: ascii_code <= 8'h64;//d
          5'b01110: ascii_code <= 8'h65;//e
          5'b10001: ascii_code <= 8'h2b;//+
          5'b10000: ascii code <= 8'h0d;//перенос картекти
     endcase
end
endmodule
```

Модуль Reciever

Листинг Б.7 — Реализация модуля Reciever

```
module Reciever(
    input
    r,
    clk,
    output
    reg [0:31] data,
    reg [2:0] capacity,
reg [2:0] error_reg,
    reg write
);
parameter s capacity = 0;
parameter s data = 1;
//UART RECIEVER
wire R O;
wire [\overline{7}:0] received data;
//ASCII DECODER
wire [0:3] code; //Полученное число
integer c;
integer state;
initial begin
   data = 0;
    capacity = 0;
    error_reg = 0;
    state = 0;
    c = 0;
    write = 0;
end
always@(posedge clk) begin
    if(R O) begin
        case(state)
            s_capacity: begin
                 if (code == 4'b1110) begin
                     error reg <= 4'b0010; //Недопустимое количество чисел |
Incorrect count of numbers
                     write <= 1; //загрузить результат в fifo
                 end
                 else if (code == 4'b1000 || code < 3) begin
                     error reg <= 4'b0001; //Недопустимое число | Incorrect
number
                     state <= state + 1;
                 else if (code <= 5 && code >= 3)begin
                     capacity <= code;
                     state <= state + 1;
                 end
            end
            s data: begin
                 if (code == 4'b1110) begin
                     if(c != 2**capacity) begin
                         if(error reg == 0) begin
                             error reg <= 4'b0010; //Недопустимое количество
чисел | Incorrect count of numbers
```

```
end
                     end
                     write <= 1;
                     state <= 0;
                     c <= 0;
                else if (code > 1 && code < 9) begin
                     if(error reg == 0) begin
                         error_reg <= 4'b0001; //Недопустимое число | Incorrect
number
                     end
                     c <= c + 1;
                end
                else if (code == 0 \mid \mid code == 1) begin
                    if(c < 32)
                         data[c] <= code[3];</pre>
                     c <= c + 1;
                end
            end
        endcase
    end
    else if (write) begin
       write <= 0;
        data <= 0;
        capacity <= 0;
        error reg <= 0;
    end
end
UART_RECIEVER ur (r, clk, R_O, received_data);
ASCII DECODER ad (received data, code);
endmodule
```

Модуль UART_RECIEVER

Листинг Б.8 — Реализация модуля UART_RECIEVER

```
module UART RECIEVER
#(parameter BRate = 9600)
(input r, CLK,
output reg R O, reg [7:0] received data);
localparam
        NEXCLK = 100_000 000,
        period = NEXCLK/BRate/2,
        waiting = period,
        bit0 = 3*period,
        bit1 = 5*period,
        bit2 = 7*period,
        bit3 = 9*period,
        bit4 = 11*period
        bit5 = 13*period,
        bit6 = 15*period,
        bit7 = 17*period,
        stop = 19*period;
reg [$clog2(stop):0] state;
initial
begin
   R_0 = 0;
    state = 0;
    received_data = 0;
end
always @(posedge CLK) begin
    if (state == 0) begin
        R O <= 0;
        state <= state + 1;
    end
    else if (state <= waiting)begin</pre>
        if (~r) state <= state + 1;
    end
    else case (state)
    bit0: begin
        received data[0] <= r;</pre>
        state <= state + 1;</pre>
    end
    bit1: begin
        received data[1] <= r;</pre>
        state <= state + 1;</pre>
    end
    bit2: begin
        received data[2] <= r;</pre>
        state <= state + 1;
    end
    bit3: begin
        received data[3] <= r;</pre>
        state <= state + 1;</pre>
```

```
end
    bit4: begin
        received_data[4] <= r;</pre>
        state <= state + 1;
    bit5: begin
       received_data[5] <= r;
state <= state + 1;</pre>
    end
    bit6: begin
        received_data[6] <= r;
state <= state + 1;</pre>
    end
    bit7: begin
       received_data[7] <= r;
        state <= state + 1;
    end
    stop: begin
       R O <= 1;
         state <= 0;
    end
    default: state <= state + 1;</pre>
    endcase
end
endmodule
```

Приложение Б.9

Модуль ASCII_DECODER

Листинг Б.9 — Реализация модуля ASCII_DECODER

```
module ASCII DECODER(ascii code, code);
input [7:0] ascii code;
output reg [3:0] code;
always @(*) begin
    case (ascii code)
        8'h30: code <= 4'b0000;// 0
        8'h31: code <= 4'b0001;// 1
        8'h33: code <= 4'b0011;// 3
        8'h34: code <= 4'b0100;// 4
        8'h35: code <= 4'b0101;// 5
        8'h3b: code <= 4'b1110;//;
        8'h0a: code <= 4'b1101;// LF
        8'h0d: code <= 4'b1100;// CR
        default: code <= 4'b1000;</pre>
    endcase
end
endmodule
```

Приложение Б.10

Модуль REVERSE_ASCII_CODER

Листинг Б.10 — Реализация модуля REVERSE_ASCII_CODER

```
module REVERSE_ASCII_CODER(code, ascii_code);
input [3:0] code;
output reg [7:0] ascii_code;

always @(*) begin
    case (code)
    4'b0000: ascii_code <= 8'h30; //0
    4'b0001: ascii_code <= 8'h31; //1

    4'b011: ascii_code <= 8'h33; //3
    4'b0100: ascii_code <= 8'h34; //4
    4'b0101: ascii_code <= 8'h35; //5

    4'b1110: ascii_code <= 8'h3b; //;
    4'b1101: ascii_code <= 8'h0a; //LF
    4'b1100: ascii_code <= 8'h0d; //CR

    4'b1111: ascii_code <= 8'h0d;
    default: ascii_code <= 8'h0d;
    endcase
end

endmodule</pre>
```

Приложение Б.11

Модуль REVERSE_ASCII_CODER

Листинг Б.11 — Реализация модуля REVERSE_ASCII_CODER

```
module REVERSE ASCII DECODER(ascii code, code);
input [7:0] ascii code;
output reg [4:0] code;
always @(*) begin
    case (ascii_code)
       8'h31 : code <= 5'b00001;//1
        8'h32 : code <= 5'b00010;//2
        8'h33 : code <= 5'b00011;//3
        8'h34 : code <= 5'b00100; //4
        8'h35 : code <= 5'b00101;//5
        8'h41 : code <= 5'b11010;//A
        8'h42 : code <= 5'b11011;//B
        8'h43 : code <= 5'b11100;//C
        8'h44 : code <= 5'b11101;//D
        8'h45 : code <= 5'b11110;//E
        8'h61 : code <= 5'b01010; //a
        8'h62 : code <= 5'b01011;//b
        8'h63 : code <= 5'b01100;//c
        8'h64 : code <= 5'b01101;//d
        8'h65 : code <= 5'b01110;//e
        8'h2b : code <= 5'b10001;//+
        8'h0d : code <= 5'b10000;//перенос картекти
    endcase
end
endmodule
```

Приложение В

Модуль top_module_test

Листинг В — Тестовый модуль top_module_test

```
module top module test();
integer state;
integer n;
reg [0:35] DATA1;
reg [0:67] DATA2;
reg [0:131] DATA3;
// [31:0] res;
//PaGoT c TOP MODULE
wire t;
wire r;
reg clk;
//Pafota c UART TRANSMITTER
wire rNext;
reg start;
wire [0:7] out symbol;
reg [0:3] out num;
//Выходы из модуля UART RECIEVER
wire R RECIEVER; //Однотактовый сигнал, означающий, что пакет записан в
received data
wire [7:0] received_data;
wire [4:0] value;
initial begin
   clk = 0;
    state = 0;
   n = 0;
    DATA1 = 36'h301110101;
    DATA2 = 68'h40111111101110111;
    DATA3 = 132'h501111111011101110100000001110111;
end
always #10 begin
   clk = \sim clk;
end
always@(posedge clk)
begin
    if (state == 0)
            begin
                if (n == 0)
                    begin
                         out num <= DATA1[0:3];
                         start <= 1;
                         n \le n + 1;
                    end
                else if (rNext)
                    begin
                         case(n)
                             1: begin
                                 out num <= DATA1[4:7];
                                 start <= 1;
```

```
n \le n + 1;
                         end
                         2: begin
                             out num <= DATA1[8:11];
                             start <= 1;
                             n \le n + 1;
                         end
                         3: begin
                             out_num <= DATA1[12:15];
                             start <= 1;
                             n \le n + 1;
                         end
                         4: begin
                             out num <= DATA1[16:19];
                             start <= 1;
                             n \le n + 1;
                         end
                         5: begin
                             out_num <= DATA1[20:23];
                             start <= 1;
                             n \le n + 1;
                         end
                         6: begin
                             out_num <= DATA1[24:27];
                             start <= 1;
                             n \le n + 1;
                         end
                         7: begin
                             out num <= DATA1[28:31];
                             start <= 1;
                             n \le n + 1;
                         end
                         8: begin
                             out num <= DATA1[32:35];
                             start <= 1;
                             n \le n + 1;
                         end
                         9: begin
                             out num <= 4'b1110;
                             start <= 1;
                             n \le n + 1;
                         end
                         10: begin
                             n <= 0;
                             state <= 1;
                             start <= 0;
                         end
                     endcase
                 end
            else
                 begin
                     start <= 0;
                 end
        end
if (state == 1)
        begin
            if (n == 0)
                 begin
                     out num <= DATA2[0:3];
                     start <= 1;
                     n \le n + 1;
                 end
```

```
else if (rNext)
    begin
        case(n)
            1: begin
                 out num <= DATA2[4:7];
                 start <= 1;
                 n \le n + 1;
            end
            2: begin
                 out num <= DATA2[8:11];
                 start <= 1;
                 n \le n + 1;
            end
            3: begin
                 out_num <= DATA2[12:15];
                 start <= 1;
                 n \le n + 1;
            end
            4: begin
                 out num <= DATA2[16:19];
                 start <= 1;
                 n \le n + 1;
            end
            5: begin
                 out num <= DATA2[20:23];
                 start <= 1;
                 n \le n + 1;
            end
             6: begin
                 out num <= DATA2[24:27];
                 start <= 1;
                n \le n + 1;
            end
            7: begin
                 out num <= DATA2[28:31];
                 start <= 1;
                 n \le n + 1;
            end
            8: begin
                 out num <= DATA2[32:35];
                 start <= 1;
                n \le n + 1;
            end
            9: begin
                 out num <= DATA2[36:39];
                 start <= 1;
                 n \le n + 1;
            end
            10: begin
                 out num <= DATA2[40:43];
                 start <= 1;
                 n \le n + 1;
            end
            11: begin
                 out num <= DATA2[44:47];
                 start <= 1;
                 n \le n + 1;
            end
            12: begin
                 out num <= DATA2[48:51];
                 start <= 1;
                 n \le n + 1;
```

```
end
                         13: begin
                             out num <= DATA2[52:55];
                             start <= 1;
                             n \le n + 1;
                         end
                         14: begin
                             out num <= DATA2[56:59];
                             start <= 1;
                             n \le n + 1;
                         end
                         15: begin
                             out num <= DATA2[60:63];
                             start <= 1;
                             n \le n + 1;
                         end
                         16: begin
                             out num <= DATA2[64:67];
                             start <= 1;
                             n \le n + 1;
                         end
                         17: begin
                             out num <= 4'b1110;
                             start <= 1;
                             n \le n + 1;
                         end
                         18: begin
                             n <= 0;
                             state <= 2;
                             start <= 0;
                         end
                     endcase
                 end
            else
                 begin
                     start <= 0;
                 end
        end
if (state == 2)
        begin
            if (n == 0)
                 begin
                     out num <= DATA3[0:3];
                     start <= 1;
                     n \le n + 1;
                 end
            else if (rNext)
                 begin
                     case(n)
                         1: begin
                             out num <= DATA3[4:7];
                             start <= 1;
                             n \le n + 1;
                         end
                         2: begin
                             out num <= DATA3[8:11];
                             start <= 1;
                             n \le n + 1;
                         end
                         3: begin
                             out num <= DATA3[12:15];
                             start <= 1;
```

```
n \le n + 1;
end
4: begin
    out num <= DATA3[16:19];
    start <= 1;
    n \le n + 1;
end
5: begin
    out_num <= DATA3[20:23];
    start <= 1;
    n \le n + 1;
end
6: begin
    out_num <= DATA3[24:27];
    start <= 1;
    n \le n + 1;
end
7: begin
    out num <= DATA3[28:31];
    start <= 1;
    n \le n + 1;
end
8: begin
    out_num <= DATA3[32:35];
    start <= 1;
    n \le n + 1;
end
9: begin
    out num <= DATA3[36:39];
    start <= 1;
    n \le n + 1;
end
10: begin
    out num <= DATA3[40:43];
    start <= 1;
    n \le n + 1;
end
11: begin
    out num <= DATA3[44:47];
    start <= 1;
    n \le n + 1;
end
12: begin
    out num <= DATA3[48:51];
    start <= 1;
    n \le n + 1;
end
13: begin
    out num <= DATA3[52:55];
    start <= 1;
    n \le n + 1;
end
14: begin
    out num <= DATA3[56:59];
    start <= 1;
    n \le n + 1;
end
15: begin
    out num <= DATA3[60:63];
    start <= 1;
    n \le n + 1;
end
```

```
16: begin
    out num <= DATA3[64:67];
    start <= 1;
    n \le n + 1;
end
17: begin
    out num <= DATA3[68:71];
    start <= 1;
    n \le n + 1;
end
18: begin
    out num <= DATA3[72:75];
    start <= 1;
    n \le n + 1;
end
19: begin
    out num <= DATA3[76:79];
    start <= 1;
    n \le n + 1;
end
20: begin
    out_num <= DATA3[80:83];
    start <= 1;
    n \le n + 1;
end
21: begin
    out num <= DATA3[84:87];
    start <= 1;
    n \le n + 1;
end
22: begin
    out num <= DATA3[88:91];
    start <= 1;
    n \le n + 1;
end
23: begin
    out num <= DATA3[92:95];
    start <= 1;
    n \le n + 1;
end
24: begin
    out num <= DATA3[96:99];
    start <= 1;
    n \le n + 1;
end
25: begin
    out num <= DATA3[100:103];
    start <= 1;
    n \le n + 1;
end
26: begin
    out num <= DATA3[104:107];
    start <= 1;
    n \le n + 1;
end
27: begin
    out num <= DATA3[108:111];
    start <= 1;
    n \le n + 1;
end
28: begin
    out num <= DATA3[112:115];
```

```
start <= 1;
                              n \le n + 1;
                         end
                          29: begin
                              out num <= DATA3[116:119];
                              start <= 1;
                              n \le n + 1;
                          end
                          30: begin
                              out num <= DATA3[120:123];
                              start <= 1;
                              n \le n + 1;
                         end
                          31: begin
                              out num <= DATA3[124:127];
                              start <= 1;
                              n \le n + 1;
                         end
                          32: begin
                              out_num <= DATA3[128:131];</pre>
                              start <= 1;
                              n \le n + 1;
                         end
                          33: begin
                              out num <= 4'b1110;
                              start <= 1;
                              n \le n + 1;
                         end
                          34: begin
                              n <= 0;
                              state <= 3;
                              start <= 0;
                         end
                     endcase
                 end
            else
                 begin
                     start <= 0;
                 end
        end
if (state == 3)
        begin
             if (n == 0)
                 begin
                     out num <= 4'b1110;
                     start <= 1;
                     n \le n + 1;
                 end
            else if (rNext)
                 begin
                     case(n)
                         1: begin
                              out num <= 4'b1110;
                              start <= 1;
                              n \le n + 1;
                         end
                          2: begin
                              out num <= 4'b1101;
                              start <= 1;
                              n \le n + 1;
                          end
                          3: begin
```

```
out num <= 4'b1100;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             4: begin
                                 out num <= 4'b1111;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             5: begin
                                 out num <= 4'b0011;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             6: begin
                                 out num <= 4'b0000;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             7: begin
                                 out num <= 4'b0001;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             8: begin
                                 out_num <= 4'b1101;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             9: begin
                                 out num <= 4'b1110;
                                 start <= 1;
                                 n \le n + 1;
                             end
                             10: begin
                                 n <= 0;
                                 state <= 0;
                                 start <= 1;
                             end
                         endcase
                    end
                else
                    begin
                         start <= 0;
                    end
            end
end
TOP MODULE tm (.clk(clk), .r(t), .t(r));
UART TRANSMITTER #(9600) ut (.CLK(clk), .start(start), .data(out symbol), .t(t),
.rNext(rNext));
REVERSE ASCII CODER rac (.code(out num), .ascii code(out symbol));
UART RECIEVER #(9600) ur (.r(r), .CLK(clk), .R_O(R_RECIEVER),
.received data(received data));
REVERSE ASCII DECODER rad (.ascii_code(received_data), .code(value));
endmodule
```

ОТЗЫВ

на курсовую работу

по дисциплине «Схемотехника устройств компьютерных систем»

Студент(ка) Паращенко Федор Дмитриевич Группа ИВБО-04-21

Критерий	Да	Нет	Не полностью
1. Соответствие содержания курсовой работы указанной теме	+		a *
2. Соответствие курсовой работы заданию	+		79
3. Соответствие рекомендациям по оформлению текста, таблиц, рисунков и пр.			7
4. Полнота выполнения всех пунктов задания	+		
5. Логичность и системность содержания курсовой работы	+		
6. Отсутствие фактических грубых ошибок	4		2

Рекомендуемая оценка: удовлетворительно, хорошо, отлично

Ton	Потехин Д.С.			
Подпись руководителя	(ФИО руководителя)			
	«23» декабря 2023 г			