## 2. Hardware-Modellierung mit VHDL

#### 2.1. Arbeiten mit VHDL

- 2.1.1. Einführung
- 2.1.2. Beschreibungs-Stile
- 2.1.3. Simulation mit GHDL
- 2.1.4. Hinweise zum Praktikum

#### 2.2. VHDL als Programmiersprache

- 2.2.1. Lexikalische Elemente
- 2.2.2. Datenobjekte und Datentypen
- 2.2.3. Ausdrücke und Operatoren
- 2.2.4. Sequentielle Anweisungen

#### 2.3. Besondere Konzepte von VHDL

- 2.3.1. Strukturbeschreibungen
- 2.3.2. Zeitmodellierung
- 2.3.3. Parallele Anweisungen

#### 2.4. Synthese

- 2.4.1. Entwurf auf Register-Transfer-Ebene
- 2.4.2. Synthese von Schaltnetzen
- 2.4.3. Synthese von Schaltwerken
- 2.4.4. Werkzeuge im Praktikum

Prof. Dr. Gundolf Kiefer, Hochschule Augsburg


2. Hardware-Modellierung mit VHDL

#### Hardware-Systeme SS 2017

## 2.1.1. Einführung

#### Gesucht für die Hardware-Modellierung:

- Einheitliche Beschreibungssprache für Hardware
  - · ... aus unterschiedlichen Sichten
  - · ... auf verschiedenen Ebenen



Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Anwendungen

#### Simulation

- Validierung von logischem und/oder zeitlichem Verhalten

#### Verifikation

- Beweis, ob Spezifikation und Implementierung übereinstimmen

## Synthese

- automatische Übersetzung einer Verhaltens- in eine Strukturbeschreibung

### Platzierung & Verdrahtung

### Spezielle Anforderungen (von Programmiersprachen i.d.R. nicht erfüllt)

- a) Modellierung von Verzögerungszeiten
- b) Parallelität
- c) Beschreibung von Strukturen, Netzlisten

### **VHDL**

- 1980: VHSIC-Projekt
  - Very High Speed Integrated Circuits
- 1983: VHDL
  - VHSIC Hardware Description Language
- 1987 (1993, 2000, 2002): IEEE-Standard
- <u>Eine</u> Sprache für verschiedene Sichten & Ebenen
  - erlaubt Mischen von Beschreibungsstilen
    - => kein Aufwand für Anpassungen
  - enthält alle Elemente einer (imperativen) Programmiersprache

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Hardware-Systeme SS 2017

2. Hardware-Modellierung mit VHDL

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Realisierung

entity

(z. B. Struktur)

**Top-Level:** 

architecture

2. Hardware-Modellierung mit VHDL

Realisierung

Datenfluß)

(z. B. Verhalten,

## Mögliche Inhalte einer Architektur

```
architecture TEST of EXAMPLE is
                   -- Signal-Deklarationen etc.
                 begin
     parallele
                   -- a) Prozesse -> Verhalten
Anweisungen ____
                     -- sequentielle Anweisungen
                   end process;
                      b) Parallele Signalzuweisungen -> Datenfluss
                             -- Signalzuweisung (parallel)
                      c) Komponenten-Instanziierungen -> Struktur
                   I AND2: AND2 port map (...)
                   . . .
                 end TEST;
```

## **Beispiel: Halbaddierer**

Schaltbild

Struktur eines VHDL-Projektes

entity

entity

architecture


Schnittstellen


architecture

architecture

# **Funktionstabelle**

b	sum (	carry
0	0	0
1	1	0
0	1	0
1	0	1
	0	0 0 1 1 0 1





**Schaltsymbol** 

#### · Schnittstelle:

Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Hardware-Systeme SS 2017

entity HALF ADDER is port (a, b: in STD LOGIC; sum, carry: out STD\_LOGIC); end HALF ADDER;

## a) Verhaltensbeschreibung mit Prozess

```
architecture BEHAVIOR of HALF ADDER is
begin
  process (a, b)
    variable tmp: STD LOGIC VECTOR (1 downto 0);
    tmp := ('0' \& a) + ('0' \& b);
    sum \le tmp(0);
    carry <= tmp(1);</pre>
  end process;
end BEHAVIOR;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## c) Strukturbeschreibung

```
sum
architecture STRUCTURE of HALF ADDER is
  component XOR2
                                                                          carry
    port (x, y: in std logic; z: out std logic);
  end component;
  component AND2
    port (x, y: in std logic; z: out std logic);
  end component;
  for IO: XOR2 use entity WORK.XOR2 (DATAFLOW);
  for I1: AND2 use entity WORK.AND2 (DATAFLOW);
begin
  I0: XOR2 port map(x \Rightarrow a, y \Rightarrow b, z \Rightarrow sum);
  I1: AND2 port map(x \Rightarrow a, y \Rightarrow b, z \Rightarrow carry);
end STRUCTURE;
```

## b) Datenflussbeschreibung mit parallelen Zuweisungen


```
architecture DATAFLOW of HALF ADDER is
  sum <= a xor b;</pre>
  carry <= a and b;
end DATAFLOW;
```

 Verhaltens- und Datenflussbeschreibungen können auch Zeitverhalten modellieren:

```
architecture TIMED DATAFLOW of HALF ADDER is
begin
  sum <= a xor b after 2 ns;</pre>
  carry <= a and b after 1 ns;
end TIMED DATAFLOW;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Hierarchischer Entwurf** Verwendung eigener Entwürfe als Bauelemente



```
entity FULL ADDER is
  port (a, b, c in: in std logic; sum, c out: out std logic);
end FULL ADDER;
architecture STRUCTURE of FULL ADDER is
  component HALF ADDER
    port (a, b: in std logic; sum, carry: out std logic);
  end component;
  component OR2
    port (x, y: in std logic; z: out std logic);
  end component;
  signal ha0 sum, ha0 carry, ha1 carry: std logic;
begin
  I HAO: HALF ADDER port map(a => a, b => b,
                              sum => ha0 sum, carry => ha0 carry);
  I HA1: HALF ADDER port map(a => ha0 sum, b => c in,
                              sum => sum, carry => hal carry);
  I OR: OR2 port map(x => ha0 carry, y => ha1 carry, \overline{z} => c out);
end;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

## 2.1.2. Simulation mit GHDL

- Was ist GHDL?
  - Simulator (Compiler) für VHDL
  - basiert auf GCC, Open Source
  - Arbeitsweise
    - compilierte Simulation mit Ereignissteuerung
    - · erzeugt ausführbare Datei, die den Entwurf nachbildet
- Info & Download: http://ghdl.free.fr

## Geläufige Beschreibungs-Stile


- Verhalten (BEHAVIOR)
  - Spezifikation auf Architektur-/Systemebene
  - Modellierung von Bibliothekszellen inkl. Zeitverhalten

#### Synthetisierbare Verhaltensbeschreibung (RTL)

- verwendet nur Konstrukte, die automatisch in eine Struktur übersetzt werden können
- keine Modellierung von Zeit ("after"-Klausel)
- Strukturbeschreibung (STRUCTURE)
  - Ausgabe aus der Synthese
  - Verknüpfung von System-Modulen
- Testbench (TESTBENCH)
  - Umgebung für einen zu validierenden Entwurf
  - erzeugt Stimuli und wertet Antworten aus

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Arbeitsschritte**



## Ein-/Ausgabe von Signalwerten

#### Problem

- Kommunikation mit den "Pins" des Entwurfs
  - · Eingabe-Ports bleiben undefiniert
  - standardmäßig keine Ausgabe

#### Möglichkeiten

- 1. Ausgabe der Signale in eine Waveform-Datei
  - Option "--wave"
  - Betrachten z. B. mit GtkWave
  - Nützlich: Waveform-Datei enthält alle Signale (auch interne)
- 2. Testbench

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

#### **Testbenches**

- Manuelles Erstellen von Simulations-Stimuli sehr aufwendig (sofern vom Simulator unterstützt)
- Kontrolle der Ergebnisse im Waveform-Editor sehr aufwendig und fehleranfällig

#### => Idee:


- Nutze Mächtigkeit von VHDL, um Simulations- und Testprogramme zu erstellen

#### Eine Testbench ...

- ist eine Entity ohne eigene Ein-/Ausgänge.
- enthält einen Prozess (Verhaltens-Stil), der Simulationsmuster erzeugt und Antworten automatisch auswertet.
- instantiert den Schaltungsentwurf im Struktur-Stil.

Hardware-Systeme SS 2017 2. Hardware-Modellierung mit VHDL Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

## Variante 1: Einfache Instanziierung




Testbench

### Testbench übernimmt Auswertung der Antworten, z. B.

- Vergleich mit Soll aus Tabelle
- Plausibilitäts-Checks
- Schreiben in Datei & Auswertung später

## Variante 2: Vergleich alternativer Architekturen



**Testbench** 

## Testbench muss nur Stimuli erzeugen

- Frage: Welche?
  - · Vollständige Simulation i. d. R. nicht möglich

## Beispiel: Testbench für den Halbaddierer

#### a) Einfache Testbench

```
entity HALF ADDER TB is
end HALF ADDER TB;
architecture TESTBENCH1 of HALF ADDER TB is
 -- Component declaration
 component HALF ADDER is
   port (a, b: in std logic; sum, carry: out std logic);
 end component;
 -- Configuration...
 for IMPL: HALF ADDER use entity WORK.HALF ADDER (BEHAVIOR);
 -- Internal signals...
 signal a, b, sum, carry: std logic;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

```
a <= '1'; b <= '0';
   wait for 1 ns;
                        -- wait a little bit
   assert sum = '1' and carry = '0' report "1 + 0 is not 1/0!";
   a <= '1'; b <= '1';
    wait for 1 ns;
                        -- wait a little bit
   assert sum = '0' and carry = '1' report "1 + 1 is not 0/1!";
    -- Print a note & finish simulation now...
    assert false report "Simulation finished" severity note;
   wait;
                        -- end simulation
  end process;
end architecture;
```


```
begin
  -- Instantiate half adder
  IMPL: HALF ADDER port map (a => a, b => b,
                             sum => sum, carry => carry);
  -- Main process...
  process
  begin
    a \le '0'; b \le '0';
    wait for 1 ns;
                        -- wait a little bit
    assert sum = '0' and carry = '0' report "0 + 0 is not 0/0!";
    a <= '0'; b <= '1';
    wait for 1 ns;
                        -- wait a little bit
    assert sum = '1' and carry = '0' report "0 + 1 is not 1/0!";
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Beispiel-Lauf mit GHDL**

```
> ghdl -a and2.vhdl xor2.vhdl half adder.vhdl half adder tb.vhdl
> ghdl -d
entity half adder
architecture structure of half adder
architecture behavior of half adder
architecture dataflow of half adder
architecture timed dataflow of half adder
entity and2
architecture dataflow of and2
entity xor2
architecture dataflow of xor2
entity half adder tb
architecture testbench1 of half adder tb
> ghdl -e half adder tb
> ./half adder tb --wave=half adder tb.ghw
half adder tb.vhdl:99:5:@4000000:(assertion note): Simulation finished
> gtkwave half adder tb.ghw half adder tb.save
```

### **GtkWave**



Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

#### begin

```
-- Instantiate half adder...
SPEC: HALF ADDER port map (a => a, b => b, sum => sum spec,
                           carry => carry spec);
IMPL: HALF ADDER port map (a => a, b => b, sum => sum impl,
                           carry => carry impl);
-- Main process...
process
begin
 a <= '0'; b <= '0';
 wait for 1 ns;
                      -- wait a little bit
 assert sum spec = sum impl and carry spec = carry impl
      report "Specification and implementation differ!";
 a <= '0'; b <= '1';
 wait for 1 ns:
                      -- wait a little bit
 assert sum spec = sum impl and carry spec = carry impl
      report "Specification and implementation differ!";
```

# b) Testbench zum Vergleich von Verhalten & Struktur

```
architecture TESTBENCH2 of HALF_ADDER_TB is

-- Component declaration...
component HALF_ADDER is
  port (a, b: in std_logic; sum, carry: out std_logic);
end component;

-- Configuration...
for SPEC: HALF_ADDER use entity WORK.HALF_ADDER(BEHAVIOR);
for IMPL: HALF_ADDER use entity WORK.HALF_ADDER(STRUCTURE);

-- Internal signals...
signal a, b, sum_spec, carry_spec, sum_impl, carry_impl: std_logic;
```

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

• • •

```
a <= '1': b <= '0':
   wait for 1 ns;
                       -- wait a little bit
   assert sum spec = sum impl and carry spec = carry impl
       report "Specification and implementation differ!";
   a <= '1': b <= '1':
   wait for 1 ns;
                        -- wait a little bit
   assert sum spec = sum impl and carry spec = carry impl
        report "Specification and implementation differ!";
    -- Print a note & finish simulation now
   assert false report "Simulation finished" severity note;
   wait:
                       -- end simulation
 end process;
end architecture:
```

Hardware-Systeme SS 2017

#### 2.1.3. Hinweise zum Praktikum

#### Umgebungsvariablen

In '.bashrc' einfügen ('bash' als Shell erforderlich):
 source /opt/ees/env.sh

#### Tools

 für einige Tools existieren Wrapper-Skripte, damit sie mit korrekten Parametern/Einstellungen aufgerufen werden:

```
ees-ghdl, ees-xst, ...
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

Traidware-Modellierding Triit VI

#### GHDL - Kurzreferenz

Analysieren

ghdl -a <Datei>

Elaborieren

ghdl -e <Entity> \ [<Architecture>]

Simulieren

./mein\_design [--wave=<Wave-Datei>.ghw]

Sonstige Kommandos

ghdl -d

• listet Bibliothek auf ahdl --remove

 löscht alle erzeugten Zwischendateien  Allgemeine Optionen (alle Kommandos)

--work=<Bibliothek>

 setzt Arbeitsbibliothek (alternative zu "WORK")

--workdir=<Pfad>

 Verzeichnis mit Bibliothek "WORK"

-P<Pfad>

 Erweitert Suchpfad für Bibliotheken

Hilfe

info ghdl ghdl –help ./mein design --help

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

30

## **Praktische Hinweise**

## • Übersetzungsreihenfolge

- Entity stets vor zugehörigen Architekturen
- Strukturbeschreibung: tiefere Hierarchiestufen zuerst übersetzen eis-ghdl -a xor2.vhdl and2.vhdl half adder.vhdl
- Bei Änderungen müssen auch abhängige Module neu analysiert werden

#### Bei mehreren Architekturen in verschiedenen Dateien:

- Entity-Deklaration sollte nur einmal vorkommen!

#### Bei mehreren Architekturen pro Datei:

- library/use-Anweisungen muss vor jeder Architektur wiederholt werden

#### **GtkWave**

Aufruf

gtkwave meine\_datei.ghw [mein\_save\_file.sav]

- Signale auswählen
  - im linken Teilfenster
- Sitzung speichern
  - Menü "File -> Write Save File" (Ctrl-W)
- Anzeigen von Bit-Vektoren
  - Expandieren / Kombinieren: Markieren, dann
    - Menü "Edit -> Expand" (F3)
    - Menü "Edit -> Combine Up / Down" (F4, F5)
  - Zahlenformat ändern (Vektoren): Markieren, dann
    - Menü "Edit -> Data Format -> ..."

#### Pakete und Bibliotheken

- Package: enthält allgemein nützliche Elemente
  - Funktionen
  - Typdefinitionen
  - Komponenten (beschreiben Entities)

- Library: Sammlung von Packages
- Beispiel
  - Einbinden aller Elemente des Packages "std logic 1164" aus der Library "IEEE": library IEEE; use IEEE.std logic 1164.all;

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Wichtige Libraries/Packages

- WORK
  - Default-Bibliothek; alle eigenen Entwürfe landen standardmäßig hier
- IEEE.std logic 1164
  - z. B. Typen & Funktionen für mehrwertige Logik (z. B. std\_logic)
- IEEE.numeric std
  - arithmetische Operationen mit mehrwertiger Logik
- STD.textio
  - Funktionen zur Textein-/-ausgabe
- - Spezielle Elemente (z. B. Hilfsfunktionen) für dieses Praktikum
- SXLIB
  - Bilbiothek mit Standard-Zellen (für IC-Entwurf mit Alliance)

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Bibliothek "EIS"

Hilfsprozeduren / -Funktionen

```
function to character (val : in std logic) return character;
function to string (val : in std logic vector) return string;
function to string (val: in unsigned) return string;
function to string (val: in integer) return string;
function spec vs impl (spec : in std logic vector;
                       impl : in std logic vector) return boolean;
```

- Verwendung
  - z. B. für die Ausgabe von Signalen während der Simulation

```
library EIS;
use EIS.helpers.all;
assert false report "a = " & to string(a) & ", b = " & to string(b)
      severity note;
```

## 2.2. VHDL als Programmiersprache

#### 2.2.1. Lexikalische Elemente

• Kommentare: "--"

```
a(0 \text{ to } 3) := a(3) \& a(0 \text{ to } 2) -- \text{ hier wird rotient}
```

Bezeichner

```
<identifier> ::= <letter> { [ " " ] <letter or digit> }
```

VHDL ist nicht case-sensitiv

#### Zahlen

```
    Dezimalzahlen (Integer-, Real-):
```

```
<decimal literal> ::= <integer> [ . <integer> ]
                          [ E [ + ] <integer> | E - <integer> ]
   <integer> ::= <digit> { [ " " ] <digit> }
  Beispiele:
   0 1 123 456 789 987E6 -- integer literals
   0.0\ 0.5\ 2.7\overline{18}\ 28
                     12.4E-9 -- real literals

    Zahlen zur Basis n

   <based literal> ::= <base> # <based int> [ . <based int> ]
                        # [ <exponent> ]
   <base> ::= <integer>
   <based int> ::= <ext_digit> { [ "_" ] <ext_digit> }
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Beispiele:

2. Hardware-Modellierung mit VHDL

#### Zeichen (und Bit-Werte)

- ... stehen in einfachen Anführungszeichen, z.B. 121 1 1 1 1 1 1 1 1 1 1 1

#### Strings (und Bit-Strings)

```
- ... stehen in doppelten Anführungszeichen, z.B.
```

```
"A string"
                                  -- empty string
"String in a string: ""Hello"". " -- contains quote marks
```

 Bit-Strings können in vereinfachter Schreibweise oktal ("O") oder hexadezimal ("X") angegeben werden:

```
B"1101110" -- length is 7
0"156"
           -- length is 9, equivalent to B"001 101 110"
X"6E"
           -- length is 8, equivalent to B"0110 1110"
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## 2.2.2. Datenobjekte und Datentypen

2#1100 0100# 16#C4# 4#301#E1 -- the integer 196

2#1.1111 1111 111#E+11 16#F.FF#E2 -- the real number 4095.0

## **Datenobjekte**

Konstanten

constant zero: bit vector(3 downto 0) := "0000";

Variablen

variable counter: integer;

- speichern temporäre Daten
- nur in Prozessen ("process"-Umgebung) oder Unterprogrammen erlaubt

#### Signale

signal connect: bit;

- speichern Werte mit Informationen über den zeitlichen Verlauf
- z. B. zum Modellieren von Verbindungsleitungen oder Registern
- -> werden später ausführlich behandelt

## Datentypen - Übersicht

- Elementare Typen
  - Aufzählungstyp
  - Vordefinierte Typen (integer, float, character, ...)
  - Arrays
- Wichtige Typen aus Bibliotheken
  - std logic, std logic vector
- Weitere (hier nicht behandelt):
  - Records
  - Untertypen
  - Zeiger
  - Dateien
  - abgeleitete Typen (Arrays, Records, Untertypen)

## Aufzählungstyp

```
architecture RTL of example fsm is
  type state type is (start, running1, running2, destination);
  signal state : state type;
begin
  -- Prozess für den Zustandsübergang
                                                         Aufzählungstyp für
  process (CLK)
                                                         Zustände eines
  begin
                                                         endl. Automaten
                                                         (Steuerwerk)
    case state is
      when start => if (I = '1') then state <= running1;
                     else state <= destination; end if;</pre>
      when running1 => ...
    end case:
  end process;
  -- Prozess für die Ausgabe
end RTL:
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

#### • natural

- Untertyp von integer:
  - subtype natural is integer range 0 to <highest\_integer>
- positive
  - Untertyp von integer: subtype positive is integer range 1 to <highest\_integer>
- bit\_vector

```
"100", X"A5"
```

• string

```
"hold time error", "x"
```

## **Vordefinierte Datentypen**

```
• boolean
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

Physikalische Typen

#### • time

```
type time is range <implementation specific>
units
    fs;
    ps = 1000 fs;
    ns = 1000 ps;
    us = 1000 ns;
    ms = 1000 us;
    sec = 1000 ms;
    min = 60 sec;
    hr = 60 min;
end units;
```

#### **Anwendungsbeispiel:**

```
constant clock_cycle: time := 3 ns;
...
a <= b + c after clock cycle;</pre>
```

## **Arrays**

· Beispiel:

```
type mem_type_1 is array (0 to 1023) of bit;
type mem_type_2 is array (1023 downto 0) of bit;
variable RAM: mem_type_1;
variable reversed_RAM: mem_type2;
...
reversed_RAM := RAM;

RAM(0)
RAM(1023)

reversed_RAM(1023)
```

Vordefinierte Array-Typen

```
type string is array (positive range <>) of character;
type bit_vector is array (natural range <>) of bit;

Beispiel:
  variable RAM: bit vector (0 to 1023);
```

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

## STD\_LOGIC & STD\_LOGIC\_VECTOR

- Der Typ bit mit den Werte '0' und '1' ist für sinnvolle Simulationen nicht ausreichend.
- Der Typ std logic unterstützt mehrwertige Logik:
  - 'U' uninitialized
  - 'X' forcing unkown
  - '0' forcing '0'
  - '1' forcing '1'
  - 'Z' high impedance
  - 'W' weak unknown
  - 'L' weak '0'
  - 'H' weak '1'
  - '-' don't care
- Keine eingebauten Typen:
   Das Package STD\_LOGIC\_1164
   muss importiert werden:

```
library IEEE;
use IEEE.std_logic_1164.all;
```

## **Zuweisungen an Arrays**

```
variable s: string (1 to 4);
variable one_hot: bit_vector (31 downto 0);

- Auflisten der Elemente:
    s := ('f', 'o', 'o', 'd')
- Mit expliziter Positionszuweisung:
    s := (1 => 'f', 3 => 'o', 4 => 'd', 2 => 'o')
- Mit Default-Wert:
    one_hot := (17 => '1', others => '0')
- Gemischt:
    s := ('f', 4 => 'd', others => 'o')
- Zuweisung an Teil-Arrays:
    s(3 downto 2) := "er" -- liefert "fred"
    one_hot(17) := '1';
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Exkurs: Dreiwertige Simulation**

- Problem:
  - z. B. unbekannter Startzustand bei Schaltwerken
- · Ansatz:
  - Dreiwertige Logik: 0, 1, X = "unbekannt"

NC	TC			A١	ID			C	R	
0	1			0	1	х		0	1	х
1	0		0	0	0	0	0	0	1	х
Х	Х		1	0	1	х	1	1	1	1
			Х	0	х	Х	Х	х	1	х

- Achtung: 3-wertige Simulation ist pessimistisch!
  - Wenn Simulation 'x' liefert, kann der reale Wert dennoch fest '0' oder '1' sein.

## SIGNED & UNSIGNED (1)

• Wie STD LOGIC, aber Manipulationen wie bei Integer möglich

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
variable counter: unsigned(3 downto 0) := "0000"
variable data:
                  std logic;
data := counter(0);
counter := counter + "0001";
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## SIGNED & UNSIGNED (2)

 Achtung: Zwischen SIGNED/UNSIGNED und STD\_LOGIC ist explizite Konvertierung nötig:

```
variable counter: unsigned (3 downto 0);
variable data: std logic vector (3 downto 0);
data := std logic vector (counter);
counter := unsigned (data);
```

#### Type-Casting (kein Funktionsaufruf):

Möglich bei Arrays gleicher Größe mit Elementen vom gleichem Typ

Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Hardware-Systeme SS 2017

2. Hardware-Modellierung mit VHDL

## Nützliche Konvertierungsfunktionen

Funktionen aus IEEE.numeric std.all:

```
function TO INTEGER (ARG: UNSIGNED) return NATURAL;
function TO INTEGER (ARG: SIGNED) return INTEGER;
function TO UNSIGNED (ARG, SIZE: NATURAL) return UNSIGNED;
function TO SIGNED (ARG: INTEGER; SIZE: NATURAL) return SIGNED;
```

- · Hinweis:
  - Wenn TO INTEGER ein Vektor mit unbekannten Werten ('X', 'U', ...) übergeben wird, wird ein gültiger (und damit falscher!) Integer-Wert zurück gegeben.
  - Der Vektor sollte deshalb vorher mit der folgenden Funktion aus IEEE.std\_logic\_1164.all überprüft werden:

```
function IS X (ARG: STD LOGIC VECTOR) return boolean;
```

## 2.2.3. Ausdrücke und Operatoren

Operatoren, absteigend nach Präzedenz geordnet:

```
abs
                    not.
mod
          rem
          -(sign)
+(sign)
          /=
                    <
                              <=
                                       >
                                                >=
and
                    nand
                                       xor
```

- Anmerkungen
  - Die logischen Operationen (and, or, ...) sind für die Typen boolean und bit sowie entsprechende Vektoren definiert.
  - Die relationalen Operatoren (=, /=, ...) liefern ein Ergebnis vom Typ boolean.
  - '&' verknüpft zwei Vektoren oder Einzelelemente zu einem neuen Vektor. z.B.:

```
x vec := "10" & "0" & "10" -- liefert "10010", x vec muss 5 Elemente haben
```

## 2.2.4. Sequentielle Anweisungen

- Sequentielle Anweisungen stehen immer in einer Prozess-Umgebungen
  - Das Gegenstück, die parallelen Anweisungen, werden später behandelt.
- Eine VHDL-Architektur kann einen oder mehrere Prozesse enthalten.
- Alle Prozesse laufen untereinander parallel ab.
- Prozesse sind "Pseudo-Endlosschleifen". Wann sie neu starten, wird durch die Sensitivitätsliste definiert.

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Übersicht über sequentielle Anweisungen

- a) Signal- und Variablenzuweisungen
- b) Bedingungen: if, case
- c) Schleifen: loop
- d) Leere Anweisung: null
- e) assert-Anweisung
- f) wait-Anweisung
- g) Prozeduren und Funktionen

#### **Prozesse**

#### Syntax

```
[<label>:] process [(<sensitivity list>)]
     {<declarations>}
begin
     {<sequential statements>}
end process [<label>];
```

#### Beispiel

**Sensitivitätsliste:** Prozess wird immer ausgeführt, wenn an a oder b ein Ereignis eintritt.

```
process (a, b)
begin
  if (a < b) then c <= '1';
  else c <= '0';
  end if;
end process;</pre>
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## a) Variablen- und Signalzuweisungen

Signalzuweisung

```
y <= a and b; -- y ist ein Signal (z.B. Ausgang der Entität)
```

Variablenzuweisung

```
y := a and b; -- y ist eine Variable (im Prozess deklariert)
```

- Signale & Variablen sind unterschiedliche Objekte
  - Details später

## b) "if"- und "case"-Anweisung

### 

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## c) Schleifen

#### Syntax

```
[<label>:] [<iteration_scheme>] loop
  { <sequential statements> }
    { next [<label>] [when <condition>]; }
    { exit [<label>] [when <condition>]; }
end loop [<label>];
```

#### Iterations-Schemata

- for
- while
- keins (dann wiederholte Ausführung bis Abbruch durch "exit")

## Beispiele für "case"

```
process
  variable BCD: std_logic_vector (1 to 4);
begin
  ...
  case BCD is
   when "0000" => LED <= "00000000000";
   when "0001" => LED <= "00000000001";
   ...
   when "1001" => LED <= "10000000000";
   when others => LED <= "111111111111";
end case;

case BCD is
   when "0000" | "0001" | "0010" => LESS_THAN_THREE <= '1';
   when others => LESS_THAN_THREE <= '0';
end case;
  ...
end process;</pre>
```

## "others" muss die letzte Wahlmöglichkeit sein

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Beispiele**

• "for"-Schleife:

```
L: for i in 1 to 10 loop -- i von 1 bis 10
... -- sequentielle Anweisungen end loop;
```

"while"-Schleife mit "next" und "exit"

```
L1: while i<10 loop
L2: while j<20 loop
...
next L2 when i=j; -- Sprung zu L2
...
exit L1 when i>4; -- Sprung zu L3
...
end loop L2;
end loop L1;
L3: ...
```

## d) Die "null"-Anweisung

- · ... tut nichts.
- Anwendung in "case"-Anweisungen:
  - Die "null"-Anweisung macht explizit, dass in bestimmten Fällen nichts passieren soll (und nicht etwa der Fall vergessen wurde).
  - Manche Tools erwarten vollständige "case"-Anweisungen.

```
case controller command is
   when forward => engage_motor_forward;
   when reverse => engage motor reverse;
   when idle => null;
end case;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## f) "wait"-Anweisung

- "wait..." simuliert das Warten um eine bestimmte Zeit oder auf ein Ereignis.
- Varianten:

```
wait on A, B;
                          -- warten bis sich Signal A oder B ändert
wait until (X < 10); -- warten bis boole'scher Ausdruck erfüllt
                          -- warten bis Zeit verstrichen ist
wait for 7 ns;
wait;
                          -- warten für immer (zum Beenden der Simulation)
```

 Eine Sensitivitätsliste lässt sich immer durch äquivalente "wait"-Anweisung ersetzen:

```
process (a, b, c)
                                process
begin
                                begin
  -- Haupt-Code
                                  -- Haupt-Code
end process;
                                  wait on a, b, c;
                                end process;
```

## e) "assert"-Anweisung

#### Syntax

```
assert <condition>
   [report <string>]
   [severity {note|warning|error|failure}];
```

#### Beispiele

```
assert spec out = impl out
 report "Specification and implementation differ!";
 -- default severity is "error"
assert false report "Just some information" severity note;
  -- gibt eine Meldung während der Simulation aus
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Behandlung im Simulator

- Eine "wait"-Anweisung bewirkt i.A., dass der Simulator zu einem anderen Prozess wechselt.
  - Die Verwaltung der Prozesse (zur Auswahl des nächsten) geschieht intern über Ereignis-Listen.
  - Zur Simulation der Zeit besitzt der Simulator einen Zeitzähler, und die Prozesse, die in einer "wait"-Anweisung warten, werden in einer Prioritätswarteschlange verwaltet.

#### Beispiel:

```
entity CLK GEN is
 port (clk out1, clk out2: out std logic);
end CLK GEN
```

## **Beispiel (Forts.)**

```
architecture BEHAVIOR of CLK GEN is
begin
  P1: process
    variable clk1: std logic := '0';
  begin
    clk out1 <= clk1;</pre>
    clk1 := not clk1;
    wait for 5 ns;
  end process;
  P2: process
    variable clk2: std logic := '0';
  begin
    clk out2 <= clk2;</pre>
    clk2 := not clk2;
    wait for 3 ns;
  end process;
end BEHAVIOR:
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

#### Prozedur mit Parametern

```
procedure run multiplication (a, b: in integer) is
procedure get_char1 (val: in std_logic; ret: out character) is
procedure inrement (val: inout integer) is
```

- Die Modi 'out' und 'inout' erlauben auch die Rückgabe von Werten. ('inout'-Parameter sind vergleichbar mit Referenzen in C++)
- Parameter vom Modus 'out' oder 'inout' werden als Variablen-Objekt behandelt, Parameter vom Modus 'in' als Konstante.

## g) Prozeduren und Funktionen

- Prozeduren und Funktionen können innerhalb von Prozessen deklariert werden
  - im Deklarationsteil (vor "begin")
- Sinnvolle Anwendung: Testbenches!
- Prozeduren ohne Parameter

```
procedure run cycle is
  variable period: time := 10ns;
  clk <= '0'; -- 'clk' ist ein global deklariertes Signal
  wait for period / 2;
 clk <= '1':
 wait for period / 2;
end procedure;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

```
    Funktionen
```

```
function get char2 (val: in std logic) return character is
begin
  . . .
 return 'q'; -- Rückgabe
end:
```

Aufruf von Prozeduren & Funktionen

```
run cycle;
               -- parameterlose Prozedur
run multiplication (13, x);
c := get char2 ('X');
```

## 2.3. Besondere Konzepte von VHDL 2.3.1. Strukturbeschreibungen

Beispiel für eine Struktur-Beschreibung:

```
architecture STRUCTURE of HALF ADDER is
  component XOR2
    port (x, y: in std logic; z: out std logic);
                                                           Deklaration verwendeter
  end component;
                                                           Entitäten (vergleichbar
                                                           mit Funktions-Headern
  component AND2
                                                           in C)
    port (x, y: in std logic; z: out std logic);
  end component;
                                                           Konfiguration: Gibt an,
  for U0: XOR2 use entity WORK.XOR2(DATAFLOW);
                                                           welche Entität/Architektur
  for U1: AND2 use entity WORK.AND2(DATAFLOW);
                                                           ieweils verwendet wird
begin
  U0: XOR2 port map(x \Rightarrow a, y \Rightarrow b, z \Rightarrow sum);
  U1: AND2 port map(x \Rightarrow a, y \Rightarrow b, z \Rightarrow carry);
end STRUCTURE;
                 Port-Bindung (Form: <Port> => <lokal definiertes Signal> )
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## 2.3.2. Parallele Anweisungen

```
architecture TEST of EXAMPLE is
                        -- Signal-Deklarationen etc.
                     begin
                        process
                        begin
                          -- sequentielle Anweisungen
     parallele
                        end process;
Anweisungen
                                  -- Signalzuweisung (parallel)
                        U0: SOME MODULE port map ( ... )
                     end TEST;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Sequentielle und Parallele Anweisungen**

- Sequentielle Anweisungen ("Sequential statements")
  - werden logisch gemäß der Reihenfolge im Programm abgearbeitet
  - stehen in "process"-Umgebung
  - Während der Abarbeitung vergeht (logisch) keine Zeit
- Parallele Anweisungen ("Concurrent statements")
  - werden logisch parallel abgearbeitet (unabhängig von der Reihenfolge im Programm)
  - werden durch Signalereignisse getriggert
  - Beispiele
    - Signalzuweisungen außerhalb von "process"-Umgebungen
    - "process" als Ganzes
    - Modul-Instanzierungen gelten auch als parallele Anweisung

## Parallele Signalzuweisungen

· Parallelen Signalzuweisungen...

```
and out <= i1 and i2;
or out <= i2 or i3;
```

• ... lassen stets sich durch äquivalente Prozesse darstellen:

```
process (i1, i2)
begin
  and out <= i1 and i2;
end process;
process (i2, i3)
begin
  or out <= i2 and i3;
end process;
```

## 2.3.3. Zeitmodellierung

#### **Bereits bekannt:**

wait-Anweisung

```
wait on A, B;
                          -- warten bis sich Signal A oder B ändert
wait until (X < 10); -- warten bis boole'scher Ausdruck erfüllt
                          -- warten bis Zeit verstrichen ist
wait for 7 ns;
wait:
                          -- warten für immer (zum Beenden der Simulation)
```

Sensitivitätsliste

```
process (a, b, c)
                                process
begin
                                begin
  -- Haupt-Code
                                  -- Haupt-Code
end process;
                                  wait on a, b, c;
                                end process;
```

Hinweis: Ein Prozess muss immer mindestens eine "wait"-Anweisung oder eine Sensitivitätsliste enthalten!

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

2. Hardware-Modellierung mit VHDL

## Signalzuweisung

- Signalzuweisung erzeugt Simulations-Ereignis
  - Zuweisung verzögert bis Simulationszyklus durch "wait"-Anweisung angestoßen wird
- Scheduling
  - gemäß angegebenen Verzögerungszeiten
  - Aktionen zur gleichen Zeit gemäß Reihenfolge im Programm

Achtung: Eine erneute Zuweisung an ein Signal kann vorherige aufheben.

#### **Beipiel**

```
process
begin
  S1 <= '1' after 30 ns;
                               -- wirkungslos
  S1 <= '0' after 20 ns;
                               -- Ereignis in 20 ns
  S2 <= '1' after 10 ns, '0' after 30 ns; -- zwei Ereignisse
  wait on CLK;
                               -- triggert Simulationszyklus
end process;
```

### Weitere Möglichkeit:

after-Klausel bei Signalzuweisungen

```
architecture TIMED DATAFLOW of HALF ADDER is
begin
  process (a, b)
  begin
    sum <= a xor b after 2 ns;</pre>
    carry <= a and b after 1 ns;
  end process;
end TIMED DATAFLOW;
```

-> Unterschied zwischen Variablen und Signalen beachten! (after-Klausel ist nur mit Signalen möglich)

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Verzögerungsmodelle (after-Klausel)

- a) Trägheits-Modell ("inertial", Default)
  - Bei schneller Änderung des Ausgangssignales innerhalb der Verzögerungszeit wird ältere Zuweisung ignoriert
- b) Transport-Modell ("transport")
  - Ausgangssignal wird exakt weitergegeben

```
signal x, a, b: std logic;
a \le x after 3 ns;
                         -- or 'a <= inertial x after 3 ns;'
b <= transport x after 3 ns;</pre>
```

## Vergleich: Variablen und Signale

#### · Variablen ...

- ... speichern Werte,
   verhalten sich also genau wie Variablen in Programmiersprachen.
- ... müssen innerhalb einer Prozess-Umgebung deklariert werden,
- ... sind also nur innerhalb des Prozesses sichtbar.

#### Signale ...

- ... speichern Werte und Informationen zum zeitlichen Verlauf.
- ... können auch auf Prozess- oder Architektur-Ebene deklariert werden.
- Ein-/Ausgänge einer Entität sind Signale.

## • Übliche Verwendung:

- Signale: reale Registerinhalte und Signalleitungen
- Variablen: Zwischenergebnisse einer Berechnung u.ä.

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

# 2.4. Synthese Was ist Synthese?

#### Eingabe

- Beschreibung auf Register-Transfer-Ebene,
   z.B. VHDL im Verhaltens-/Datenfluss-Stil
- Ausgabe
  - Gatternetzliste, z.B. VHDL im Struktur-Stil

### • "Synthetisierbares VHDL":

- Teilmenge an Sprachkonstrukten, die automatisch in eine Struktur umgesetzt werden können
- Unterstützte Teilmenge hängt z. T. von Synthese-Tool ab
- Üblicher Architektur-Name: "RTL"

## **Beispiel**

#### Signalzuweisung


```
process
    signal a, b: std_logic;
begin
    a <= '1';    -- erzeugt Ereignis "a='1' in Ons"
    b <= a;    -- erzeugt Ereignis "b='U' in Ons"
    wait;    -- Simulator bearbeitet Ereignisliste
end;    => a = '1', b = 'U'
```

#### Variablenzuweisung


Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

# 2.4.1. Entwurf auf Register-Transfer-Ebene

- Eine Schaltung auf Gatter-Ebene besteht aus:
  - Komponenten: primitive Gatter (AND, OR, ...), Flipflops
  - Verbindungen: einzelne Leitungen
- Ein Entwurf auf Register-(Transfer-)Ebene enthält:
  - Algorithmus
    - Folge von Register-Transfer-Anweisungen, z.B.: A <- A + B
  - Komponenten
    - funktionale Einheiten (z. B. Addierer) mit definierter Wortbreite
    - Register
    - Steuerwerk
  - Verbindungen: Busse (mit definierter Wortbreite)



### **Zielstruktur**



Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

# **Beispiel: Einfacher Multiplizierer** a) Algorithmus


```
declare bus
                      IN DATA (3:0), GO;
        declare bus OUT DATA (7:0), OUT VALID;
        declare register P(8:0), B(3:0), I(1:0);
RESET: OUT VALID <-0, P(8:4) <-0, I <-0, P(3:0) <- IN DATA;
WAITB: B <- IN DATA, if GO = 0 then goto WAITB fi;
LOOP:
        if P(0) = 0 then goto CONT fi;
        P(8:4) \leftarrow P(8:4) + B;
CONT: P(7:0) \leftarrow P(8:1), P(8) \leftarrow 0,
        I < -I + 1;
        if I <> 0 then goto LOOP fi;
        OUT DATA \leftarrow P(7:0), OUT VALID \leftarrow 1;
```

## Regeln für synchrone Schaltwerke

- Alle sequentiellen Elemente sind flankengetriggerte **D-Flipflops.**  Keine pegel-getriggerten Latches
  - Register Schaltnetz CLK
- Alle Flipflops werden mit dem gleichen Takt angesteuert und wechseln gleichzeitig Ihren Zustand.
  - Kein asynchroner Reset
- Es gibt keine Verbindungen zwischen der Taktleitung und den logischen Signalen.
  - Keine "gated clocks"

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## b) Strukturdiagramm für Operationswerk




## c) Zustände und Steuersignale

#### **Zustand Steuersignale**

			<pre>declare in bus     IN_DATA (3:0), GO;</pre>
			<pre>declare out bus OUT_DATA (7:0), OUT_VALID;</pre>
			<b>declare register</b> P(8:0), B(3:0), I(1:0);
RESET	$C_{1}, C_{6}, C_{3}$	RESET:	OUT_VALID <- 0, I <- 0,
			P(8:4) <- 0, P(3:0) <- IN_DATA;
WAITB	$C_4$	WAITB:	B <- IN_DATA, if GO = 0 then goto WAITB fi;
LOOP		LOOP:	<pre>if P(0) = 0 then goto CONT fi;</pre>
LOOP-1	C,		$P(8:4) \leftarrow P(8:4) + B;$
CONT	C <sub>5</sub>	CONT:	$P(7:0) \leftarrow P(8:1), P(8) \leftarrow 0,$
	C <sub>7</sub>		I <- I + 1;
CONT-1	7		,
CONT-1			<pre>if I &lt;&gt; 0 then goto LOOP fi;</pre>
DONE			0777 7277 4 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7
DONE		DONE:	OUT_DATA <- P(7:0), OUT_VALID <- 1;

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

# d) Zustandsübergangsdiagramm




Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

## **Mealy- und Moore-Automaten**


### Mealy-Automat

- Ausgabe hängt von Zustand und Eingabe ab



#### Moore-Automat

- Ausgabe hängt nur von Zustand ab



## 2.4.2. Synthese von Schaltnetzen

#### Möglicher Beschreibungsstil

- Datenfluss (nur parallele Anweisungen)
- Verhalten (sequentielle Anweisungen), wenn damit rein kombinatorisches Verhalten beschrieben wird (alle Eingänge in Prozess-Sensitivitätsliste)

#### • Übersetzung erfolgt nach einfachen Regeln:

- Operatoren "and", "or", ...
  - -> einfache Gatter, je nach Datentyp mit passender Wortbreite
- Signal-, Variablenzuweisung (parallele oder sequentielle Anweisung)
  - -> Verbindungsleitungen
- Komplexere Operatoren (+, -, \*, ...)
  - -> Module aus Bibliothek oder Modulgeneratoren (z. B. für CLAs)
- Steueroperationen (if, case)
  - -> Multiplexer
- Schleifen mit festen Grenzen
  - -> Aufrollen der Schleife

## **Beispiel: Halbaddierer**

```
entity HALF_ADDER is
  port (a, b: in STD_LOGIC; sum, carry: out STD_LOGIC);
end HALF_ADDER;

architecture RTL of HALF_ADDER is
begin
  sum <= a xor b;
  carry <= a and b;
end RTL;</pre>
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Beispiel: 8-Bit-Addierer**

```
entity ADDER2 is
  port ( a: in std_logic_vector (7 downto 0);
        b: in std_logic_vector (7 downto 0);
        sum: out std_logic_vector (7 downto 0)
        );
end ADDER2;

architecture RTL_1 of ADDER2 is
begin
    sum <= a + b;
end RTL_1;

architecture RTL_2 of ADDER2 is
begin
    process (a, b) -- alle Eingänge in Sensitivitätsliste
    begin
    sum <= a + b;
end process;
end RTL 1;</pre>
```

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Hardware-Systeme SS 2017

Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

## **Beispiel: Inkrementierer**

```
entity INCR4 is
  port (a: in std_logic_vector(3 downto 0);
        en: in std_logic;
        y: out std_logic_vector(3 downto 0));
end INCR4;

architecture RTL of INCR4 is
begin
  process (a, en) -- wichtig: alle Eingänge in Sensitivitätsliste
begin
  if en = '1' then
        y <= a + "0001";
    else
        y <= a;
    end if;
  end process;
end RTL;</pre>
```

## Beispiel: einfache ALU

```
entity ALU32 is
 port (a, b: in std logic vector(31 downto 0);
        sel: in std logic(1 downto 0);
        y: out std logic vector(31 downto 0));
end ALU32;
architecture RTL of ALU32 is
 process (a, b, sel) -- wichtig: alle Eingänge in Sensitivitätsliste
 begin
    case sel is
     when "00" => y \le a + b;
      when "01" \Rightarrow v \leq a AND b:
      when "10" => y \le a \ OR \ b;
      when "11" => v <= NOT b:
    end case;
 end process;
end RTL;
```

## **Beispiel: Paritätsgenerator**

```
entity parity gen is
 port (a: in std logic vector (0 to 7);
        even, odd: out std logic);
end parity gen;
architecture rtl of parity gen is
begin
 process (a)
   variable tmp: std logic;
    variable n: integer;
 begin
    tmp := '0';
    for n in a range loop
      tmp := tmp xor a(n);
    end loop;
    even <= tmp;
   odd <= not tmp;
 end process;
end rtl;
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

#### **Hinweise**

- Für reale Register oder Leitungen Signale verwenden (keine Variablen).
- Für reale Register oder Signale stets den Typ std\_logic oder std\_logic\_vector verwenden (nicht integer).
- Vergessene Signale in der Sensitivitätsliste führen zu schwer zu findenden Fehlern. Parallele Signalzuweisungen sind in der Hinsicht sicherer.

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

2. Hardware-Modellierung mit VHDL

## Optimierungsmöglichkeiten in VHDL

#### Beispiel: Transponier-Schaltnetz für MIDI-Noten

- Bedingte Addition von 8-Bit-Konstanten -24, -12, +12, +24 oder 0
   (entspricht +/- 1 oder 2 Oktaven)
- Auswahl durch Drehschalter (setzt genau eines der Signale 'dn2', 'dn1', 'up1', 'up2' auf 1)

#### Modul-Schnittstelle

```
entity TransAdd is
  port (
    enable, dn2, dn1, up1, up2: in std_logic;
    data_in: in std_logic_vector (7 downto 0);
    data_out: out std_logic_vector (7 downto 0)
);
end TransAdd;
```

## **Erster Ansatz**


```
architecture RTL of TransAdd is
begin

process (enable, dn2, dn1, up1, up2, data_in)
   variable ret: std_logic_vector (7 downto 0);
begin
   ret := data_in;
   if enable = '1' then
       if dn2 = '1' then ret := ret - 24; end if;
       if dn1 = '1' then ret := ret - 12; end if;
       if up1 = '1' then ret := ret + 12; end if;
       if up2 = '1' then ret := ret + 24; end if;
       end if;
       data_out <= ret;
   end process;

end RTL;</pre>
```

## **Synthese-Ergebnis**

- 2 Addierer + 2 Subtrahierer ; 19 Slices




Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg

Hardware-Modellierung mit VHDL
 105

## **Synthese-Ergebnis**

- ein Addierer/Subtrahierer; 10 Slices



## **Verbesserter Entwurf**

```
architecture RTL of TransAdd is
begin
  process (enable, dn2, dn1, up1, up2, data in)
    variable ret: std logic vector (7 downto 0);
    variable sel: std logic vector (0 to 3);
  begin
    ret := data in;
    if enable = '1' then
      sel := (dn2, dn1, up1, up2);
      case sel is
        when "1000" => ret := data in - 24;
        when "0100" => ret := data in - 12;
        when "0010" => ret := data in + 12;
        when "0001" => ret := data in + 24;
        when "0000" => ret := data in;
        when others => ret := (others => '-'); -- Don't Care
    end if:
    data out <= ret;
  end process;
end RTL:
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## 2.4.3. Synthese von Schaltwerken

#### Latches (pegelgesteuert)

- werden automatisch erzeugt, wenn ein Signal nicht mit jeder Änderung der Eingangssignale seinen Wert ändert
- sind oft nicht beabsichtigt (vgl. synchroner Entwurfstil)

#### Flipflops (flankengetriggert)

 werden automatisch erzeugt, wenn eine sequentielle Signalzuweisung von einer Bedingung der Form

```
rising_edge(clk)
oder
    clk'event and clk = '1'
abhängt.
```

Sequentieller VHDL-Code, der sich nicht in Latches oder Flipflops übersetzen lässt, ist i.d.R. <u>nicht</u> synthetisierbar.

## **Beispiel: Synthetisierbares Latch**

```
---- a q -----
en
```

```
entity LATCH is
  port (en, a : in std_logic; q: out std_logic);
end LATCH;

architecture RTL of LATCH is
begin
  process (en, a)
  begin
  if (en='1') then q <= a; end if;
  end process;
end RTL;</pre>
```

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## **Beispiel: Synthetisierbares D-Flipflop**

```
port (clk, a : in std logic; q: out std logic );
end DFF:
architecture RTL 1 of DFF is -- Variante 1
begin
  process (clk)
 begin
    if rising edge(clk) then q <= a; end if;
  end process;
end RTL 1;
architecture RTL 2 of DFF is -- Variante 2
begin
  process
 begin
    wait until rising_edge(clk);
    q \le a;
  end process;
end RTL 2;
```

## **Unerwünschte Latches**

• Vergessene Zuweisungen

```
process (a)
begin
  if a = '1' then
   q <= '0';
   p <= '1';
  else
   q <= '1';
  -- keine Zuweisung an p => für p wird Latch erzeugt
  end if;
end process;
```

Tipp: Am Anfang des Prozesses Defaults für alle Ausgänge zuweisen

Vergessene Eingänge in Sensitivitätsliste

```
process (a)
begin
  q <= a and b;
  -- Änderung an b alleine verändert q nicht
end process;</pre>
```

Hardware-Systeme SS 2017
Prof. Dr. Gundolf Kiefer, Hochschule Augsburg


2. Hardware-Modellierung mit VHDL

## Beispiel: Synthetisierbarer Zähler

```
entity COUNTER is
 port (clk, down, up: in std logic;
         cnt out: out std logic vector (7 downto 0) );
end COUNTER;
architecture RTL of COUNTER is
 signal state: unsigned (7 downto 0);
begin
  -- Ausgabeschaltnetz (hier einfach als parallele Anweisung)...
  cnt out <= std logic vector (state);</pre>
  -- Übergangsprozess, modelliert Register 'state' und Übergangsfunktion ...
 process (clk)
 begin
   if rising edge(clk) then
     if (down = '1' and up = '1') then state <= "00000000"; end if;
     if (down = '1' and up = '0') then state <= state - 1; end if;
     if (down = '0' and up = '1') then state <= state + 1; end if;
    end if;
  end process;
end RTL;
```

## 2.4.4. Werkzeuge im Praktikum

### **Entwurfsablauf bei Xilinx (ISE 14.6)**



Xilinx-Dokumentation: \$XILINX/doc/usenglish/books/manuals.pdf

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

Tool: ees-xst

#### Funktion

- Synthese eines VHDL-Entwurfes (komplette Hierarchie)

#### Syntax

ees-xst [-p] <top-level>.vhd [ <modul2>.vhd ... ] -p : erzeuge Pad-Zellen für die Ports des Top-Level-Moduls

#### Ausgabe

<top-level>.ngc : Synthese-Ergebnis (technologienahe Strukturbeschreibung) <top-level>.ngr : RTL-Struktur <top-level>.pri : Projektdatei für XST <top-level>.ifn : Skript für XST <top-level>.log : Log-Datei (Timing-Report, Flächenverbrauch, Fehlermeldungen, ...)

#### Anmerkungen

- Die erzeugten Strukturbeschreibungen (\*.ngr und \*.ngc) können in der Entwicklungsumgebung ise angezeigt werden (einfach öffnen, kein Projekt anlegen!).
- Zum Feinabstimmung der Parameter kann jetzt XST direkt aufgerufen werden: XST benötigt die Projekt- und Skript-Datei.

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL

## Tool: ees-implement

#### Funktion

Plazierung und Verdrahtung inkl. Erzeugen eines Bit-Files

#### Syntax

ees-implement <design>.ngc <constraints>.ucf

#### Ausgabe

#### <design>.bit:

Programmierdaten für das im Praktikum verwendete FPGA

#### Anmerkungen

- Die .ucf-Datei definiert u.a., welcher Port welchem FPGA-Pin zugewiesen wird (siehe Beispiel)
- Die .ngc-Datei muss zuvor mit 'eis-xst -p' erzeugt worden sein.

## Beispiel: Auf-/Abwärts-Zähler

- 1. Zähler in VHDL beschreiben
- 2. Testbench schreiben & simulieren
- 3. Zähler synthetisieren
  - Ergebnis (Log-Datei und Strukturen) anschauen
- 4. UCF-Datei erzeugen
- 5. Plazieren & Verdrahten ("Implementieren")
- 6. FPGA programmieren
- 7. Fertig!

## 2.5. Zusammenfassung

- Hardwarebeschreibungssprachen
  - Wozu dienen sie? Welche Eigenschaften sind gewünscht?
- Teilmenge der Sprache VHDL (nicht vollständig, aber für einfache bis mittlere Projekte ausreichend)
  - Entities & Architekturen
  - Variablen & Signale
  - Parallele & sequentielle Anweisungen
  - Beispiele zur Modellierung von typischen Schaltungen
- Simulation mit Testbench
- Synthese mit Xilinx XST

**Lernziel:** Modellierung, Simulation und Synthese von Entwürfen auf Gatter- und Register-Ebene

Hardware-Systeme SS 2017 Prof. Dr. Gundolf Kiefer, Hochschule Augsburg 2. Hardware-Modellierung mit VHDL