ELECTRÓNICA FUNDAMENTAL

INFORME LABORATORIO 2:

Transistores

GRUPO: B3

Nombre	CI	email
Federico Bello	4.993.837-3	federico.bello@fing.edu.uy
Gonzalo Chiarlone	5.110.058-6	gonzalo.chiarlone@fing.edu.uy
Tomas Gonzalez	5.164.667-3	tomas.gonzalez.rodriguez@fing.edu.uy
Guillermo Von Sanden	4.989.249-4	guillermo.von.sanden@fing.edu.uy

Instituto de Ingeniería Eléctrica Facultad de Ingeniería Universidad de la República


Índice

1.	Ext	racción Curva ID en función de V_{GB} (V_{BG}) para n MOS (p MOS)	4		
	1.1.	Armado	4		
	1.2.	Medidas	4		
		1.2.1. Parte a	4		
		1.2.2. Parte b	4		
		1.2.3. Parte c	5		
		1.2.4. Parte d	5		
		1.2.5. Parte e	6		
		1.2.6. Parte f	6		
2. In	Inve	nversor cMOS			
	2.1.	Armado	6		
	2.2.	Medidas	7		
3. (Circ	Circuito de Sample and Hold			
	3.1.	Armado	8		
	3.2.	Parte a	8		
	3.3.	Parte b	9		
	3.4.	Parte c	0		
	3.5.	Parte d	.0		
	3.6.	Parte e	.1		
	3 7	Parte f	1		

1. Extracción Curva ID en función de V_{GB} (V_{BG}) para nMOS (pMOS)

1.1. Armado

En la figura 1 se ven las conexiones necesarias para el funcionamiento del circuito con nMOS. En naranja se ven las conexiones del AnalogDiscovery y en verde las conexiones a las entradas del transistor. Lo mismo es verdad para el circuito con pMOS de la figura 2.



V+ 14
W1 3
Vin M2
2
1 Vout
RD
7

Figura 1: Conexiones del transistor nMOS

Figura 2: Conexiones del transistor pMOS

1.2. Medidas

1.2.1. Parte a

Para tomar las medidas se conectaron las entradas del osciloscopio a V_{in} y V_{out} . Para el caso del nMOS se calculo la corriente como $I_D = \frac{1}{R_d}(V_{DD} - V_{out})$, mientras que para el caso del pMOS como $I_D = \frac{1}{R_D}V_{out}$. Además, para el caso del nMOS se tiene que $V_{GS} = V_{in}$, por otro lado, para el pMOS se llega a que $V_{SG} = V_{DD} - V_{in}$.

1.2.2. Parte b

En la siguientes gráficas podemos ver en superposición los valores medidos con el Analog Discovery, los valores teoricos calculados con los parametros del transistor y la simulación realizada con LTspice. En la figura 3 podemos ver los datos del transistor Nmos y en la figura 4 los datos del transistor Pmos. Podemos ver como los resultados son acordes a lo simulado y a los cálculos teóricos.




Figura 3: Corriente $I_DentransistorNmos$

1.2.3. Parte c

Se utilizaron las ecuaciones en saturacion (ver anexo) para poder estimar los valores de V_{ton} y V_{top} . Se tomaron ciertos valores de voltaje V_{in} en el rango de saturacion y con su correspondiente valor de corriente se despejaron los valores de V_{to} . Finalmente estos valores se promediaron y se obtuvo que:

$$V_{ton} = 0.891V$$

$$V_{top} = 1,48V$$

1.2.4. Parte d

Utilizando los valores de V_{ton} y V_{top} que se estimar en la parte c como V_{GS} . Para esto se calculo la corriente en la resistencia a partir de las medidas del voltaje en bornes. Utilizando una resistencia de $150k\Omega$ se obtuvieron los siguientes valores de corriente:

$$I_{Dn} = 4.96 \mu A$$

$$I_{Dp} = 0.42 \mu A$$




Figura 4: Corriente I_D en transistor Pmos

1.2.5. Parte e

Se observó que la corriente I_D no se anula para $V_{GS} = V_{T0n}$ o lo que es equivalente $V_{SG} = V_{T0p}$. Esto podría ser resultado de los efectos de segundo orden los cuales no se consideraron para los calculos teóricos los cuales fueron realizados con ecuaciones de primer orden. Debido a la corriente subumbral, cuando V_{GS} o V_{SG} es menor a la tensión umbral, la difusion en el canal del transistor aporta pequeñas corrientes que son despreciadas para los calculos de primer orden.

1.2.6. Parte f

Para asegurar la circulación de corriente se debe cumplir que $V_{GS} > V_{T0n}$. De esta forma el transistor no se encuentra cortado.

2. Inversor cMOS

2.1. Armado

En la figura 5 se ven las conexiones necesarias para el funcionamiento del circuito cMOS inversor. En naranja se ven las conexiones del AnalogDiscovery y en verde las conexiones a las entradas del transistor.




Figura 5: Conexiones del transistor inversor cMOS

2.2. Medidas

En la figura 6 se observa la señal de entrada y salida del transistor cMos. Se observa claramente como cuando la entrada es alta la salida tiene bajo voltaje, y de forma análoga para una entrada de bajo valor.




Figura 6: Entrada y salida del inversor cMOS (en azul y naranja respectivamente

3. Circuito de Sample and Hold

3.1. Armado

En la figura 5 se ven las conexiones necesarias para el funcionamiento del circuito Sample and Hold. En naranja se ven las conexiones del AnalogDiscovery y en verde las conexiones a las entradas del transistor.




Figura 7: Conexiones para el circuito de Sample and Hold

3.2. Parte a

En la figura 8 se pueden ver las tensiones en los transistores M3 y M4. Se puede ver que la señal V_{G3} es la inversa de V_{G4} . Esto corresponde ya que el circuito interno realizado con M1 y M2 funciona como un inversor.




Figura 8: Tensión en gates de transistores M3 y M4

3.3. Parte b

En la figura 9 se puede ver la simulación realizada para el circuito Sample and Hold con $V_{DD}=4V$, $V_{SS}=-4V$. Se puso como entrada V_{in} una onda cuadrada de frecuencia 10KHz con amplitud de 4V y en la entrada a samplear V_A se pone una sinusoide de frecuencia 500Hz y una amplitud de 1,5V.




Figura 9: Simulacion de muestreo en circuito Sample and Hold

3.4. Parte c

En la figura 10 podemos ver la entrada y la salida del circuito Sample and Hold para $V_{DD}=4V$ y $V_{SS}=-4V$. Y en la figura 11 se puede observar las mismas terminales para $V_{DD}=2V$ y $V_{SS}=-2V$.




Figura 10: Salida y entrada del circuito para $V_{DD}=4V$ y $V_{SS}=-4V$




Figura 11: Salida y entrada del circuito para $V_{DD}=2V$ y $V_{SS}=-2V\,$

3.5. Parte d

Para verificar que el circuito funciona correctamente podemos ver que pasa en la entrada y la salida para los distintos extremos de voltaje de V_{in} . Para $V_{in}=4V$ podemos ver como la salida copia la entrada de la señal. Luego para $V_{in}=-4V$ se tiene que la salida está mostrando la tensión del condensador la cual es constante.

Podemos afirmar el correcto sampling de la señal mientras se cumplan las hipótesis de teorema de muestreo las cuales implican que dado una máxima componente en frecuencia de la señal a muestrear F_B , si se muestrea a una frecuencia $F_s > 2 \cdot F_B$ se puede recuperar correctamente la señal original.

En nuestro caso para muestrear una señal de 500Hz con una frecuencia de muestreo de 10kHz tenemos un muestreo correcto. Si se aumentaran ambas frecuencias en simultáneo, o se aumentar solo la frecuencia de muestreo no habría problema ya que nos mantenemos dentro de las hipótesis del teorema. Podríamos empezar a tener problemas si se aumenta la frecuencia de la señal a muestrear sin aumentar la frecuencia de muestreo, si se llega a $F_B > \frac{F_s}{2}$ ya no se podría recuperar la señal sin perder información.

Para frecuencias muy altas se podrían empezar a ver anomalías ya que a frecuencias altas el transistor pasa a tener efectos capacitivos, y no se puede afirmar el correcto funcionamiento del circuito.

3.6. Parte e

Para una alimentación de $V_{DD}=2V$, vemos en la figura 11 como para valores bajos de voltaje (cercanos a 0), se ve como la señal muestreada se separa de la señal de entrada. Esto es porque aquí entra en juego la curva de la conductancia de los transistores tanto el p-mos como en n-mos. En concreto al bajar el voltaje de alimentación varían los puntos donde se anulan las conductancias $(R \hookrightarrow \infty)$. Con los valores mas altos de alimentación se evita que ambos transistores tengan sus conductancias a 0 al mismo tiempo. En el anexo se pueden ver los cálculos de las raíces para la conductancia del p-mos y el n-mos. Para alimentación $V_{DD}=2V$ podemos ver que las raíces son $V_A=-0.47$ para el n-mos y $V_A=-0.3V$ para el p-mos. Esto produce un gap donde ambas inductancias se anulan y el circuito queda abierto.

3.7. Parte f





Figura 12: Salida y entrada del circuito sin M3

Podemos observar en la figura 12 que al quitar el transistor M3 se anula la salida para valores negativos

en la entrada V_A . Los transistores n-mos no son buenos para transmitir altas tensiones, de la misma forma que los transistores p-mos no son buenos para transmitir a bajar tensiones. Debido a esta razón se deben usar un transistor p-mos y un n-mos para hacer un muestreo correcto.



Mos;



Utilisando las lauciones refridas al source:

$$V_{DS_{SAT}} = \frac{V_{GS} - V_{\pm}}{1 + \delta} = \frac{V_{in} - (V_{\pm o} + V_{SD})}{1 + \delta} = \frac{V_{in} - V_{\pm o}}{1 + \delta}$$

Y 21 there god cumpling:
$$V_{\text{es}} \leq V_{\text{f}} = V_{\text{to}}$$

 $V_{\text{in}} \leq 1.1 \text{V}$

Y re lime que cumplis 1 V_{GS} > V₄ -> V₁₀ > 1.1V

Pan other Rade se tiene que: To = $\frac{\sqrt{DD-Vart}}{RD}$ => Vout= $\frac{1}{VDD}$ = $\frac{1}{VDD}$

Sinalmente:
$$V_{DD} = \frac{PR_D}{1+\delta} (V_{in}^2 - 2V_{in}V_{to} + V_{to}^2) \ge \frac{V_{in} - V_{to}}{1+\delta}$$

$$\longrightarrow V_{in} \frac{3R_{D}}{1+\delta} + \frac{V_{in}}{1+\delta} \left(1-2\beta R_{D}V_{4s}\right) + \frac{V_{4s}}{1+\delta} \left(\beta R_{D}V_{4s}^{-1}\right) - V_{DD} \leq O$$

Suplantands by rador y resolvients religion of que $-5V \le V_{in} \le 5V$ Sorb tents: $I_D = 30$ is $0 \le V_{in} \le 1.1V$

Sorb tents:
$$I_D = \ \ 0 \ \ i \ \ 0 \le V_{in} \le 1.1 V$$

$$\left(\frac{B}{24.1+1}\right) \cdot \left(V_{in} - V_{to}\right)^2 \ \ ai \ \ 1.1 \le V_{in} \le 5 V$$

pMos:

Cochacomb referedor of Dollard:

$$V_{SDSAT} = \frac{V_{SG} - V_{A}}{1+\delta} = \frac{V_{DD} - V_{in} - V_{A}}{1+\delta} - JV_{BS}$$

RD

$$V_{SDSAT} = \frac{V_{SG} - V_{A}}{1+\delta} = \frac{V_{DD} - V_{in} - V_{A}}{1+\delta} - JV_{BS}$$

Écuacioner referidos al saura:

$$V_{SDSAT} = \frac{V_{SG} - V_{A}}{1+\delta} = \frac{V_{DD} - V_{in} - V_{A}}{1+\delta} - \int V_{BS}$$

Si M2 contado: ID=0

1 20 time que cumplis: Voc = V4 = 1.3V

J. M2 soturo: ID = 1+3 (V6-42)

Y re time gul cumplin: 1 1/56 = 1.3V

$$V_{SD} \geqslant V_{SDSAT} \rightarrow V_{DD} - V_{OUT} \geqslant \frac{V_{GC} - V_{TD}}{1+\delta}$$

$$V_{SD} = V_{DD} - P_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

$$V_{SD} = V_{DD} - P_{DD} = V_{DD} - \frac{p_{S}R_{D}}{2(1+\delta)}(V_{C} - V_{TD})^{2}$$

Cálculos Llave Analógica

Conductancia de un transistor nMos:

Teniendo en cuenta Vin=Voo: VGo=ZVoo; VSB=VA+VOO

$$V_{A} = \frac{V_{D0} (1 - \delta_{n}) - V_{ton}}{(1 + \delta_{n})}$$

$$= 9 \quad \sqrt{2} = \sqrt{\frac{1}{100} \cdot \frac{1}{100} \cdot \frac{1}{100} \cdot \frac{1}{100}} = \sqrt{2} = 0$$