
# Arquitecturas GPU

Universidad Nacional de La Plata



Facultad de Informática

Prof. Dr. Adrian Pousa



1. Arquitectura GPU: Introducción
2. GPUs de arquitectura fija y evolución hacia arquitecturas unificadas
3. Arquitecturas Nvidia y su evolución
4. Arquitecturas AMD-ATI
5. Otras arquitecturas Manycore
6. Rankings
7. GPUs provistas por la cátedra



# 1 Arquitectura GPU: Introducción

# GPUs introducción



- Las GPUs surgen para liberar a la CPU del proceso de renderizado (a partir de un modelo $3D$ específico generar una imagen $2D$).
- Evolucionan a partir de la industria de videojuegos.
- La mayor parte de la arquitectura esta orientada a cómputo.
  - La idea es optimizar el ***throughput*** de muchos hilos ejecutando en paralelo - ocuparlos la mayor parte del tiempo.
- Mayor ancho de banda de memoria que CPU (la CPU debe optimizar el ancho de banda de memoria para SO, aplicaciones, E/S):
  - **GPU:** Nvidia Titan V (Volta) 653 GB/s
  - **CPU:** Xeon E7: 102 GB/s

# GPUs introducción



- Dos empresas lideran el mercado:

**Nvidia**




- **GPUs línea gráfica:** geforce
- **GPUs línea HPC:** Tesla, Quadro

**AMD-ATI**




**Hasta 2006 fue ATI luego fue comprada por AMD**


- **GPUs línea gráfica:** Radeon
- **GPUs línea consolas:** Flipper
- **GPUs línea HPC:** Fire



# 2 GPUs de arquitectura fija y evolución hacia arquitecturas unificadas


# GPUs evolución
# Modelos de GPU de Arquitectura fija

- Las **primeras GPUs** realizaban el proceso de renderizado a partir de un pipeline gráfico de varias etapas ejecutadas en paralelo:




  - Cada etapa requería de hardware dedicado (procesador no programable)
  - Limitadas en el tamaño del problema y operaciones complejas (sombreado, iluminación etc)

- **Nvidia** comercializa los modelos Geforce 6 y 7 que incluyen procesadores programables específicos (uno para procesar vértices y otro para fragmentos)




  - Problemas de desbalance de carga: algunas aplicaciones podían ocupar el procesador de vértices pero no utilizar el procesador de fragmentos.

# GPUs evolución
# Modelos de GPU de Arquitectura unificada

- Los modelos anteriores, conocidos como modelos de arquitectura fija, eran muy limitados.

- En 2006 **Nvidia** lanza al mercado la **arquitectura G80**. Esta arquitectura dio inicio a los modelos de **arquitectura unificada**:
  - Se eliminan las partes específicas del pipeline
  - Se elimina la división de procesadores programables de vértices y fragmentos
  - Las unidades de procesamiento se llaman **Stream Processors (SM)**, son programables y pueden realizar cualquier operación según la exigencia.
  - Soluciona el problema de desequilibrio de carga (Autoequilibrio de carga)

- Al mismo tiempo **AMD-ATI** lanza al mercado la **arquitectura ATI R500** con características similares.



# 3 Arquitecturas Nvidia y su evolución

# Evolución GPUs Nvidia



- Las GPUs Nvidia, a partir de 2006, evolucionaron a través de varias microarquitecturas:

| Mcroarquitectura | Año | Línea | | |
|---|---|---|---|---|
| | | Consumer | Professional/Workstation | Server/Datacenter |
| Tesla 2.0 | 2006 | GTX 8/9/100/200/300 series | Quadro Plex | Tesla |
| Fermi | 2010 | GTX 400/500 series | | Tesla C / S / M20xx |
| Kepler | 2012 | GTX 600/700/800M series | Quadro K | Tesla K |
| Maxwell | 2014 | GTX 700/800M/900 series | Quadro M | Tesla M |
| Pascal | 2016 | GTX 10 series | Quadro P | Tesla P |
| Volta | 2017 | | Quadro GV100 | Tesla V100 / Titan V |
| Turing | 2018 | GTX 16 / RTX 20 | Quadro RTX | Tesla T4 |
| Ampere | 2020 | RTX 30 series | RTX A100 series | Tesla A100 |
| ADA Lovelace | 2022 | RTX 40 series | RTX 6000 ADA | Tesla ADA (L4x) |
| Hopper | | | H100/H200 | Tesla H100/H200 |
| Blackwell | 2024 | RTX 50 series | B100/B200 | HGX B- DGX B |
| Rubin | 2026 | | | |
| Feynman | 2028 | | | |

# Evolución GPUs Nvidia
# Arquitectura G80

## Arquitectura G80





- Reemplaza los pipelines por un procesador unificado
- Las unidades de procesamiento se llaman **Stream Processors (SM)**, son programables y pueden realizar cualquier operación según la exigencia.
- Introduce un **procesador escalar (SP)** de hilos
- Presenta el **modelo SIMT**
- Introduce el modelo de memoria compartida y la sincronización por barreras entre hilos
- Soporte en **lenguaje C**

| G80 |
| --- |
| 2006 |


# Evolución GPUs Nvidia
# Arquitectura G80


- En el nivel más alto la arquitectura G80 está formada por:
  - Un arreglo de procesadores compuesto por 8 Unidades de procesamiento independientes:
    - Texture/Processor Cluster (**TPC**)
  - Un sistema de distribución de trabajo:
    - Compute work distribution
    - Distribuye hilos a TPC
  - El sistema de memoria:
    - Memoria Global (DRAM)
    - Acceden todos los TPC mediante una red de interconexión



# Evolución GPUs Nvidia
# Arquitectura G80

- Cada **TPC** está formado por:
  - Un arreglo de 2 **Stream Processors (SM)**:
  - Una memoria cache de nivel 1 (L1)
  - Un planificador de hilos
- Cada **SM** está formado por:
  - 8 procesadores escalares - **Scalar Processors (SP)**
  - Una memoria cache de instrucciones (I cache) compartida por los SP
  - Una memoria cache de solo lectura (C cache) compartida por los SP
  - 2 Unidades de funciones especiales (SFU)
    - Sqrt, Sin, Cos, Log etc
    - Si las SFU están ocupadas el planificador de hilos ejecuta otras sentencias
  - Una unidad MT que envía instrucciones a los SP y SFU
  - Una memoria compartida (**shared memory**) por los SP





# Evolución GPUs Nvidia
# Arquitectura G80

- Cada **SP** realiza operaciones matemáticas (no lógicas) y está formado por:
  - Una unidad de punto flotante (FPU)
  - Una unidad de punto fijo (INT-U)
  - Una unidad para entrada-salida de memoria
- Podemos comparar un SP con un core de una arquitectura de CPU:

**Arquitectura Nvidia G80**




**Arquitectura Intel Sandy Bridge**



# Evolución GPUs Nvidia
# Arquitectura GT200

## Arquitectura GT200




- Incremento en el número de SPs
- Mayor capacidad en los registros
- Hardware adicional para acceso eficiente a memoria (**Coalescencia**)
- Soporte para punto flotante en **doble precisión**
- Soporte para mayor número de hilos.
- Memoria compartida de mayor tamaño (64Kb) y configurable:
  - 16KB de memoria compartida y 48KB de cache L1
  - 48KB de memoria compartida y 16KB de cache L1

| G80 | GT200 |
|---|---|
| 2006 | 2008 |

# Evolución GPUs Nvidia
# Arquitectura GF100 Fermi

## Arquitectura GF100 Fermi





- Reemplaza TPC por **Graphics Processing Clusters (GPC)**
- Hasta 4 GPC (dependiente del modelo)
- Los SMs comparten una memoria cache de nivel 2
- 6 controladores de memoria
- Mejora en la arquitectura de los SPs
- Una memoria compartida configurable
- Agrega **unidades de Load/Store**

| G80 | GT200 | Fermi |
|---|---|---|
| 2006 | 2008 | 2010 |


# Evolución GPUs Nvidia
# Arquitectura GF100 Fermi

- En el nivel más alto la arquitectura Fermi está formada por:
  - Un arreglo de procesadores compuesto por hasta 4 Unidades de procesamiento independientes:
    - Graphics Processing Clusters (GPC)
  - Un sistema de distribución de trabajo:
    - Giga thread engine
    - Distribuye hilos a GPC
  - El sistema de memoria:
    - Memoria Global (DRAM)
    - Memoria cache de nivel 2 (L2)
    - 6 controladores de memoria
    - Acceden todos los GPC mediante una red de interconexión




# Evolución GPUs Nvidia
# Arquitectura GF100 Fermi

- Cada **GPC** esta formado por:
  - Hasta 4 SMs
- Cada **SM** está formado por:
  - 32 SPs (2 bloques de 16 SPs)
  - 16 Unidades de Load/Store:
    - Escriben o leen en cache o en DRAM direcciones de 16 hilos por ciclo
  - 4 SFUs
  - 2 planificadores de warps
    - Hilos administrados en warps (32 hilos)
    - Permite ejecutar 2 warp concurrentemente
  - 2 dispatchers de instrucciones
  - Una memoria compartida (**shared memory**) configurable como cache L1
  - Una cache de sólo lectura



# Evolución GPUs Nvidia
# Arquitectura GF100 Fermi


- Cada **SP** está formado por:
  - Una unidad de punto flotante (**FPU**) que soporta simple y doble precisión
  - Una unidad aritmético lógica (**ALU**) que soporta nuevas operaciones:
    - Shift
    - Bit-inversion
    - Compare
    - Convert
    - Etc…



# Evolución GPUs Nvidia
# Arquitectura GF100 Fermi - Planificación



Grid
Bloques de hilos



1


La CPU envía comandos a la GPU que recibe una unidad de planificación central

Unidad GigaThreads




2

La unidad de planificación central envía bloques de hilos a varios SMs




3

Cada SM divide los bloques de hilos en Warps (32 hilos)




4

El Warp Scheduler selecciona 2 Warps y da una instrucción de cada Warp a 16SPs, 16 unidades Load/Store o 4 SFU.
Por limitaciones hardware planifica de a medio Warp (dual-issue)

5

Cada Warp ejecuta la misma instrucción (**SIMD**)
Instrucciones lanzadas concurrentemente:

- 2 operaciones enteras
- Load/Store
- SFU

NO doble precisión

6


**Multithreading por hardware**
Cambios de contextos por hardware nativo.

# Evolución GPUs Nvidia
# Arquitectura GK110 Kepler

## Arquitectura GK110 Kepler

- SM renombrado a SMX:
  - 192 **CUDA cores** (SPs)
  - 32 SFUs
  - 32 unidades de Load/Store
  - 4 planificadores de warps
- Creación dinámica de hilos y anidamiento de kernels
- Hyper-Q: conexiones entre CUDA streams y MPI
- Mejora en cuanto a consumo energético

| G80 | GT200 | Fermi | Kepler |
|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 |




# Evolución GPUs Nvidia
# Arquitectura GK110 Kepler

- En el nivel más alto la arquitectura Kepler está formada por:
  - Hasta 8 SMX (1536 SPs)
    - Hasta 2,08 Gflops
  - Modelo 690 2x8 SMX (3072 SPs)
    - Hasta 2 x 2,08 Gflops
  - Hasta 6 Gb de Memoria GDDR5
  - GPU Boost (análogo turboboost)
- Alcanza mejoras en energía entre 4 y 18 Gflops/Watt



# Evolución GPUs Nvidia
# Arquitectura GK110 Kepler

- Cada **SMX** está formado por:
  - 192 CUDA cores (SPs)
  - 32  SFUs
  - 32 unidades de Load/Store
  - 4 planificadores de warps
  - 64 unidades de creación dinámica de hilos
  - Una memoria compartida entre SPs
  - Distintas memorias cache




# Evolución GPUs Nvidia
# Arquitectura GM107 Maxwell

## Arquitectura GM107 Maxwell

- Reordenamiento de los cores para mejoras en cuanto al ahorro de energía:
  - 60Watts contra 250Watts de las anteriores
  - 30GFlops/Watt contra 15GFlop/Watts de las anteriores
- SMX renombrado a  SMM y dividido en 4 Control Logic
- Se integra con CPUs ARM (Karma)
- Incremento de caché L2 – Reducción de las necesidades de ancho de banda

| G80 | GT200 | Fermi | Kepler | Maxwell |
|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 |




# Evolución GPUs Nvidia
# Arquitectura GM107 Maxwell

- Cada **SMM** está formado por:
  - 4 Control logic:
    - 32 CUDA cores (SPs)
    - 8 Special Function Units (SFU)
    - 8 Load/Store units (LD/ST)
  - 4 warp scheduler
  - Mantiene las características de memoria:
    - Memoria compartida
    - Memorias cache
- Elimina las unidades de creación dinámica




# Evolución GPUs Nvidia
# Arquitectura GM107 Maxwell





# Evolución GPUs Nvidia
# Arquitectura GP100 Pascal


## Arquitectura GP100 Pascal



- Mayor número de SMs
- Memoria HBM2 (**High Bandwidth Memory**): Sólo algunos modelos
- Nvlink para conexión ultrarápida entre GPUs
- Concepto de memoria unificada
- Precisión mixta








| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal |
|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 |

# Evolución GPUs Nvidia
# Arquitectura GP100 Pascal


## HBM2

- High Bandwidth Memory
- 3D Stacked Memory (2,5D):  La memoria permite ser "Apilada" alcanzando velocidades de 720GB/s



## NVlink

- NVidia NVLINK high-speed interconect
- Interconexión con alto ancho de banda y eficiente energéticamente para comunicación ultra-rápida entre GPUs
- De 5 a 12 veces más rápido que interconexiones PCIe Gen3




# Evolución GPUs Nvidia
# Arquitectura GP100 Pascal


## Memoria unificada

- Relacionado a como se interpreta la memoria desde el punto de vista del programador

Antes





Ahora




## Precisión mixta

- Cálculo de doble precisión de bajo rendimiento hasta Fermi.
- Mixed-Precision: método que utiliza diferentes niveles de precisión dentro de una sola operación para lograr eficiencia computacional sin sacrificar la precisión.
- Los cálculos comienzan con valores de precisión media y durante el cálculo se almacena el resultado con mayor precisión.
- Es comparable a hacerlo en doble precisión pero 25 veces más rápido.



# Evolución GPUs Nvidia
# Arquitectura GP100 Pascal

- Los cambios respecto a los SMs son:
  - Mayor número de SMs:
    - 60 (activos 56).
  - Menos SPs (Cuda cores) por SM:
    - 64
  - Por SM, mayor porción de:
    - Memoria compartida
    - Registros



# Evolución GPUs Nvidia
# Arquitectura GP100 Pascal

**Total cuda cores:**


$56 * 64 = 3584$



# Evolución GPUs Nvidia
# Arquitectura GV100-400 Volta

## Arquitectura GV100-400 Volta (workstation/datacenter)

- NVLink 2.0: Actualización del bus NVLink. Velocidades mayores al PCI Express (300GB/s).
- Mejora en la tecnología de la memoria HBM2 (ancho de banda hasta 900GB/s)
- **Tensor Cores**
- Cambios en el SM
- Incremento en el tamaño de memoria compartida




| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta |
|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 |


# Evolución GPUs Nvidia
# Arquitectura GV100-400 Volta




- Los cambios respecto a los SMs son:
  - Mayor número de SMs (80)
  - Cada SM 4 bloques (Execution Partition)
  - Cada Execution Partition:
    - 4 SFUs
    - 8 Unidades de Load/Store
    - 32 Cuda Cores:
      - 16 cores FP32
      - 16 cores INT32
    - 8 cores FP64
    - 2 Tensor cores
    - 1 Warp Scheduler
  - Los cores INT32 y FP32 son independientes permitiendo la ejecución simultanea de operaciones INT32 y FP32.
  - Memoria compartida 96KB por SM

# Evolución GPUs Nvidia
# Arquitectura GV100-400 Volta – Tensor cores


- **Tensor cores:**
  - Introducidos para acelerar el entrenamiento de redes neuronales (Deep learning)
  - Elementos de cómputo diseñados para multiplicar matrices FP16 de 4x4, y permiten también la acumulación de una tercera matriz FP16 o FP32 (Formato en coma flotante de simple precisión)



# Evolución GPUs Nvidia
# Arquitectura Volta - Planificación



Grid
Bloques de hilos




Unidad
GigaThreads




1 La CPU envía comandos a la GPU que recibe una unidad de planificación central

2 La unidad de planificación central envía bloques de hilos a varios SMs





3 Cada SM divide los bloques de hilos en Warps (32 hilos)




4 Los Warps (32 hilos) se asignan a las Execution Partitions. Se planifica de a Warp (full-warp issue)




5 El Warp Scheduler en cada Execution Partition asigna recursos a los Warps “listos” o “activos”.
Cada Warp ejecuta la misma instrucción (**SIMD**)
Varios Warps en ejecución.
Instrucciones concurrentes:

- FP32
- FP64
- Load/Store
- SFU
- Tensor cores





6 **Multithreading por hardware**
Cambios de contextos por hardware nativo.

# Evolución GPUs Nvidia
# Arquitectura Turing

## Arquitectura Turing (consumer)

- Similar a Volta pero en otra línea (consumer)
- Tensor Cores de 2da generación
- Clock:  1.3Ghz boostclock 1.5Ghz/1.6Ghz
- Mayor tamaño de memoria:
  - GDDR6: 11GB




| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta | Turing |
|---|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 | 2018 |

# Evolución GPUs Nvidia
# Arquitectura Ampere

## Arquitectura Ampere

- Deriva de Turing/Volta
- 128 SMs
- Tensor Cores de 3ra generación: FP64
- Clock:  1.41Ghz boostclock
- Mayor tamaño de memoria:
  - GDDR6: 40GB
- Incremento en el tamaño de memoria compartida
- BF16 (Brain Format para IA) tipo de datos de 16 bit.
  - Rango de 32 bits pero menor precisión.




| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta | Turing | Ampere |
|---|---|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 | 2018 | 2020 |


# Evolución GPUs Nvidia
# Arquitectura A100 Ampere





- Estructura de SMs:
  - Mayor número de SMs (128)
  - Cada SM 4 bloques (Execution Partition)
  - Cada Execution Partition:
    - 1 Warp Scheduler
    - 4 SFUs
    - 8 Unidades de Load/Store
    - 32 Cuda cores
      - 16 cores FP32
      - 16 cores INT32
    - 8 cores FP64
    - 1 Tensor core de 3ra generación:
      - Precisión y varios formatos:
        - FP64, TF32, bfloat16, FP16, INT8, INT4, INT1.
  - Memoria compartida 192KB por SM




# Evolución GPUs Nvidia
# Arquitectura A100 Ampere - Tensor cores












# Evolución GPUs Nvidia
# Arquitectura Hopper


## Arquitectura Hopper GH100 (Datacenter)




- Motor de Transformadores: mejora en Tensor Cores para acelerar el entrenamiento de los modelos de IA.
- Computación confidencial: protege datos y aplicaciones en uso mediante seguridad por hardware.
- Mejoras en NVLink
- GPU de Múltiples Instancias (MIG): divide la GPU en instancias (CPU-Cache-Memoria) más chicas y aisladas.
- Instrucciones de DPX: para programación dinámica. Reduce el tiempo y la complejidad de problemas exponenciales almacenando resultados de subproblemas para no volver a compilarlos más tarde.






| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta | Turing | Ampere | Hopper |
|---|---|---|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 | 2018 | 2020 | 2022 |

# Evolución GPUs Nvidia
# Arquitectura Hopper

- Estructura:
  - 114-144 SMs
  - 80GB HBM
  - 48GB-60GB Cache L2



# Evolución GPUs Nvidia
# Arquitectura Hopper


- Estructura de SMs:
  - Cada SM 4 bloques (Execution Partition)
  - Cada Execution Partition:
    - 1 Warp Scheduler
    - 4 SFUs
    - 8 Unidades de Load/Store
    - 48 Cuda cores
      - 32 cores FP32
      - 16 cores INT32
    - 16 cores FP64
    - 1 Tensor core de 4ta generación
  - Memoria compartida 256KB por SM





# Evolución GPUs Nvidia
# Arquitectura Ada Lovelace


## Arquitectura Ada Lovelace AD102-AD107 (Consumer)

- **No soporta NVLink**
- **Simil Hopper**






| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta | Turing | Ampere | Hopper | Ada |
|---|---|---|---|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 | 2018 | 2020 | 2022 | 2022 |

# Evolución GPUs Nvidia
# Arquitectura Ada Lovelace


- 18432 CUDA Cores + 576 Tensor cores
- Comparación Ampere vs Ada Lovelace:




| | Ampere | Ada |
|---|---|---|
| GPCs | 7 | 12 |
| TPCs | 42 | 72 |
| SMs | 84 | 144 |
| CUDA Cores | 10,752 | 18,432 |
| RT Cores | 84 (2nd Gen) | 144 (3rd Gen) |
| Tensor Cores | 336 (3rd Gen) | 576 (4th Gen) |
| Boost Clock (GHz) | 1.9 | 2.5 |
| Memory Interface | 384b G6X | 384b G6X |
| Encoder | 1x (7th Gen) | 2x AV1 (8th Gen) |
| Transistor Count (B) | 28 | 76 |
| Process Technology | Samsung 8N | TSMC 4N |


# Evolución GPUs Nvidia
# Arquitectura Ada Lovelace

- Estructura de GPCs:
  - Bloques de TPCs
  - Cada bloque TPC:
    - 2 SMs



# Evolución GPUs Nvidia
# Arquitectura Ada Lovelace


- Estructura de SMs:
  - Cada SM 4 bloques (Execution Partition)
  - Cada Execution Partition:
    - 1 Warp Scheduler
    - 4 SFUs
    - 4 Unidades de Load/Store
    - 32 Cuda cores:
      - 16 cores específicos FP32
      - 16 cores unificados (FP32 o INT32)
    - FP64 resuelve en FP32
    - 1 Tensor core de 4ta generación
  - Memoria compartida 128KB por SM



# Evolución GPUs Nvidia
# Arquitectura Blackwell

## Arquitectura Blackwell


- Consumo 25 veces menos energía
- 30 veces mas rendimiento
- Mejoras para IA / IA Generativa



| G80 | GT200 | Fermi | Kepler | Maxwell | Pascal | Volta | Turing | Ampere | Hopper/Ada | Blackwell |
|---|---|---|---|---|---|---|---|---|---|---|
| 2006 | 2008 | 2010 | 2012 | 2014 | 2016 | 2017 | 2018 | 2020 | 2022 | 2024 |

# Evolución GPUs Nvidia
# Arquitectura Blackwell


- Estructura de SMs:
  - Cada SM 4 bloques (Execution Partition)
  - Cada Execution Partition:
    - 1 Warp Scheduler
    - 4 SFUs
    - 4 Unidades de Load/Store
    - 32 Cuda cores unificados (FP32 o INT32)
    - FP64 resuelve en FP32
    - 1 Tensor core de 5ta generación
  - Memoria compartida 128KB-256KB por SM



# Evolución GPUs Nvidia
# Trabajo futuro...

**Arquitectura ???**


- Incluiria Modulos Multichip (**MCM**) (Limite en oblea)
- MCM: Módulo donde se encuentran varios circuitos integrados y puede verse como un circuito integrado más grande.
- Los circuitos integrados individuales que componen un MCM se conocen como chiplets.
- **Ventaja:** costo y facilidad de fabricación. Reutilización.
- **Desventaja:** La comunicación entre chiplets consume más energía y tiene una mayor latencia que los componentes de los circuitos integrados monolíticos.



| | Blackwell | Rubin | Feynman |
|---|---|---|---|
| ... | 2024 | 2026 | 2028 |

# Evolución GPUs Nvidia
# Nvidia DGX Server


- **Nvidia DGX (Deep GPU Xceleration):** sistemas integrados de supercomputación con múltiples GPUs y CPUs (ARM) para acelerar las aplicaciones de deep learning.
- **DGX Pascal – 2016.**
- **DGX Volta – 2017.**
- **DGX Ampere 2020:**
  - 8 Gpus A100 conectadas por NVlink
  - 320GB GPU RAM
  - 2 x 64-core AMD Rome 7742 CPUs
  - 15TB Gen 4 NVME SSD (SSD vía PCIe)
- **DGX Hopper (2022 – 2023)**
- **DGX Blackwell (2024 – 2025)**
- **DGX Rubin (2026)**



# Evolución GPUs Nvidia
# Superchips de Nvidia

- **Superchip Nvidia:** módulo de *hardware* avanzado compuesto por una CPU y una GPU en un mismo circuito integrado.
  - Un procesador de múltiples cores (Por ejemplo: ARM Grace con hasta 144 cores)
  - Una GPU
  - Una memoria HBM
  - NVLink-C2C (Chip-to-Chip): Conecta la CPU ARM y la GPU
    - **Se elimina el cuello de botella PCIe**

***Espacio de memoria coherente y unificado:*** *la CPU y la GPU comparten el acceso a los datos de forma transparente. No hace falta "copiar" los datos de la memoria RAM a la VRAM de la GPU atravesando el PCIe; la GPU lee los datos directamente.*





- NVIDIA Grace Hopper Superchip (GH200) (2023)
- NVIDIA Grace Blackwell Superchip (GB200) (2024)
- Vera Rubin Superchip (2 GPUs) (2026)


# Evolución GPUs Nvidia
# Superchips de Nvidia



- NVIDIA Grace Hopper Superchip (GH200) (2023)





- Vera Rubin Superchip (2 GPUs) (2026)



# Evolución GPUs Nvidia
# Arquitectura Blackwell – GB200 NVL72 cluster

- **Nvidia GB200 NVL72:** Cluster de GPUs.
  - 72 Gpus GB200 conectadas por NVLink
  - 36 CPUs Nvidia Grace (Arm - 72 cores por CPU)
  - 1.8T parámetros para IA
  - 30TB memoria unificada









# 4 Arquitecturas AMD-ATI

# Arquitecturas AMD-ATI
# Evolución

- ATI fundada en 1985:
  - 1987: tarjetas graficas EGA Wonder y VESA Wonder
  - 1989: ayuda en el **standard VESA**
  - 1991 – 1994: Aceleradoras gráficas Mach8, Mach32, Mach64
  - 1996 - 1998: Linea aceleradores 3D Rage
  - 1999 : Rage Movility (**Primera tarjeta para portátiles**)
  - 2000 : Chip R100 inicio de la linea Radeon
  - 2001 – 2003: R200 y R300, procesadores para consolas (**Xbox 360 y Wii**)
  - 2004: R400 y R480 sobre PCIexpress
  - 2005: R500 primera en usar shaders unificados


# Arquitecturas AMD-ATI
# Evolución

- ATI comprada por AMD en 2006:
  - 2007: Revisión RV670 del chip R600
  - 2008: RV770 competencia de Nvidia Geforce 8800
  - 2009: RV800 y RV870 gran éxito por el retraso de la arquitectura Nvidia Fermi
  - 2010: Tecnología ATI STREAM:
    - Tecnologías hardware y software que permiten que la CPU y la GPU trabajen en conjunto en programación de propósito general
  - 2021: AMD Instinct MI200
    - Diseño multi-die: Doble GPU en un solo chip.

# Arquitecturas AMD-ATI Tecnología



- Arquitecturas para dominio específico:
  - **RDNA:** optimizadas para juegos
  - **CDNA:** optimizada para cómputo




# Arquitecturas AMD-ATI



- 3 niveles de procesamiento (uno más que Nvidia):
  - Varias **Computing Units (CU)** o **SIMD Engines**
  - Cada CU contiene varios **Stream Processors (SP)**
  - Cada SC posee 5 **Processing Elements (PE):**
    - 4PE para operaciones escalares o punto flotante
    - Un 5to PE para operaciones especiales
    - Operaciones de punto flotante necesitan 2PE
    - Operaciones de doble precisión necesitan 4PE

| Equivalencia | |
|---|---|
| **Nvidia** | **AMD** |
| SM | CU |
| CUDA core | Stream Processors |

- El número de CUs y de SCs varía según la arquitectura.




# Arquitecturas AMD-ATI Instinct MI200




- Dos modelos:
  - OCP Accelerator Module (OAM - OCP Accelerator Module)
  - PCI express versión 5

| Modelo | CUs | SPs por CU | Total SPs | HBM |
|---|---|---|---|---|
| MI100 | 120 | 64 | 7680 | ? |
| MI250x | 220 | 64 | 14080 | 64GB |
| MI300x | 304 | 64 | 19456 | 192GB |











# 5 Otras arquitecturas Manycore

# Arquitecturas Manycore




- El uso de GPUs para programación de propósito general (GPGPU) dio comienzo a la era de las **arquitecturas Manycore**:
  - Arquitecturas que poseen una gran cantidad de procesadores simples diseñadas para alcanzar un alto grado de paralelismo.
- Varios fabricantes decidieron copiar el diseño de las GPUs y comercializar arquitecturas para programación de propósito general:
  - Intel XeonPHI
  - Intel Data Center GPU Max
  - Pezy
  - Fujitsu
  - Sunway

# Otras arquitecturas Manycore
# Xeon PHI

Discontinuados


## Primera Generación


- Basado en Cores X86 in-order (4 hilos)
- Conexión en anillo bi-direccional
- Conectividad vía bus PCIe
- Hasta 60 cores




## Segunda Generación

- Basado en Atom
- Conexión en grilla
- Conectividad Processor Host
- Hasta 72 cores (278 Hilos)
- MCDRAM configurable
- Unidades Vectoriales 512bits (VPU)
- Grilla configurable:
  - All-to-All (UMA)
  - Quadrant/Hemisphere (UMA)
  - SNC-2/SNC-4 (NUMA)





# Otras arquitecturas Manycore
# Intel Data Center GPU Max

- Dos modelos:
  - Módulo OAM (OCP Accelerator Module)
    - Intel Data Center GPU Max 1550
  - PCI express versión 5:
    - Intel Data Center GPU Max 1100




- Entre 4 y 128 Xe cores (Xe cores = CUDA cores)
  - Motores vectoriales (FP32, FP64, INT)
  - Motores Matriciales (IA)
  - Múltiples operaciones por ciclo





- Enlaces Xe link que conectan varias GPUs a alta velocidad.

- iGPU basadas en Xe-LP integradas en CPU, programables con OpenCL, Sycl, OneAPI.

# Otras arquitecturas Manycore
# Pezy






## Generaciones


- 2012 – Pezy 1

Procesador:

512 cores 666Mhz

Quad PCI Board:

x4 = 2048 cores



- 2014 – Pezy 2

Procesador:

1024 cores 733Mhz


PEZY-SC Quad PCI Board:

x4 = 4096 cores

# Otras arquitecturas Manycore
# Fujitsu

## Fujitsu A64FX


- Armv8.2-A SVE (512-bit wide **SIMD**)
- 48 cores de cómputo
- 4 cores de asistencia
- 4 Core memory group (CMG)
  - 12 cores de cómputo
  - 1 core de asistencia
  - Cache L2 compartida
  - High Band Memory (HBM)



# Otras arquitecturas Manycore
# Sistema Sunway TaihuLight


## Nodo

- **4 grupos de cores** (Cgs) conectados mediante una red on chip (Noc).
- Chip SW26010 "homegrown" many-core processor




## Grupo de cores

- Management Processing Element (MPE)
  - Risc 64 bits - Vector de instrucciones de 256bits
  - Cache L1 32KB / L2 256KB
- 64 Computing Processing Elements (CPEs) (grid 8x8)
  - Risc **62 bits** - Vector de instrucciones de 256bits
  - Cache L1 16KB instrucciones
  - 64KB Scratch Pad Memory (SPM)
- Su propio espacio de memoria conectado a través de MC





# 6 Rankings

# Rankings





- Rankings[1] elaborados dos veces por año (Junio y Noviembre) que evalúan sistemas de cómputo HPC:

| Junio 2026 | Top 500<br>Computadoras mas rápidas (Gflops)<br>(https://www.top500.org/lists/green500/) | Green 500<br>Computadoras mas eficientes energéticamente (Gflops/Watt)<br>(https://www.top500.org/lists/green500/) |
|---|---|---|
| 1 | LineShine - LingKun, LX2 304C 1.55GHz | KAIROS - BullSequana XH3000, GH Superchip 72C 3GHz, NVIDIA GH200 |
| 2 | El Capitan - HPE Cray EX255a, AMD 4th Gen EPYC 24C 1.8GHz, AMD Instinct MI300A | ROMEO-2025 - BullSequana XH3000, Grace Hopper Superchip 72C 3GHz, NVIDIA GH200 |
| 3 | Frontier - HPE Cray EX235a, AMD Optimized 3rd Generation EPYC 64C 2GHz, AMD Instinct MI250X | Levante GPU extension - BullSequana XH3000, GH Superchip 72C 3GHz, NVIDIA GH200 |
| 4 | Aurora - HPE Cray EX - Intel Exascale Compute Blade, Xeon CPU Max 9470 52C 2.4GH | Isambard-AI phase 1 - HPE Cray EX254n, NVIDIA Grace 72C 3.1GHz, NVIDIA GH200 |
| **5** | JUPITER Booster - BullSequana XH3000, GH Superchip 72C 3GHz, NVIDIA GH200 | Otus (GPU only) - ThinkSystem SD665-N V3, AMD EPYC 9655 96C 2.6GHz, NVIDIA H100 |


[1] http://www.top500.org



# 7 GPUs provistas por la cátedra

# GPUs de la cátedra





**Cluster MultiGPU**
**(2 Nodos)**
**GPU1...GPU2**

## Nvidia Geforce 960 (Maxwell)

- Arquitectura Maxwell GM206-300
- 8 SMMs x 4 Control Logic
- Cada control Logic 32 SPs (128SPs por SMM)
- Total 1024 cores
- 2Gb de RAM GDDR5

