


Contador Controlado por UART

Materia: Circuitos Lógicos Programables

Alumno: Roberto Federico Farfán

farfan.roberto.f@gmail.com





- Implementar un contador de 12 bits controlado por UART.
- Se implementará en una FPGA Altera Cyclone II EP2C5T144, mediante código VHDL.
- El sistema digital se divide en bloques lógicos, los cuales se desarrollaron en las clases.
- En el trabajo se simulan los bloques en las distintas etapas del desarrollo, utilizando software como GHDL y GTKwave.

Introducción.

• Elementos: FPGA Altera Cyclone II, dos cd4050, un módulo PL2303, 12 resistencias y 12 diodos leds.


- El contador recibe caracteres:
- Al recibir el carácter I, incrementará una unidad en el contador.
- Al recibir el carácter D, decrementará una unidad en el contador.






Bloque UART


• Se modificaron los archivos uart_led.vhd y led_ctl.vhd, que incorporaban como entrada la variable btn_pin.






Bloque UART-Habilitación


- Del bloque UART se obtiene como salida la variable rx_data_rdy.
- Inicia en cero y se coloca a uno al tomar la lectura del bit 8 del carácter que ingresa.






Bloque UART-Habilitación-Contador

• El contador recibe como entrada un pin **ret_pin**, el pin **clk**, los 8 bits de entrada y el *enable*, indicado como in data.




Implementación

• Se utilizo Quartus para depurar el programa y grabar el código.



- Una vez desarrollada la interfaz, se utilizó la interfaz CoolTerm para enviar caracteres de la PC a la FPGA.
- Todas las pruebas fueron exitosas.



Gracias!