

ORGANIZACIÓN DE COMPUTADORAS

Departamento de Ciencias e Ingeniería de la Computación Universidad Nacional del Sur



Segundo Cuatrimestre de 2017

Segundo Examen Parcial									
Lic. en Ciencias de la Computación – Ing. en Computación	– Ing. en Sistemas o	de Información							
Apellido y Nombre:	LU:	Hojas entregadas:							
(en ese orden)		(sin enunciado)							
Profesor:									
NOTA: Resolver los ejercicios en hojas separadas. Poner n	ombre. LU v núm	ero en cada hoia.							

Ejercicio 1. Implementar la siguiente expresión aritmética $B = (A \times (D+C)) + (A \times (D+C)^2)$, siendo A,B,C y D etiquetas que denotan *direcciones de memoria*, y asumiendo que se cuenta con las instrucciones add y mpy, para las siguientes arquitecturas:

- a) Una arquitectura de **0-direcciones** (tipo pila), contando con la instrucción dup (duplica el tope de la pila). Determinar la profundidad de la pila alcanzada.
- b) Una arquitectura estilo **RISC**, registro a registro, con instrucciones lda, ld y st. Indicar la cantidad de accesos a memoria realizados.
- c) Una arquitectura de **1**-dirección + registro (tipo INTEL), con la instrucción mov. Indicar la cantidad de accesos a memoria requeridos.

Ejercicio 2. En el marco de la norma IEEE 754, considerando la representación en punto flotante de media precisión: mantisa fraccionaria en signo magnitud con hidden bit, exponente en exceso y base 2 y la siguiente distribución de bits:

Dados los números $X=(1\ 10110\ 0011111001)$ e $Y=(0\ 00111\ 1000111100)$, realizar el producto $X\times Y$ aplicando redondeo por proximidad hacia los pares y hacia $+\infty$, explicando cada uno de los pasos involucrados e indicando claramente qué se hace con los bits G, R y S del resultado y con R y S al redondear. El resultado debe ser expresando según la representación enunciada.

Ejercicio 3. En el marco de la norma IEEE 754, considerando una representación simplificada de números en punto flotante con mantisa fraccionaria en signo magnitud con hidden bit, exponente en exceso y base 2 y la siguiente distribución de bits:

Dados los números $X = (0\ 01101\ 0010110101)$ e $Y = (0\ 01110\ 1101000110)$, realizar la suma X + Y aplicando redondeo por proximidad unbiased (hacia los pares), explicando cada uno de los pasos involucrados e indicando claramente qué se hace con los bits G, R y S del resultado y con R y S al redondear. El resultado debe ser expresando según la representación enunciada.

Ejercicio 4. Determinar cuál es el contenido final de cada uno de los registros y posiciones de memoria involucrados en la siguiente secuencia de instrucciones. Indicar en cada caso, el número de instrucción que origina cada cambio. Asumir que el primer operando es el destino y el segundo la fuente de información para la operación.

(1) mov $R1, \#0200$	Interpretació	ón
(2) mov (R1), #0100	#xxxx	Inmediato
(3) mov 0100(R1), R1	R	Registro
(4) mov R2, #0500	(R)	Registro indirecto
(5) mov @0100(R1), #0500	XXXX	Absoluto
(6) mov (0200), 0300	xxxx(R)	Indexado
(7) mov R3, 0200	(xxxx)	Memoria indirecto
(8) mov R3, @0100(R3)	@xxxx(R)	Pre-indexado indirecto

Ejercicio 5. Considerando el siguiente programa para la arquitectura OCUNS, en la que toda lectura/escritura sobre la dirección FF es redireccionada a la E/S estándar:

LDA RO, FFh	Op.	Descr.	FORM.	Pseudocódigo
LOAD R1, O(RO)	0	add	Ι	$R[d] \leftarrow R[s] + R[t]$
LOAD R2, O(RO)	1	sub	\mathbf{I}	$\texttt{R[d]} \leftarrow \texttt{R[s]} - \texttt{R[t]}$
XOR R3, R3, R3	2	and	\mathbf{I}	$\texttt{R[d]} \leftarrow \texttt{R[s]} \& \texttt{R[t]}$
LDA R4, 1b13	3	xor	\mathbf{I}	$\texttt{R[d]} \leftarrow \texttt{R[s]} \texttt{R[t]}$
JZ R1, lbl3	4	Ish	\mathbf{I}	$\texttt{R[d]} \leftarrow \texttt{R[s]} \mathrel{<\!\!\!<} \texttt{R[t]}$
JZ R2, 1b13	5	rsh	\mathbf{I}	$\texttt{R[d]} \leftarrow \texttt{R[s]} >> \texttt{R[t]}$
SUB R5, R1, R2	6	load	Ι	$\texttt{R[d]} \leftarrow \texttt{mem[offset} + \texttt{R[s]]}$
JG R5, 1b12	7	store	Ι	$\texttt{mem[offset + R[d]]} \leftarrow \texttt{R[s]}$
1b11: ADD R3, R3, R2	8	lda	II	R[d] ← addr
DEC R1	9	jz	II	if (R[d] == 0) PC \leftarrow PC + addr
JG R1, lbl1	\mathbf{A}	jg	II	if (R[d] > 0) PC \leftarrow PC + addr
JMP R4	В	call	II	$R[d] \leftarrow PC; PC \leftarrow addr$
lbl2: ADD R3, R3, R1 DEC R2	\mathbf{C}	jmp	III	PC ← R[d]
	D	inc	III	$R[d] \leftarrow R[d] + 1$
JG R2, 1b12 1b13: STORE R3, O(RO)	\mathbf{E}	dec	III	$R[d] \leftarrow R[d] - 1$
HLT	\mathbf{F}	hlt	III	exit

FORMATO	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
I	0	×	×	×	dest. d					src	. s		src. t / off.				
II	1	0	×	×	dest. d				address addr								
III	1	1	×	×		dest.	d						-				

- a) Ensamblar el programa a partir de la dirección 00h.
- b) Si se reubicara el código máquina obtenido en el inciso (a) a partir de la dirección 20h, ¿qué referencias a memoria requieren ser ajustadas? Justificar adecuadamente.
- c) Suponiendo que los valores ingresados por teclado son 1Ah y 04h, realice una traza mostrando la evolución del contenido de cada registro, para luego, describir el propósito del programa en su conjunto.
- d) ¿Qué sucede con el resultado retornado si los valores ingresados fueran 04h y 1Ah? ¿Cuál es la diferencia? ¿Existe alguna restricción para los datos de entrada en cuanto al correcto funcionamiento del programa?