Universidad de Buenos Aires Facultad de Ingeniería



86.06 - Circuitos Electrónicos Trabajo de Laboratorio n°3

Preinforme

Gomez Peter, Federico- #96091 Liaudat, Tobias- #95540

Resumen

En el presente informe se analizará la respuesta en frecuencia de una etapa amplificadora formada por dos transistores integrados de tecnología metal-óxido-semiconductor, de canal preformado, en configuracion cascode.



1. Desarrollo

Comenzando con el informe, se conecta el integrado de doble gate, BF966, en configuracion cascode (source común, gate común). El diagrama del circuito utilizado puede verse en la figura 1.




Figura 1: Conexión del circuito a analizar

Para simplificar el analisis, se admiten por despreciable los parametros $\lambda=0$ y $\gamma=0$. De esta forma, no habrá variación de los V_T de cada uno a causa del cortocircuito de los substratos. Viendo la hoja de datos del circuito, se extrajeron los siguientes valores de capacitancias parasitas, que pueden verse en la tabla 1.

C_{issg1}	C_{issg2}	C_{rss}	C_{oss}
2,2pF	1,1pF	25 pF	0.8 pF

Tabla 1: Valores de capacitancias parasitas del integrado BF966

El modelo simplificado de la estructura interna del integrado puede verse en la figura 2.




Figura 2: Modelo del circuito integrado

Los parametros característicos de ambos transisores pueden verse en la tabla ??.

Se procederá a analizar en primera instancia los valores del reposo del circuito de la figura 1. Luego se analizará la amplficación en frecuencias, para finalmente determinar la respuesta de este en bajas y altas frecuencias. Todo esto se hará primero de forma teórica, para luego ser contrastada mediante simulación y por medio de mediciones.



	kp	V_T	$\frac{W}{L}$
T1	$15\frac{\mathrm{mA}}{\mathrm{V}^2}$	-1V	1
T2	$200\frac{\text{mA}}{\text{V}^2}$	-1V	1

2. Polarizacion

2.1. Cálculo Teórico

El circuito de polarización puede observarse en la figura ??. Como puede verse, el gate del transistor 1 se encuentra a una tensión de 0V. Con este dato, y recorriendo la malla de transferencia, reemplazando la corriente de drain por la ecuación característica del MOSFET se obtiene la siguiente ecuación:

$$V_{GSQ1} = 0 - I_{DQ1} * 1K\Omega \tag{1}$$

$$\frac{\mathbf{V}_{GSQ1}}{1\mathrm{K}\Omega} = -\frac{\mathrm{kp}}{2} \cdot (\mathbf{V}_{GSQ1} - \mathbf{V}_T)^2 \tag{2}$$

Reemplazando los datos conocidos en 2 se obtiene un $V_{GSQ1}=-0.7V$. Para obtener V_{GSQ2} se parte conociendo la tensión contra común del gate del transistor 2. Mediante un calculo similar, se obtiene un $V_{GSQ2}=-0.916V$. Las tensiones contra comun y la corriente de polarización pueden verse en la tabla 2.

		V_S	V_G	V_D	I_{DQ}	g_m
	T1	0.7 V	0V	1,616V	0.7 mA	4,5mS
	T2	1,616V	0,7V	6,71V	0,7mA	$16.8 \mathrm{mS}$

Tabla 2: Valores de polarización del circuito amplificador

2.2. Simulación

3. Análisis a frecuencias medias

3.1. Cálculo teórico

Para dichas frecuencias, se consideran los capacitores externos como cables (poseen una impedancia tan chica que se puede despreciar su efecto en estas frecuencias), mientras que las parásitas del integrado se consideran como abiertos. El esquema para este análisis puede verse en la figura 3.




Figura 3: circuito amplificador a frecuencias medias.

Con estos sentidos de referencias se procederá a calcular los parámetros de amplificación, además de obtener los valores de resistencias de entrada y salida.



La expresión de la ganancia de la etapa emisor común puede verse en la siguiente ecuación:

$$A_{v1} = \frac{v_{o1}}{v_i} = \frac{-i_d \cdot (50 + R_{i2})}{v_{qs}}$$
(3)

La resistencia de entrada del transitor dos, R_{i2} vale:

$$R_{i2} = \frac{r_{\pi}}{\beta_{FET}} = \frac{1}{g_{m2}} \tag{4}$$

La ganancia del primer transistor entonces es de:

$$A_{v1} = -g_{m1}(\frac{1}{g_{m2}} + 50\Omega) = -0.5$$
 (5)

Esta ganancia, si bien es muy baja considerando que es un transistor en emisor común, resulta lógico, ya que como carga se está conectando un transitor base común, cuya característica principal es una resistencia de entrada muy baja. Para el transistor 2, se procede de la misma forma que con el transistor 1:

$$A_{v2} = \frac{v_o}{v_{o1}} = \frac{-i_d \cdot R_{ca}}{-v_{gs} - i_d 50\Omega} = \frac{1}{\frac{1}{g_{m2}} + 50\Omega} \cdot 2,35K\Omega = 21,46$$
 (6)

La ganancia total del circuito es de -10.73.

Por inspección, los valores de la resistencias de entrada y de salida de todo el bloque son los siguientes:

$$R_i = 1M\Omega//r_{as} = 1M\Omega \tag{7}$$

$$R_o = 4.5 K\Omega / / R_{oc} = 4.7 K\Omega \tag{8}$$

$$R_{oc} = \mathbf{r}_o \cdot \left(1 + \frac{\beta_{FET} \cdot R_s}{\mathbf{r}_{os}}\right) \to \infty \tag{9}$$

Estos valores son los ideales. Cuando se simule, y sobre todo cuando se realicen las mediciones, los valores de las resistencias tenderán a cambiar, sobre todo la de entrada. Esto se debe a la influencia que tendrá el equivalente de la punta de osciloscopio.

Con estos valores calculados, se procederá a medir las máximas excursiones sin recorte. Para comenzar con esto, se admite que la entrada \hat{V}_{imax} es tal que no distorsiona por alinealidad. Para lograr esto, la señal de entrada debe cumplir:

$$\hat{\mathbf{V}}_{imesindistorosion} < \frac{\mathbf{V}_{GSQ} - \mathbf{V}_{T}}{2} \tag{10}$$

Para llegar a esta ecuación se debe partir de que la ecuación de la corriente de drain, aproximarla a una recta y buscar la ordenada al origen de esta recta, como se puede ver en la figura ??.

$$v_{om} = v_{GS} - v_{om_0} \tag{11}$$

$$v_{om} = V_{GSQ} - v_{om_0} \tag{12}$$

$$v_{om_0} = V_{GSQ} - \frac{I_{DQ}}{g_m} \tag{13}$$

$$v_{om} = \frac{I_{DQ}}{g_m} \tag{14}$$

$$v_{om} = \frac{\mathbf{V}_{GSQ} - \mathbf{V}_T}{2} \tag{15}$$