

Sistemi elettronici a basso consumo

Relazioni di laboratorio

Laurea Magistrale in Ingegneria Elettronica Orientamento: Sistemi Elettronici

Gruppo n. 9

Autori:

Favero Simone S270686 Micelli Federico S270456 Spanna Francesca S278040

Contents

1	Stin	na di potenza mediante tecniche probabilistiche	3
	1.1	Calcolo di probabilità e attività: porte logiche elementari	3
	1.2	Calcolo di probabilità e attività: half adder e full adder	6
	1.3	Sintesi e analisi di potenza di un RCA	11
	1.4	MUX: generazione e propagazione di glitch	15
	1.5	Calcolo di probabilità e attività: contatore sincrono	18
2	Ott	imizzazione FSM e sintesi VHDL	22
	2.1	FSM State Assignment	22
		2.1.1 Progetto	22
		2.1.2 Descrizione VHDL e simulazione Modelsim	25
	2.2	Sintesi del VHDL	26
3	Clo	ck gating e soluzioni architetturali	31
	3.1	Un primo approccio al clock gating	31
	3.2	Clock gating per un circuito complesso	34
		3.2.1 Simulazione del circuito	34
		3.2.2 Sintesi del circuito	35
		3.2.3 Simulazione di consumi tramite back-annotation	40
	3.3	Pipelining e parallelizzazione	41
		3.3.1 Il problema della coerenza	45
4	Bus	encoding	47
	4.1	Introduzione alle tecniche utilizzate	47
	4.2	Simulazione	49
		4.2.1 Bus normal	50
		4.2.2 Bus invert	50
		4.2.3 Transition based	51
		4.2.4 Gray coding	51
		4.2.5 T0	52
	4.3	Sintesi	53
	4.4	Approfondimenti	55
		4.4.1 Bus invert	55
		4.4.9 Transition based	56

CONTENTS 2

5	Lea	kage	57
	5.1	Caratterizzazione di una NAND high speed	57
		5.1.1 Caratterizzazione della porta NAND con carico variabile	59
	5.2	Caratterizzazione di porte NAND aventi dimensioni differenti	62
	5.3	Caratterizzazione di porte NAND high speed e low leakage	65
	5.4	Dipendenza dalla temperatura	68
	5.5	Caratterizzazione di una memoria low leakage	70
		5.5.1 Ottimizzazione P _{dyn}	71
		5.5.2 Ottimizzazione P _s	72
		5.5.3 Esempio	73
6	Ver	ifica tramite System Verilog	75
	6.1	Simulazione e debug di un Full Adder	75
	6.2	Verifica automatica di un N-bit adder	79
7	App	pendice A	82
	7.1^{-1}	Laboratorio 2 - FSM	82
	7.2	Laboratorio 4 - Bus encoding	
	7.3	Laboratorio 6 - Verifica con System Verilog	

Stima di potenza mediante tecniche probabilistiche

1.1 Calcolo di probabilità e attività: porte logiche elementari

Il primo esercizio consiste nel valutare probabilità e attività dell'uscita di quattro porte logiche elementari: NOT, AND, OR e XOR.

Mentre la probabilità dell'uscita del gate è definita dalla funzione logica stessa, la switching activity è valutata allo stesso modo per tutti i casi, mediante la seguente formula:

$$A = 2 \cdot P1 \cdot (1 - P1)$$

dove P1 indica la probabilità che l'uscita assuma valore logico alto.

Di seguito è riportata l'analisi delle porte logiche richieste, considerando ingressi equiprobabili e scorrelati.

• NOT

$$P(Y = 1) = 1 - P(A = 1) = 0.5$$

 $A(Y) = 0.5$

• AND

$$P(Y = 1) = P(A = 1) \cdot P(B = 1) = 0.25$$

 $A(Y) = 0.375$

• OR

$$P(Y = 1) = 1 - ((1 - P(A = 1)) \cdot (1 - P(B = 1))) = 0.75$$

 $A(Y) = 0.375$

• XOR

$$P(Y = 1) = P(A = 1) \cdot (1 - P(B = 1)) + P(B = 1) \cdot (1 - P(A = 1)) = 0.5$$

 $A(Y) = 0.5$

Attraverso una simulazione ModelSim, è possibile ottenere un file contenente il numero di commutazioni di ogni segnale del circuito durante il tempo di simulazione.

Il testbench fornito sfrutta un generatore di numeri casuali per generare gli ingressi delle porte, rendendo questi ultimi equiprobabili e statisticamente indipendenti. Sono riportati i seguenti valori:

Tc(CK)	Tc(INV)	Tc(AND)	Tc(OR)	Tc(XOR)
20	1	0	4	4
200	43	40	42	44
2000	533	418	352	470
20000	4916	3606	3784	4876
200000	49967	37834	37541	49939

È possibile stimare la switching activity dividendo il numero di commutazioni di un nodo per il numero di colpi di clock della relativa simulazione.

Dal momento che il parametro Tc si riferisce al numero totale di commutazioni, il numero di cicli di clock è ottenuto dividendo per due il parametro Tc(CK).

I risultati dei calcoli sono riportati nella seguente tabella.

Tc(CK)	Esw(INV)	Esw(AND)	Esw(OR)	Esw(XOR)
20	0.1	0	0.4	0.4
200	0.43	0.40	0.42	0.44
2000	0.533	0.418	0.352	0.470
20000	0.4916	0.3606	0.3784	0.4876
200000	0.4997	0.3783	0.3754	0.4994

Per garantire una migliore visualizzazione dei dati ottenuti al variare del tempo di simulazione, sono stati realizzati i seguenti grafici.



Si osserva che, all'aumentare del tempo di simulazione, la stima dell'attività risulta sempre più accurata. In particolare, nel caso analizzato, si osserva che per un numero di cicli di clock superiore a 10000, i dati simulati sono confrontabili con quelli teorici.

1.2 Calcolo di probabilità e attività: half adder e full adder

Dalle tavole di verità di Half Adder e Full Adder si ottengono le seguenti funzioni:

• Half adder

$$S = A XOR B$$

 $Cout = A AND B$

• Full adder

$$S = A \ XOR \ B \ XOR \ Cin$$

$$Cout = (A \ AND \ B) \ OR \ (A \ AND \ Cin) \ OR \ (B \ AND \ Cin)$$

Partendo dalle funzioni logiche che descrivono le uscite è stato possibile ricavare le probabilità associate ad esse e le relative attività.

• Half adder

$$P(S = 1) = P(A = 1) \cdot ((1 - P(B = 1)) + P(B = 1) \cdot (1 - P(A = 1))$$

$$P(Cout = 1) = P(A = 1) \cdot P(B = 1)$$

$$A(S) = 2 \cdot P(S = 1) \cdot (1 - P(S = 1))$$

$$A(Cout) = 2 \cdot P(Cout = 1) \cdot (1 - P(Cout = 1))$$

• Full adder

$$\begin{split} P(S=1) &= P(A=1) \cdot (1 - P(B=1)) \cdot (1 - P(Cin=1)) + \\ &+ P(B=1) \cdot (1 - P(A=1)) \cdot (1 - P(Cin=1)) + \\ &+ P(Cin=1) \cdot (1 - P(A=1)) \cdot (1 - P(B=1)) + \\ &+ P(A=1) \cdot P(B=1) \cdot P(Cin=1) \end{split}$$


$$P(Cout=1) &= P(A=1) \cdot P(B=1) \cdot (1 - P(Cin=1)) + \\ &+ P(Cin=1) \cdot P(A=1) \cdot (1 - P(B=1)) + \\ &+ P(Cin=1) \cdot P(B=1) \cdot (1 - P(A=1)) + \\ &+ P(A=1) \cdot P(B=1) \cdot (1 - P(A=1)) + \\ &+ P(A=1) \cdot P(B=1) \cdot P(Cin=1) \end{split}$$

$$A(S) = 2 \cdot P(S=1) \cdot (1 - P(S=1))$$

I risultati ottenuti sono riportati nella seguente tabella.

P(A) = P(B) = 0.5							
	P(S=1)	P(Cout=1)	A(Cout)				
HA	0.5	0.5	0.25	0.375			
FA	0.5	0.5	0.5	0.5			

Sfruttando i risultati ottenuti per il singolo full adder, è stato possibile ottenere le probabilità e le attività di un ripple carry adder avente parallelismo pari a 8 bit.



Per tale analisi sono stati considerati equiprobabili e scorrelati gli ingressi A e B mentre il carry in ingresso al primo full adder è stato fissato a 0. I risultati ottenuti sono riportati nella seguente tabella.

P(A) = P(B) = 0.5									
	S7	S6	S5	S4	S3	S2	S1	S0	Cout
P(Y=1)	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.4980
A(Y)	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5

Variando le probabilità associate agli ingressi, in particolare considerando P(A=1) = 0.4 e P(B=1) = 0.6, si ottengono i seguenti risultati.

P(A) = 0.4 e P(B) = 0.6									
	S7	S6	S5	S4	S3	S2	S1	S0	Cout
P(Y=1)	0.52	0.5104	0.5054	0.5028	0.5015	0.5008	0.5004	0.5002	0.4973
A(Y)	0.4992	0.4998	0.4999	0.5	0.5	0.5	0.5	0.5	0.5

È possibile notare come la probabilità delle varie uscite sia funzione delle probabilità degli ingressi. In particolare, la probabilità delle uscite relative alle somme aumenta. Si nota che ai bit relativi agli stadi iniziali sono associati valori che non si discostano molto dal caso di ingressi equiprobabili mentre i bit più significativi subiscono una variazione più marcata.

Al fine di avere un riscontro sui dati stimati, sono state effettuate due simulazioni tramite ModelSim: in un primo caso (Sim. 1) è stato considerato un ritardo limitato alle uscite relative

alle somme; successivamente (Sim. 2) è stato introdotto un ulteriore ritardo anche sul carry in uscita di ogni full adder. Come descritto precedentemente, il file fornito da Modelsim riporta il numero di commutazioni dei segnali, di conseguenza l'attività è stata calcolata in modo analogo all'esercizio precedente.


	A(S7)	A(S6)	A(S5)	A(S4)	A(S3)	A(S2)	A(S1)	A(S0)	A(Cout)
Sim. 1	0.42	0.51	0.525	0.425	0.49	0.505	0.51	0.46	0.615
Sim. 2	1.25	1.21	1.065	0.995	1.05	1.005	0.89	0.46	0.615

Si nota come la prima simulazione abbia fornito dati comparabili con quelli precedentemente stimati. Nella seconda simulazione, invece, la presenza di un ritardo sul carry di uscita di ogni full adder ha come conseguenza un generale aumento dell'attività delle uscite di somma. Tale ritardo causa infatti glitch, responsabili dell'aumento della $E_{\rm sw}$.

Tale risultato è particolarmente evidente considerando la E_{sw} totale dei due casi: si nota che la presenza del ritardo sui carry out raddoppia tale valore.


$$A(S) = \sum_{i=0}^{N-1} A(S_i)$$

	Sim. 1	Sim. 2
A(S)	3.845	7.925



È possibile notare, attraverso le waveforms, la presenza di commutazioni indesiderate nel secondo caso, rappresentato dal vettore di segnali s2.

Sono di seguito riportati i risultati di un'ulteriore simulazione atta a mettere in luce le commutazioni spurie dei segnali di somma.



In particolare, nell'immagine sopra riportata è possibile osservare come i bit relativi all'uscita di somma, a partire dal quarto, presentino una continua commutazione fino al raggiungimento del valore logico corretto. La causa di tale comportamento è da ricercare nelle transizioni a cui gli ingressi sono stati sottoposti nella simulazione. Le due somme, calcolate una di seguito all'altra, sono le seguenti:

	Somma 1	Somma 2
Addendo 1	10101000	00000100
Addendo 2	10101000	11111100
Risultato	01010000	00000000
Carry in	01010000	

In particolare è possibile osservare che la somma 2 è soggetta ad una propagazione di carry dal terzo bit in poi, inoltre è importante tenere in considerazione i carry in ingresso agli stadi lasciati dal risultato della somma 1, in quanto questi saranno una potenziale fonte di glitch propagandosi anch'essi lungo gli stadi.

In questo caso, la combinazione di carry lasciati dal calcolo precedente e la nuova operazione richiesta (somma 2) fanno si che il sommatore risulti in una condizione per cui, ad ogni colpo di clock, le uscite degli stadi successivi al secondo continueranno a commutare in modo alternato fino a che il carry introdotto dalla seconda operazione non raggiungerà il suddetto stadio, portando così il bit di somma ad un risultato finale.

Si può notare che i primi 3 bit non sono affetti da tale fenomeno, questi infatti non sono soggetti alla propagazione di carry derivanti dalle due somme. È possibile ricostruire una situazione simile per questi primi bit, ponendo in ingresso un susseguirsi di due somme leggermente differenti dalle precedenti.

	Somma 1	Somma 2
Addendo 1	10101010	00000001
Addendo 2	10101010	11111111
Risultato	01010100	00000000
Carry in	01010100	

In tal modo il fenomeno di propagazione dei carry e delle commutazioni delle uscite di somma è esteso anche per i bit meno significativi. Di seguito è riportato un risultato della simulazione ottenuto ponendo tali valori in ingresso al sommatore.



1.3 Sintesi e analisi di potenza di un RCA

È possibile effettuare una stima di potenza avanzata attraverso la piattaforma Synopsys. Partendo infatti dalla descrizione VHDL del RCA fornito, il software è in grado di compiere una sintesi ottimizzata e mappare il circuito su una libreria di celle caratterizzate dal punto di vista di area, consumi e ritardi.

Per poter stimare la potenza dinamica è necessario conoscere la frequenza di lavoro del circuito, ottenuta valutando il percorso combinatorio con ritardo maggiore: è possibile ottenere tale parametro attraverso un timing report. Il ritardo massimo riportato è pari a 0.78ns, di conseguenza è stato scelto un periodo di clock pari a 1ns.

Successivamente è possibile procedere con l'analisi relativa alla potenza. Il comando power report consente di ottenere una generica stima della potenza dissipata dal circuito, distinguendo tre contributi:

- leakage: consumo statico dovuto alle correnti di leakage dei dispositivi utilizzati
- internal: contributo di potenza dinamica dovuto al consumo interno delle celle utilizzate per la sintesi del circuito, comprende al suo interno il contributo di corrente di corto circuito
- switching: contributo alla potenza dinamica dovuto alle commutazioni dei nodi e alle relative cariche/scariche delle capacità

Nella seguente tabella è riportata la suddivisione dei tre contributi.

Switching Power	Internal Power	Leakage Power	Total Power
9.7406 uW	$16.7429~\mathrm{uW}$	$953.4833 \; \mathrm{nW}$	27.4370 uW


L'apporto maggiore al consumo totale è dato dalla potenza dinamica, in particolare dal consumo della potenza interna.

È interessante notare la suddivisione del consumo in potenza per i vari moduli interni (FA) dell'RCA. È possibile ottenere ciò tramite un power report di tipo gerarchico. La distribuzione dei consumi è riportata nella seguente tabella.

Blocco	Switching Power	Internal Power	Leakage Power	Total Power
FA(8)	0.848 uW	$2.154~\mathrm{uW}$	119.291 nW	3.121 uW
FA(7)	$1.293~\mathrm{uW}$	$2.150~\mathrm{uW}$	118.962 nW	$3.562~\mathrm{uW}$
FA(6)	1.332 uW	2.191 uW	119.340 nW	$3.642~\mathrm{uW}$
FA(5)	1.328 uW	2.171 uW	119.110 nW	3.618 uW
FA(4)	1.278 uW	2.101 uW	119.294 nW	3.498 uW
FA(3)	$1.263~\mathrm{uW}$	$2.090~\mathrm{uW}$	118.879 nW	3.471 uW
FA(2)	1.229 uW	$2.002~\mathrm{uW}$	119.508 nW	3.351 uW
FA(1)	1.171 uW	1.884 uW	119.999 nW	3.175 uW
RCA	9.741 uW	16.743 uW	953.483 nW	27.437 uW

Si nota come la suddivisione risulti simile per tutti i FA fatta eccezione per FA(8). In particolare quest'ultimo si differenzia dagli altri per il consumo relativo alla potenza di switch. Si ipotizza che quest'ultima risulti inferiore rispetto agli altri full adder a causa del minor carico di uscita.

È inoltre possibile approfondire l'analisi di potenza considerando i contributi delle celle interne ai singoli moduli. In particolare, vengono messi in luce i contributi delle celle che compongono i singoli FA, sempre suddivisi nei tre contributi precedentemente descritti. Per comprendere l'origine del consumo inferiore del FA8, quest'ultimo è stato analizzato attraverso la direttiva cell ed è stato confrontato con FA1. Lo schema del circuito interno e i risultati ottenuti sono riportati di seguito.



FA(1)

Cella	Switching Power	Internal Power	Leakage Power	Total Dynamic Power
U4	0.5488 uW	$0.5899~\mathrm{uW}$	$36.1637~\mathrm{nW}$	1.138 uW
U3	0.1749 uW	$0.3374~\mathrm{uW}$	32.5747 nW	0.512 uW
U2	$0.3964~\mathrm{uW}$	0.1377 uW	14.2499 nW	0.534 uW
U1	0.0512 uW	$0.8205~\mathrm{uW}$	36.0111 nW	0.872 uW

FA(8)

Cella	Switching Power	Internal Power	Leakage Power	Total Dynamic Power
U4	$0.5365~\mathrm{uW}$	$0.5757~\mathrm{uW}$	$36.1637~\mathrm{nW}$	1.112 uW
U3	$0.2155~\mathrm{uW}$	$0.4278~\mathrm{uW}$	$32.7466~\mathrm{nW}$	$0.643~\mathrm{uW}$
U2	$0.0332~\mathrm{uW}$	0.1774 uW	14.2174 nW	0.211 uW
U1	0.0624 uW	$0.9733~\mathrm{uW}$	36.1631 nW	1.036 uW

La differenza nel consumo di potenza di switching è individuata nella cella U2, legata al carry in uscita dal singolo FA.

È possibile ottenere informazioni aggiuntive sul calcolo della switching power relativa ai nodi interni ad un modulo con un'analisi di tipo net verbose. In tale analisi sono riportati i contributi capacitivi necessari al calcolo di tale potenza, espressi nodo per nodo.

\mathbf{L}^{A}	1	١
ΓH	(1	.)

Nodo	Total Net Load	Static Probability	Toggle Rate	Switching Power
n1	$4.694~\mathrm{fF}$	0.493	0.1932	$0.5488~\mathrm{uW}$
n2	$2.010~\mathrm{fF}$	0.488	0.1439	$0.1749~\mathrm{uW}$
S	0.310 fF	0.507	0.2735	$0.0512~\mathrm{uW}$
Cout	4.554 fF	0.512	0.1439	0.3964 uW

FA(8)

Nodo	Total Net Load	Static Probability	Toggle Rate	Switching Power
n1	$4.694~\mathrm{fF}$	0.499	0.1889	$0.5365~\mathrm{uW}$
n2	$2.010~\mathrm{fF}$	0.484	0.1772	$0.2155~\mathrm{uW}$
S	$0.310~\mathrm{fF}$	0.497	0.3328	$0.0624~\mathrm{uW}$
Cout	0.310 fF	0.516	0.1772	0.0332 uW

Si nota come il nodo legato al carry in uscita presenti una capacità inferiore per FA8. Ciò conferma l'ipotesi legata al carico inferiore.

Analizzando i vari FA con analisi di tipo net verbose si nota inoltre che i contributi di capacità relativi ai nodi della somma (S) siano trascurabili rispetto agli altri contributi. Di conseguenza si evince che il contributo di potenza relativo a tale nodo è di un ordine di grandezza inferiore rispetto agli altri.

Da un report di tipo net verbose è inoltre possibile confrontare i valori di static probability e toggle rate dei nodi di uscita di un FA.

Si nota come i valori di probabilità dei nodi di uscita, S e Cout, siano distribuiti attorno al valore 0.5, dunque confrontabili con il caso teorico caratterizzato ingressi equiprobabili precedentemente analizzato.

Il toggle rate rappresenta la frequenza media di commutazione associata al singolo nodo, che identifica, con il suo reciproco, il periodo medio con cui tale nodo presenta una commutazione: attraverso tale valore è possibile stimare la switching activity dei nodi di somma e dei carry in uscita.

In tal caso, poichè il periodo di clock è pari a 1ns, il valore di toggle rate riportato coincide con la switching activity del segnale.

È possibile notare come i valori simulati si distanzino da quelli teorici, in quanto all'interno del metodo probabilistico non viene tenuta in considerazione la correlazione spaziale e temporale tra diversi segnali. Tale fatto mette in luce, di conseguenza, le limitazioni che l'utilizzo di un modello probabilistico comporta.

È stato richiesto inoltre un power report di tipo net verbose relativo all'intero RCA. Si osserva come i contributi capacitivi relativi ai nodi delle uscite di somma siano significativamente


inferiori rispetto ai contributi dei nodi relativi ai carry tra uno stadio e quello successivo. Anche in questo caso la motivazione è dovuta al carico capacitivo inferiore delle uscite di somma, che non risultano collegate ad ulteriori blocchi. Tuttavia, osservando i contributi di potenza riportati dall'analisi di tipo verbose, è possibile osservare una differenza tra questi e quelli presenti nel power report precedentemente richiesto.

	Internal Power	Switching Power	Leakage Power	Total Power
Power report	16.7429 uW	$9.7406~\mathrm{uW}$	953.4833 nW	27.4370 uW
Net Verbose	8.848 uW	$3.766~\mathrm{uW}$	403.098 nW	12.614 uW

I contributi riportati dall'analisi di tipo net verbose risultano proporzionalmente inferiori. La possibile causa di ciò è da attribuirsi al tipo di analisi effettuata da Synopsys: in particolare la keyword -net utilizzata ha richiesto uno studio della potenza relativo ai nodi interni dell'architettura dell'RCA, presenti tra i vari FA connessi. In tale analisi i contributi delle celle stesse e dei nodi interni ai FA sono stati tralasciati. Al contrario un'analisi di tipo power report fornisce un risultato completo comprendendo all'interno l'analisi di tutti i nodi dei blocchi che compongono l'architettura.

1.4 MUX: generazione e propagazione di glitch

L'obiettivo di questo esercizio è lo studio delle conseguenze introdotte dai ritardi delle porte, in particolare all'interno del multiplexer rappresentato nella seguente figura.




In questo caso particolare tutte le porte sono esenti da ritardi fatta eccezione per l'inverter, caratterizzato da un ritardo di propagazione pari a 0.1 ns.

All'interno del file $tb_mux21_glitch.vhd$ è stato possibile identificare la combinazione dei segnali di ingresso con i quali il multiplexer è stato testato.


$$\begin{array}{l} A <= \ '1'; \\ B <= \ '1'; \\ S <= \ '1', \ '0' \ after \ 1 \ ns; \end{array}$$

In particolare, è possibile notare dal codice VHDL sopra riportato che inizialmente gli ingressi assumono tutti un valore logico alto. Dopo 1ns il segnale S commuta. L'uscita, in un caso ideale, non dovrebbe presentare commutazioni.

Tuttavia, si ipotizza che, a causa del ritardo di propagazione introdotto dall' inverter, vi sia un intervallo temporale in cui i nodi interni X e Z assumono entrambi un valore logico basso, portando quindi l'uscita Y a 0. Tale comportamento atteso è mostrato nella seguente figura.



Per mezzo di una simulazione ModelSim è stato possibile osservare, attraverso le waveforms, il comportamento reale dei segnali. Il risultato di tale simulazione è riportato nella seguente immagine.



È possibile visualizzare direttamente sulla waveform dell'uscita Y il glitch causato dall'inverter. Tale comportamento è in linea con quanto atteso.

Al fine di analizzare altre possibili combinazioni degli ingressi che possano generare un glitch in uscita, è stata realizzata una mappa di Karnaugh rappresentante la funzione logica del multiplexer.

A B S	00	01	11	10
0	0	0	1	1
1	0	1	1	0

In particolare, è possibile notare che il circuito precedentemente riportato sia l'implementazione della funzione logica coperta da due implicanti, rappresentata nella figura precedente.

Il glitch analizzato è dovuto ad una transizione degli ingressi che consegue in un passaggio tra

Il glitch analizzato è dovuto ad una transizione degli ingressi che consegue in un passaggio tra un implicante e l'altro. Tale problema potrebbe essere risolto inserendo, in modo ridondante, un terzo implicante per evitare la transizione precedentemente trattata.

S AB	00	01	11	10
0	0	0	1	1
1	0	1	1	0

Tale ragionamento porta alla conclusione che l'unica combinazione in grado di causare un glitch in uscita sia quella presa in analisi.

Essendo i glitch associati a commutazioni di nodi, questi portano un contributo aggiuntivo al consumo totale di potenza dinamica. In particolare, l'energia spesa durante queste commutazioni spurie è la somma dei consumi durante le due transizioni del segnale. Ciascuna delle due contribuisce all'energia secondo la seguente equazione:


$$E = C \cdot V^2$$

dove C rappresenta la capacità di carico e V la tensione a cui viene caricata tale capacità. Metà di tale contributo di energia è usata per caricare o scaricare la capacità di carico associata all'uscita, mentre la restante parte viene dissipata. Di conseguenza il consumo di energia totale associato ad un glitch è dato da:

$$E = 2 \cdot C \cdot V^2$$


1.5 Calcolo di probabilità e attività: contatore sincrono

Nella prima parte di questa sezione è stato analizzato il timing del blocco rappresentato nella figura seguente.




In particolare, è stato possibile stabilire il suo comportamento atteso. Quando il segnale B0 è asserito, l'uscita S presenta una commutazione per ogni fronte sensibile del clock. Al contrario, quando B0 non è attivo, l'uscita non presenta alcuna commutazione.

È possibile utilizzare tali strutture per realizzare un contatore sincrono, come mostrato in figura. In particolare, i segnali di CEN e OVFL rappresentano rispettivamente l'enable del contatore e il terminal count di questo.



Considerando infatti il comportamento delle uscite S0, S1 e S2 quando il segnale di enable è attivo si ottiene il seguente timing.



Dalle considerazioni fatte in precedenza è possibile stimare il numero di commutazioni delle 8 uscite e del terminal count durante un intero ciclo di conta.

Nella tabella seguente sono inoltre stati aggiunti i dati ottenuti tramite power report, ottenuto attraverso una simulazione ModelSim. Il clock utilizzato per la simulazione ha un periodo di 2ns.

Segnale	Transizioni stimate	Transizioni simulate
S0	255	257
S1	127	128
S2	63	64
S3	31	32
S4	15	16
S5	7	8
S6	3	4
S7	1	2
OVFL	1	16

Si può notare che, senza considerare il segnale OVFL, i risultati ottenuti in entrambi i casi siano confrontabili, tuttavia è presente una leggera differenza, pari a 1 o 2 colpi di clock, dovuta al fatto che è stato scelto un tempo di simulazione leggermente superiore al tempo di conta totale.

Riguardo al segnale di OVFL, il risultato simulato è distante da quello atteso, in quanto il segnale presenta un numero di commutazioni decisamente maggiore. Tale segnale, al contrario

delle uscite di somma rappresentanti il conteggio, non presenta un elemento sequenziale che lo interfacci con l'esterno. Per tale motivo sono ben visibili tutte le commutazioni spurie del segnale stesso, dovute ai ritardi di propagazione definiti all'interno dei vari stati del contatore.

Dalla simulazione è stato inoltre possibile osservare l'andamento delle waveforms delle uscite, riportato nella figura sottostante.



Si nota che, in un preciso intervallo temporale, il segnale OVFL assume un valore logico alto durante il conteggio, comportamento inatteso da parte di un contatore. Tale glitch avviene in seguito alla commutazione del bit più significativo (S7); infatti, per un certo intervallo di tempo, in ingresso all'half adder del blocco 7 sono presenti due ingressi con valore logico alto: uno dovuto al carry in uscita dal blocco precedente che, a causa dei ritardi, non ha ancora commutato il suo valore, e l'altro relativo all'uscita attuale S7.

Successivamente, sempre attraverso un power report, è stato possibile analizzare l'attività dei segnali interni al contatore. I risultati sono riportati nella seguenti tabelle.

Segnale	Commutazioni	Attività	Segnale	Commutazioni	Attività
SUM(0)	258	0.992	Cout(0)	257	0.988
SUM(1)	385	1.377	Cout(1)	256	0.985
SUM(2)	320	1.231	Cout(2)	192	0.738
SUM(3)	224	0.862	Cout(3)	128	0.492
SUM(4)	144	0.554	Cout(4)	80	0.308
SUM(5)	88	0.338	Cout(5)	48	0.185
SUM(6)	52	0.200	Cout(6)	28	0.108
SUM(7)	30	0.115	Cout(7)	16	0.062

È possibile notare come l'attività delle somme in uscita dagli half adder sia differente rispetto alle uscite sincrone dei flip-flop. Infatti, a causa dei ritardi di propagazione dei carry in uscita dai singoli stadi, si generano una serie di glitch, che, propagandosi lungo la serie di half adder, causano commutazioni multiple dei nodi SUM.


Similmente all'analisi effettuata per il blocco 7 è possibile ipotizzare comportamenti simili legati al carry in uscita anche per gli altri blocchi. Tale vettore di carry presenta infatti un'attività complessiva maggiore rispetto a quella stimata nel caso senza ritardi.

Nella simulazione precedentemente effettuata, i ritardi sono stati modellizzati in modo tale da presentare un valore significativamente inferiore rispetto al periodo di clock.

$$Periodo = 2ns$$
 $Ritardo_somma = 0.2ns$ $Ritardo_carry = 0.2ns$

Si nota che, in questo caso, il periodo di clock è sufficientemente elevato per garantire un corretto funzionamento del contatore: la propagazione del carry out può avvenire correttamente in tutti gli stadi.

Riducendo il periodo di clock a 0.8ns è possibile osservare un comportamento inatteso, rappresentato in figura, da parte del contatore.



L'immagine mette in luce una transizione da un conteggio all'altro:

$$000111111 \rightarrow 00010000$$

Tale errore è dovuto alla mancata completa propagazione del carry in tutti gli stadi, infatti il clock campiona le uscite dei flip-flops prima che tutti gli stadi abbiano raggiunto un valore stabile.


La presenza di glitch all'interno del contatore in analisi comporta un incremento dei consumi rispetto al caso ideale. Una possibile soluzione, che potrebbe essere adottata per garantire un numero inferiore di commutazioni spurie modificando il VHDL, è legata all'aumento del ritardo coinvolto nel calcolo della somma per i singoli HA. Se tale tempo fosse infatti maggiore o uguale del massimo tempo di propagazione del carry attraverso tutti gli stadi, le uscite SUM non presenterebbero più un elevato numero di glitch.

Ottimizzazione FSM e sintesi VHDL

2.1 FSM State Assignment

2.1.1 Progetto

L'obiettivo del progetto è la definizione di una macchina a stati al fine di realizzare un algoritmo di somma tra 6 input, utilizzando il datapath in figura seguente e scegliendo l'ordine con cui collegare i diversi ingressi ai multiplexer.



In particolare, al fine di minimizzare i consumi della macchina a stati, è necessario ridurre al minimo il numero di commutazioni di:

- variabili di stato
- segnali di controllo

Essendo i segnali di controllo coincidenti con i selettori dei multiplexer, è stata innanzitutto stabilita una sequenza per la selezione dei diversi input tale per cui il numero di commutazioni durante l'esecuzione dell'intero algoritmo di somma fosse minimo.

Operazione	S3	S2	S1	S0
A+B	0	1	0	1
S+C	0	0	0	0
S+D	0	0	1	0
E+S	1	0	1	1
F+S	1	1	1	1

È possibile notare come sia necessario riportare il valore della somma, denominato S, in ingresso ad entrambi i multiplexer.

Nella transizione da uno stato all'altro il numero di commutazioni coincide con la variazione degli addendi; ne consegue che il massimo numero di commutazioni durante una transizione risulta pari 2.

Considerando un ciclo di esecuzione dell'algoritmo, è possibile stimare il numero totale di commutazioni sui segnali di selezione e la loro switching activity.

	S3	S2	S1	S0
Commutazioni in un ciclo	2	2	2	2
Attività	0.4	0.4	0.4	0.4

Il numero di commutazioni totale risulta quindi pari a 8. È stata scelta dunque la seguente configurazione degli ingressi



Il passo successivo è la scelta della codifica dei singoli stati. In tale contesto è importante tenere in considerazione che una generica FSM presenta una rete per la generazione degli output e una rete per il calcolo dello stato futuro.

Una codifica ottimale punta alla minimizzazione delle commutazioni in entrambe le reti. Per tale scopo si è deciso di far coincidere le due reti, in modo che la logica utilizzata per generare le

uscite possa essere sfruttata anche per la definizione dello stato futuro. In particolare, la codifica dello stato futuro si ottiene a partire dalle uscite di controllo dello stato attuale.

Operazione	Codifica dello stato	S3	S2	S1	S0
A+B	1 1 1	0	1	0	1
S+C	1 0 1	0	0	0	0
S+D	0 0 0	0	0	1	0
E+S	0 1 0	1	0	1	1
F+S	0 1 1	1	1	1	1

È possibile notare come tutte le transizioni presentino una distanza di Hamming pari a 1, fatta eccezione della transizione da S+C a S+D, nella quale tale distanza è pari a 2. In tale contesto, la sola logica combinatoria necessaria è relativa alla valutazione delle uscite a partire dalla codifica dello stato attuale.

Si è notato che tali funzioni logiche presentano un'implementazione semplice con un numero limitato di porte. Di seguito sono riportate le mappe di Karnaugh per le funzioni logiche sopra descritte.

		S3					S2		
C2,C1	00	01	11	10	C2,C1	00	01	11	10
0	0	1	-	-	0	0	0	-	-
1	-	1	0	0	1	-	1	1	0
		S1					S0		
C2,C1	00	01	11	10	C2,C1	00	01	11	10
0	1		-	-	0	0	1	-	-
1	-	1	0	0	1	-	1	1	0

È possibile notare che le funzioni logiche presentano implicanti in comune, semplificando maggiormente la logica necessaria.

2.1.2 Descrizione VHDL e simulazione Modelsim

La macchina a stati precedentemente definita è stata descritta in VHDL, specificando in particolare la codifica degli stati progettata.

Il codice implementato è riportato nell'Appendice A alla sezione Laboratorio 2 - FSM.

Al fine della simulazione, datapath e FSM sono stati inclusi in un'unica entity per ottenere il Processing Element complessivo. È stato dunque realizzato un testbench (riportato nell' Appendice A alla sezione $Laboratorio\ 2$ - FSM) per verificare il corretto susseguirsi degli stati e le relative transizioni dei segnali. In particolare, è stata effettuata una simulazione di 2000 colpi di clock, che ha fornito i seguenti risultati attraverso un power report.

Segnale	Tc	Activity
Clock	4000	2
S3	799	0.3995
S2	802	0.4010
S1	799	0.3995
S0	802	0.4010

Le attività ottenute sono comparabili con quelle stimate in fase di progetto.

2.2 Sintesi del VHDL

In tale sezione è stata effettuata la sintesi della top level entity che comprende sia FSM sia datapath.


Inizialamente i file sono stati analizzati nel corretto ordine ed è stata elaborata la struttura del Processing Element.

Successivamente è stato generato un clock di periodo pari a 10 ns.

create_clock -name "CLK" -period 10 CLK

È stata verificata la presenza del clock generato attraverso il comando report_clock.

Successivamente è stata effettuata la sintesi attraverso la direttiva **compile -exact map**. Dunque è stato possibile visualizzare, in modo gerarchico, la mappatura del circuito con la libreria scelta. Nell'immagine seguente, in particolare, è riportato lo schematico della macchina a stati.



È possibile notare, come atteso, che il numero di porte logiche utilizzato risulta limitato. Sono stati effettuati una serie di report inizialmente sulla top level entity per poi analizzare in modo più approfondito la macchina a stati.

In primo luogo è stata ottenuta una stima dell'area delle celle utilizzate nella sintesi, attraverso il comando **report_area**.

Total cell area =
$$295.53 \text{ um}^2$$

Successivamente, al fine di valutare lo slack, sono stati analizzati i 10 percorsi combinatori con ritardi maggiori.

report_timing -nworst 10

Per semplicità sono riportati i dati relativi al critical path.

Clock period	10 ns
Data required time	$9.97 \mathrm{\ ns}$
Data arrival time	1.94 ns
Slack	8.02 ns

Come è possibile notare, lo slack risulta particolarmente elevato se confrontato con il periodo di clock. Nel report sono inoltre presenti i ritardi relativi agli elementi compresi tra lo start-point e l'end-point del percorso critico.

È possibile ottenere informazioni riguardo alla potenza dissipata attraverso il comando **report_power**. In particolare, si evidenziano i tre contributi relativi alla top level entity.

Internal Power	29.4711 uW
Switching Power	13.2924 uW
Leakage Power	5.4747 uW
Total Power	48.2382 uW

Sono stati ottenuti dati aggiuntivi relativi al consumo di potenza dei singoli moduli dell'architettura, tramite l'aggiunta della direttiva -hier.

FSM	4.504 uW	9.3%
Datapath	43.734 uW	90.7%

Il consumo della macchina a stati rappresenta una percentuale ridotta rispetto al valore totale. Al fine di approfondire lo studio relativo ai nodi interni del circuito, è stata realizzata un'analisi di tipo -net. In particolare sono riportati i risultati relativi ai nodi dei segnali di selezione dei multiplexer, che costituicono il contributo preponderante.

Segnale	Net Load [fF]	Static Probability	Toggle Rate	Switching Power [uW]
sel11_wire	13.792	0.120	0.0246	0.2055
sel01_wire	10.222	0.253	0.0272	0.1682
sel10_wire	8.489	0.720	0.0301	0.1547
sel00_wire	7.058	0.720	0.0301	0.1286

Il periodo medio di variazione dei selettori, ottenibile dal toggle rate, è confrontabile con le variazioni medie che avvengono su tali segnali in un ciclo di esecuzione. È importante tenere in considerazione la possibile presenza di commutazioni non previste a causa dell'attivazione del segnale di reset durante la simulazione, il quale è caratterizzato da una probabilità non nulla di commutazione. Per ottenere una stima realistica sarebbe necessario infatti caratterizzare le attività dei nodi con risultati legati al comportamento reale del circuito.

È possibile imporre dei vincoli sui vari parametri coinvolti nel processo di sintesi. In particolare, è stato generato un segnale di clock alla massima frequenza consentita dal circuito. La stima di tale frequenza è stata effettuata a partire dall'analisi del critical path precedentemente riportata.

Clock period	1.94 ns
Data required time	1.91 ns
Data arrival time	1.91 ns
Slack	0 ns

Come atteso, lo slack relativo al percorso critico risulta essere nullo, di conseguenza il circuito opera alla massima frequenza supportata. Dal momento che la potenza dissipata è funzione della frequenza di lavoro, è stato riscontrato un aumento dei consumi.

Internal Power	151.3501 uW
Switching Power	69.4127 uW
Leakage Power	5.5735 uW
Total Power	226.3363 uW

A seguito di un incremento della frequenza di un fattore di circa 5, la potenza è aumentata proporzionalmente. In particolare si riscontra come risultato la proporzionalità tra frequenza e consumo di potenza dinamico.

È inoltre possibile imporre un vincolo sul contributo totale di potenza dinamica, attraverso la direttiva:

$set_max_dynamic_power$

Tale valore è stato fissato a 40 uW, leggermente inferiore rispetto alla potenza dinamica ottenuta nelle prime simulazioni.

In particolare, è stato considerato il clock di partenza di periodo pari a 10 ns. Di seguito sono riportati i risultati ottenuti.

	No constraints	Power constraints
Internal Power	29.4711 uW	33.8116 uW
Switching Power	13.2924 uW	13.3092 uW
Total Dynamic Power	42.76 uW	47.12 uW

I risultati ottenuti dalla sintesi non risultano in linea con quanto atteso, infatti è registrato un aumento del consumo di potenza dinamica.

Si ipotizza che il consumo di potenza dinamica ottenuto nella prima sintesi fosse già prossimo al minimo globale.

Successivamente, è stata effettuata un'analisi più dettagliata della FSM accedendovi tramite la direttiva **current_instance FSM**.

Attraverso il comando **report_fsm** è stato possibile verificare la corretta implementazione della codifica progettata.

È possibile risalire alla suddivisione del consumo della potenza dinamica all'interno delle celle che costituiscono la FSM attraverso un'analisi di potenza di tipo -cell. In particolare, nella seguente tabella vengono riportati i tre contributi maggiori relativi al consumo di potenza dinamica.

ps_reg[1]	1.143 uW
$ps_reg[2]$	$0.979~\mathrm{uW}$
$ps_reg[0]$	$0.924~\mathrm{uW}$

Si nota che tali contributi sono relativi alle variabili di stato, che presentano numerose commutazioni durante l'esecuzione dell'algoritmo.

Uno studio più approfondito sulla switching power relativa ai nodi interni è ottenuta tramite un'analisi di tipo -net. In particolare, nella seguente tabella, sono riportati i dati relativi ai segnali di uscita della FSM, ovvero i segnali di selezione dei multiplexer.

Segnale	Net Load [fF]	Static Probability	Toggle Rate	Switching Power [uW]
S11	13.792	0.120	0.0246	0.2055
S01	10.222	0.253	0.0272	0.1682
S10	8.489	0.720	0.0301	0.1547
S00	7.058	0.720	0.0301	0.1286

È possibile notare che tali valori coincidono con quelli ottenuti precedentemente durante l'analisi -net della top level entity. Il contributo maggiore del consumo è dovuto alle capacità di carico dei nodi in analisi, che assumono valori significativi rispetto agli altri nodi. Questo è il principale motivo per cui tali segnali contribuiscono maggiormente, considerando che il toggle rate risulta confrontabile.


Per ragioni di praticità, tali sintesi sono state effettuate raggruppando i comandi e le direttive in uno script in modo da rendere il processo automatico. Di seguito è riportato uno degli script utilizzati.

```
gui_start
analyze -library WORK -format vhdl
{/home/lp20.9/Desktop/low_power_2020/Lab_2/codifica_3bit_bis/syn/dpadder.vhd
/home/lp20.9/Desktop/low\_power\_2020/Lab\_2/codifica\_3\,bit\_bis/syn/fsm1.\,vhd
/home/lp20.9/Desktop/low_power_2020/Lab_2/codifica_3bit_bis/syn/FSM_Adder.vhd}
elaborate FSM_ADDER -architecture BEHAVIOR -library WORK
change_selection -name __slctBus18 -type {cell design} _sel426
create_clock -name "CLK" -period 10 {CLK}
compile -exact_map
report_timing -nworst 10 > report/simple_clk_10/report_clock.txt
report_area > report/simple_clk_10/report_area.txt
report_power > report/simple_clk_10/report_power.txt
report\_power - hier > report/simple\_clk\_10/report\_power\_hier.txt
report_power -net > report/simple_clk_10/report_power_net.txt
{\tt current\_instance}\ FSM
report\_power\_hier > report/simple\_clk\_10/report\_power\_hier\_FSM.txt
report_power -net > report/simple_clk_10/report_power_net_FSM.txt
report_fsm > report/simple_clk_10/report_fsm_encoding.txt
```

Clock gating e soluzioni architetturali

3.1 Un primo approccio al clock gating

Il clock gating è una tecnica di riduzione dei consumi a livello architetturale, il cui scopo è impedire la commutazione del segnale di clock in determinate parti del circuito non utilizzate. È fornita una descrizione VHDL del seguente circuito.




Dal file VHDL è possibile notare il valore assegnato ai segnali D1, D2 e D3:

```
\begin{array}{lll} signal & D1: std\_logic\_vector (byte-1 \ downto \ 0) := ('0', \ others \Rightarrow '1'); \ -- \ 011111111 \\ signal & D2: std\_logic\_vector (0 \ to \ byte-1) := (others \Rightarrow '0'); \ -- \ 00000000 \\ signal & D3: std\_logic\_vector (byte-1 \ downto \ 0) := (others \Rightarrow '1'); \ -- \ 11111111 \\ \end{array}
```

Essendo il segnale di clock enable sempre attivo, è atteso che l'uscita D3 assuma un valore pari a D1 dopo due cicli di clock. Tale comportamento non è verificato da una prima simulazione ModelSim effettuata.

Come possibile notare dalla seguente figura, al primo fronte attivo di clock successivo al reset, il valore di D1 è già riportato in uscita al flip-flop controllato dal segnale di strobe.



Ciò accade poiché il simulatore, in assenza di informazioni sui ritardi, deve comunque simulare il circuito mantenendo una causalità nella propagazione dei segnali all'interno degli elementi descritti.

Come conseguenza, l'informazione relativa al clock, a causa della presenza di una porta AND, è riportata all'ingresso del secondo flip-flop uno step di simulazione dopo rispetto al primo. Tale comportamento è deleterio in quanto altera il timing previsto del circuito.

Per assicurare il corretto funzionamento del circuito, è sufficiente indicare la presenza di un ritardo $CK \to Q$ per entrambi i flip-flop. A tale scopo è stato modificato il file **fd.vhd**.

```
architecture PLUTO of FD is — flip flop D con reset ASINCRONO

begin


PASYNCH: process(CK,RESET)
begin

if RESET='1' then


Q <= '0';
elsif CK'event and CK='1' then — positive edge triggered:
Q <= D after 0.1 ps; — copia l'ingresso sull'uscita
end if;
end process;

end PLUTO;
```

Il ritardo aggiunto sulla propagazione dell'uscita permette di raggiungere il risultato atteso dalla simulazione.




Se la porta AND è caratterizzata da un ritardo maggiore rispetto al ritardo $CK \to Q$ precedentemente inserito, il valore campionato in uscita non è quello corretto. In particolare, l'errore riscontrato è analogo a prima, come mostrato nella seguente figura.




3.2 Clock gating per un circuito complesso

3.2.1 Simulazione del circuito

All'interno del file **inccomp.vhd** è presente una descrizione del circuito mostrato nella figura seguente.




Dal codice si evince che il circuito è in grado di incrementare e confrontare due valori, rappresentati su 8 bit, contenuti nei registri A e B, e portare il maggiore di essi in uscita. In particolare, l'operazione di incremento è gestita attraverso INCA e INCB, due segnali attivi alti. È stato realizzato un testbench con lo scopo di simulare e verificare il comportamento del circuito.



Come possibile notare dalle forme d'onda sopra riportate, il comportamento è in linea con quanto atteso.

Infatti, il segnale INCA viene campionato per tre colpi di clock prima che INCB risulti attivo, ciò porta il valore contenuto in REG_A uguale a 3. In seguito, asserendo INCB, anche il valore contenuto in REG_B inizia ad aumentare. Nei cicli di clock in cui entrambi INCA e INCB sono asseriti, la differenza tra i due dati rimane costante. Nel momento in cui INCA viene negato, il valore in uscita dal circuito rimane costante fino a che il dato contenuto in REG_B risulti maggiore: questo accade esattamente dopo tre cicli di clock.

Nel caso in cui i segnali di incremento non siano asseriti, non è necessario far commutare il clock all'interno dei registri, in quanto nessun valore deve essere aggiornato; a tal proposito, è possibile sfruttare la tecnica del clock gating. Una possibile implementazione è mostrata nella seguente figura.



È possibile notare la presenza di due latch atti a filtrare eventuali glitch presenti sugli ingressi INCA e INCB.

3.2.2 Sintesi del circuito

Inizialmente è stata effettuata una sintesi in assenza di direttive per l'implementazione del clock gating. Successivamente alla generazione di un clock di periodo pari a 5 ns, è stato effettuato un power report includendo anche il contributo dei nodi relativi agli ingressi attraverso la direttiva -include_input_net.

Power report - no clock gating, statistica di default					
Internal power [uW]	Net switching power [uW]	Leakage power [uW]	Total power [uW]		
38.7514	13.6944	3.7969	56.2428		

Un'analisi di potenza di tipo **-net** permette di ottenere informazioni più dettagliate sulla statistica dei segnali e sulle capacità coinvolte.

In particolare, si nota che le capacità relative ai nodi di ingresso assumono un valore significativo, di conseguenza è importante tenere in considerazione tali nodi in una stima di potenza. Sono riportate le informazioni statistiche relative ai segnali di clock, reset, INCA e INCB.

Segnale	Static probability	Toggle rate
clock	0.5	0.4
reset	0.5	0.02
INCA	0.5	0.02
INCB	0.5	0.02

Tali valori non sono realistici rispetto ai segnali presi in considerazione.

È possibile effettuare stime più accurate comunicando al sintetizzatore i dati statistici relativi ai segnali. In particolare, è stata inizialmente modificata la statistica del segnale di reset, impostando la static probability pari a 0.

Power report - no clock gating, reset modificato			
Internal power [uW] Net switching power [uW] Leakage power [uW] Total power [uW]			Total power [uW]
27.6360 14.8140 4.18 46.6302			

In seguito, impostando le statistiche relative ai segnali INCA e INCB con static probability pari a 0.12 e toggle rate pari a 0.025, come specificato nella consegna, si ottengono i seguenti risultati.

Power report - no clock gating, reset e ingressi modificati			
Internal power [uW] Net switching power [uW] Leakage power [uW] Total power [uW]			
21.5273 10.8718		4.0921	36.4911

Si nota una sensibile riduzione dei consumi dovuti al minor numero di commutazioni medie dei segnali in ingresso.

Per ottenere il numero totale di celle utilizzato dal sintetizzatore, è stata realizzata un'analisi di tipo -cell.

Numero celle	Area [um ²]
74	229.29

Attraverso una particolare descrizione VHDL, è possibile notificare al sintetizzatore la possibilità di implementare, attraverso opportune celle, la tecnica del clock gating, che può essere richiesta nella fase di sintesi attraverso la direttiva **-gate_clock**. Utilizzando sempre un clock di periodo 5 ns, sono stati ottenuti i seguenti risultati, includendo sempre i contributi dovuti ai nodi di ingresso.

Power report - clock gating, statistiche di default			
Internal power [uW] Net switching power [uW] Leakage power [uW] Total power [uW]			
32.9555	10.8986	3.9349	47.7882

Come atteso, il clock gating ha portato ad una riduzione della potenza generale rispetto al caso in cui tale tecnica non è stata implementata. In particolare, è possibile notare una riduzione della potenza dinamica e un leggero aumento della potenza di leakage: si ipotizza che tale incremento sia dovuto ad un aumento del numero di celle.

Successivamente, come effettuato in precedenza, sono state modificate le statistiche relative ai segnali di reset, INCA e INCB.


Power report - clock gating, reset e ingressi modificati			
Internal power [uW] Net switching power [uW] Leakage power [uW] Total power [uW]			
13.3592 5.8499		4.2570	23.4661

L'effetto del clock gating risulta più marcato adottando una statistica più realistica dei segnali presi in considerazione.

Tuttavia, tale implementazione richiede l'impiego di un numero maggiore di celle atte all'inserimento della logica necessaria alla gestione del clock gating.

Numero celle	Area [um ²]
78	238.07

È possibile navigare all'interno dello schematico al fine di individuare le celle relative all'implementazione di tale tecnica.



Si nota la presenza di due strutture aggiuntive che controllano il clock in ingresso ai due registri REG_A e REG_B. In particolare, è possibile visualizzare l'interno di tali strutture, costituite da un latch attivo basso seguito da una porta AND.

Si nota che non è presente alcuna struttura adibita al clock gating sul registro in uscita; infatti, dalla descrizione VHDL, il sintetizzatore non è in grado di riconoscere la possibilità di applicare il clock gating. A tal proposito, il codice è stato modificato al fine di includere questa opzione.

```
architecture behavioral of inccomp is
signal syncha, synchb: std_logic_vector(7 downto 0);
begin
         p1: process(ck, rst)
         variable tmpa, tmpb : std_logic_vector(7 downto 0);
           if rst = '1' then
                  syncha \ll (others \Rightarrow '0');
                  synchb \ll (others \Rightarrow '0');
                 C \ll (others \Rightarrow '0');
           elsif ck'event and ck='1' then
                  tmpa:= syncha;
                  tmpb:= synchb;
                  if INCA = '1' then
                          syncha <= syncha+1;</pre>
                           tmpa:= tmpa+1;
                  end if;
                  if INCB='1' then
                           synchb \le synchb+1;
                           tmpb := tmpb + 1;
                  end if;
                  if (INCA = '1' OR INCB = '1') then
                           if ((tmpa)>(tmpb)) then
                                   C \leq tmpa;
                           else
                                   C \leq tmpb:
                           end if;
                  end if;
           end if;
         end process;
end behavioral;
```

In particolare, è stato notato che all'interno del process per la descrizione dell'architettura, l'aggiornamento dei registri REG_A e REG_B avviene successivamente a due condizioni di if relative al valore di INCA e INCB. Si ipotizza che, tramite tale descrizione, il sintetizzatore sia in grado di applicare il clock gating. Di conseguenza, tale sintassi è stata adottata anche per descrivere l'aggiornamento del registro in uscita, il quale deve essere aggiornato solo quando almeno un segnale di incremento viene asserito.

Nelle seguenti tabelle sono riportati i risultati relativi ai consumi.

Power report - statistiche di default		
No clock gating Clock gating		
Internal power [uW]	39.1897	33.1194
Net switching power [uW]	14.8742	10.8040
Leakage power [uW]	4.6358	4.0346
Total power [uW]	58.6997	47.9580

Power report - reset modificato		
No clock gating Clock gating		
Internal power [uW]	28.3881	27.8883
Net switching power [uW]	16.4611	11.9228
Leakage power [uW]	4.6611	4.4199
Total power [uW]	49.5103	44.2311

Power report - reset e ingressi modificati		
No clock gating Clock gating		
Internal power [uW]	21.3760	10.0773
Net switching power [uW] 11.4117 4.1839		
Leakage power [uW]	4.5424	4.3468
Total power [uW]	37.3300	18.6080

Si nota che il clock gating porta ad una riduzione generale della potenza, che risulta più marcata se si considerano statistiche realistiche degli input e del seganle di reset, come già verificato in precedenza. Tuttavia, applicando tale tecnica, la potenza di leakage presenta una riduzione: si ipotizza che tale comportamento inatteso sia correlato ad una riduzione delle celle utilizzate. Per verificare ciò è stato effettuato un report di tipo -cell.

Cell report - reset e ingressi modificati		
No clock gating Clock gating		
Numero celle	96	81
Area [um ²] 244.72 243.66		243.66

L'ipotesi di riduzione del numero di celle è confermata, tuttavia tale risultato è in controtendenza con quanto atteso successivamente all'implementazione di clock gating: ci si aspetta un incremento dell'area totale dovuto all'inserimento della logica atta all'implementazione di tale tecnica.

Si ipotizza che, a causa della modifica apportata al file VHDL, il sintetizzatore, nel caso in cui non sia specificato di applicare il clock gating, interpreti la descrizione inserendo della logica aggiuntiva per verificare la condizione di if. Al contrario, applicando la direttiva -gate_clock, la descrizione viene interpretata correttamente dal sintetizzatore.

Il numero di celle risulta comunque maggiore rispetto al caso in cui il clock gating viene applicato solamente ai registri REG_A e REG_B.

3.2.3 Simulazione di consumi tramite back-annotation

Al fine di ottenere una stima più accurata del consumo di potenza del circuito preso in considerazione, è necessario avere una valutazione più realistica dell'attività dei singoli nodi del circuito sintetizzato. A tale scopo è possibile effettuare una simulazione back-annotated, generando post-sintesi un file SDF contenente la descrizione della netlist del circuito.

L'ambiente di simulazione ModelSim è in grado, partendo dal file di cui sopra, di svolgere diverse simulazioni atte a caratterizzare l'attività dei nodi in questione. Tali risultati vengono riportati in un apposito file VCD che, successivamente ad una conversione in un file SAIF, può essere letto dal CAD di sintesi.

Attraverso le informazioni ottenute, si è in grado di simulare più realisticamente il comportamento del circuito in termini di potenza. Sono riportati di seguito i risultati.

Internal power [uW]	Net switching power [uW]	Leakage power [uW]	Total power [uW]
39.6187	18.3103	4.6799	62.6089

Segnale	Static probability	Toggle rate
clock	0.5	0.4
reset	0.004	0.0005
INCA	0.019	0.001
INCB	0.986	0.0005

È possibile notare che i valori di static probability e toggle rate sono differenti rispetto a quanto impostato precedentemente su Synopsys. In particolare, l'ingresso INCB ha una probabilità prossima a 1 e una switching acitivity molto bassa.

Si ipotizza che i consumi elevati siano dovuti al quasi continuo incremento del valore contenuto nel registro REG_B. Tale fatto mette in luce l'importanza di un testbench in grado di rappresentare correttamente la statistica degli input del circuito.


3.3 Pipelining e parallelizzazione

Al fine di ridurre il consumo di potenza dinamica di un generico circuito che presenta un datapath delimitato da barriere di registri, è possibile applicare una serie di soluzioni architetturali.

In particolare, è preso in considerazione il medesimo circuito usato nei punti precedenti, il quale è stato caratterizzato dal punto di vista di ritardo, potenza e area. Le condizioni di funzionamento standard consistono in $V_{\rm dd}=1V$ e $f_{\rm clk}=5{\rm MHz}.$

- percorso critico = reg + inc + comp + mux = 140 ns
- frequenza massima = 7.14MHz
- potenza @ 5MHz = 3 reg + 2 inc + comp + mux = 10.73 uW
- area = $3 \text{ reg} + 2 \text{ inc} + \text{comp} + \text{mux} = 1747 \text{ um}^2$

È possibile apportare dei miglioramenti in termini di consumo di potenza adottando svariate tecniche a livello architetturale: una di queste consiste nella parallelizzazione del datapath come mostrato nella seguente figura.



In particolare, duplicando il datapath e inserendo un opportuno multiplexer, è possibile far lavorare i componenti a metà della frequenza originale, mantenendo comunque lo stesso throughput in uscita del circuito di partenza. Data l'espressione per valutare il consumo di potenza dinamica:

$$P = C_{eff} V_{dd}^2 f_{clk}$$

è possibile notare come, in questo caso, il dimezzamento della frequenza di funzionamento sia compensato dal raddoppio della capacità totale.

Tuttavia, i componenti hanno il doppio del tempo a disposizione per completare le loro operazioni, pertanto è possibile ridurre la tensione di alimentazione al fine di aumentare il ritardo di propagazione in questi ultimi, rispettando comunque il limite imposto dal percorso critico.


Dal momento che la tensione di alimentazione contribuisce in modo quadratico al consumo di potenza, quest'ultima risulterà ridotta di un fattore u^2 , dove u rappresenta il fattore di riduzione di $V_{\rm dd}$.

$$P(u) = P_{nom} u^2$$

I ritardi di propagazione non si riducono linearmente con la tensione di alimentazione ma seguono un andamento che può essere descritto dalla seguente formula:

$$T(u) = T_{\text{nom}} \frac{0.75u}{u - 0.25}$$

Il seguente grafico mostra, in unità relative, l'andamento di potenza e ritardo in funzione del fattore di scalamento.



La modifica apportata all'architettura consente, come mostrato in precedenza, di lavorare ad una frequenza pari alla metà della frequenza nominale, di conseguenza si stima che i ritardi non possano essere incrementati al di sopra di un fattore 2.

Considerando ciò e osservando il grafico è stato scelto u=0.5, corrispondente ad un buon trade-off tra riduzione dei consumi e aumento dei ritardi. Successivamente è stata caratterizzata nuovamente la tabella che descrive i parametri dei componenti.

Cella	Ritardo [ns]	Potenza @2.5MHz [uW]	Area [um ²]
registro	3	0.075	319
incrementatore	60	0.319	256
comparatore	126	0.27	161
mux	21	0.209	117

Come atteso, si nota che un aumento dei ritardi dei singoli componenti corrisponde ad una riduzione dei loro consumi.

- percorso critico = reg + inc + comp + mux = 210 ns
- frequenza massima = 4.76 MHz


- potenza @ $2.5 \text{ MHz} = 2 \cdot (3 \text{ reg} + 2 \text{ inc} + \text{comp} + \text{mux}) + \text{mux}(\text{overhead}) = 2.89 \text{ uW}$
- area = $2 \cdot (3 \text{ reg} + 2 \text{ inc} + \text{comp} + \text{mux}) + \text{mux} = 3611 \text{ um}^2$

Si può notare che la potenza è stata ridotta di un fattore 3.71 a fronte di un raddoppio dell'area. In particolare, è possibile osservare l'effetto dell'overhead del mux in uscita nella valutazione del percorso critico, che risulta maggiore.

Un'altra tecnica a livello architetturale applicabile in questo contesto è la pipeline. L'inserimento di registri all'interno del percorso combinatorio permette di ridurre il percorso critico, mantenendo comunque un throughput elevato.

Riducendo il percorso critico si potrebbe lavorare ad una frequenza maggiore rispetto alla frequenza nominale, tuttavia si decide di mantenere lo stesso throughput del circuito originale, avendo quindi la possibilità di incrementare i ritardi attraverso una riduzione di $V_{\rm dd}$.

In questo caso si è deciso di isolare, attraverso due barriere di registri, il comparatore, essendo il componente che presenta il maggior ritardo di propagazione. Di conseguenza è stato ottenuto il seguente datapath.



Si fa presente che per garantire la coerenza è necessario inserire elementi di memoria in modo da assicurare il corretto timing di dati e controlli. È dunque possibile stimare il nuovo percorso critico del circuito, considerando la tensione di alimentazione nominale:

percorso critico:
$$1 \text{ reg} + 1 \text{ comp} = 86 \text{ ns}$$

tale valore consente di lavorare ad una massima frequenza pari a 11.63 MHz. Date le considerazioni precedenti, nel contesto attuale è sufficiente lavorare ad una frequenza di 5 MHz, pari a quella nominale.

Il massimo fattore di scalamento dei ritardi di propagazione è pari a:

$$\frac{11.63}{5} = 2.33$$

A tale fattore di scalamento corrisponde una $u_{max}=0.37$, ricavata invertendo la formula precedentemente riportata. In questo caso, è stata ricercata la massima riduzione possibile della tensione di alimentazione.

Cella	Ritardo [ns]	Potenza @5MHz [uW]	Area [um ²]
registro	4.6	0.082	319
incrementatore	92.5	0.349	256
comparatore	194.25	0.296	161
mux	32.4	0.228	117

- percorso critico = reg + comp = 198.85 ns
- frequenza massima = 5.03 MHz
- potenza @ 5 MHz = 3 reg + 2 inc + comp + mux + 5 reg (pipe) = 1.86 uW
- area = $3 \text{ reg} + 2 \text{ inc} + \text{comp} + \text{mux} + 5 \text{ reg (pipe)} = 3342 \text{ um}^2$

Come atteso, si nota una significativa riduzione del consumo di potenza, pari ad un fattore 5.77. Inoltre, il circuito risulta più compatto rispetto al caso della parallelizzazione.


In generale, la tecnica della pipeline permette di raggiungere risultati migliori in termini di trade-off tra potenza e area. Tuttavia tale soluzione modifica radicalmente il timing del sistema, il quale rimane invariato nel caso di utilizzo della tecnica di parallelizzazione.

Di conseguenza, la tecnica migliore dipende fortemente dal contesto di progetto: nel caso di un sistema da progettare si privilegia la pipeline; al contrario, nel caso sia necessaria un'ottimizzazione di un sistema già progettato è prediletta la tecnica della parallelizzazione in quanto meno invasiva.

Per confronto si è cercato il minimo consumo di potenza applicando solamente la tecnica della parallelizzazione, con parallelismo 2. In seguito alla riduzione di $V_{\rm dd}$, il minimo consumo di potenza dinamica ottenibile è pari a 1.85 uW, scegliendo u = 0.4, consumo comparabile a quello ottenuto con la tecnica di pipeline.

Per raggiungere un'ulteriore riduzione dei consumi, è necessario introdurre un terzo livello di parallelizzazione: in questo caso è possibile selezionare u=0.37, ottenendo quindi un consumo di potenza pari a $1.58~\mathrm{uW}$.

Partendo dalla soluzione parallelizzata, sono stati ricercati possibili miglioramenti unendo le due tecniche. Il grafico seguente mostra il prodotto potenza ritardo in funzione del fattore u, considerando la presenza di pipeline e di un parallelismo pari a 2.



Si evince che sarebbe possibile utilizzare un fattore di scalamento della tensione di alimentazione inferiore a 0.37, tuttavia riducendolo vi è un'inversione di tendenza della curva mostrata. Ciò significa che per valori di u al di sotto del punto di minimo, il guadagno in termini di potenza risparmiata è poco significativo rispetto ai ritardi introdotti.

Nonostante l'uso contemporaneo delle due tecniche, l'uso di 3 livelli di sola parallelizzazione risulta la scelta migliore dal punto di vista della sola riduzione dei consumi dinamici.


Si fa presente che l'analisi effettuata è relativa alla sola potenza dinamica, infatti una riduzione significativa di $V_{\rm dd}$ comporta l'utilizzo di transistor caratterizzati da una tensione di soglia minore, aumentando il contributo di corrente di leakage.

Inoltre, la parallelizzazione comporta un overhead elevato in termini di elementi utilizzati, che ha come diretta conseguenza un incremento della potenza di leakage complessiva. Ne consegue che la valutazione della scelta dell'architettura che ottimizza la potenza complessiva debba essere fatta in funzione di contributi sia statici sia dinamici.


3.3.1 Il problema della coerenza

Applicando la tecnica della parallelizzazione all struttura di base, è possibile notare che la coerenza dei dati in uscita non è assicurata.

Considerando le forme d'onda in ingresso come mostrato nella figura seguente, è possibile stimare l'andamento atteso dell'uscita C nel caso del circuito originale.



Al contrario nel caso di implementazione con 2 livelli di parallelizzazione si ha il comportamento seguente.



Si nota che il comportamento è inatteso in quanto non vi è coerenza tra i registri delle due sottostrutture. Per assicurare un corretto funzionamento del circuito, è necessario che i dati con cui lavorano le due entità siano condivisi, in modo da garantire la coerenza.

Una possibile soluzione potrebbe essere l'impiego di due soli registri REG_A e REG_B condivisi da entrambe le strutture in parallelo e scritti ad una frequenza doppia.

Bus encoding

4.1 Introduzione alle tecniche utilizzate

Lo scopo di questa esercitazione è testare diverse codifiche utilizzate per ridurre le commutazioni sui bus. È fondamentale, in un contesto low power, prestare attenzione ai consumi relativi alle interconnessioni, in quanto ad esse è associata una capacità significativa.

In particolare, sono state testate le seguenti tecniche:

• Bus normale

Interconnessione priva di qualunque tipo di codifica e, per tale motivo, non ridondante.

Bus invert

Il valore logico sull'interconnesione è invertito se la distanza di Hamming rispetto al valore precedente è maggiore di $\frac{N}{2}$, dove N è il parallelismo dell'informazione. Si tratta di una codifica ridondante, infatti è necessario notificare al ricevitore l'eventuale inversione dell'informazione inviata. Tale codifica è idonea alla trasmissione dei dati, in quanto la statistica di questi è casuale rispetto a quella di indirizzi e controlli.

• Transition based

L'informazione è codificata non attraverso un livello logico ma con una transizione della linea, che avviene quando il dato assume un valore pari a 1. Si nota che tale codifica non è ridondante dal momento che non sono necessari ulteriori segnali.


I circuiti di codifica e decodifica fanno uso di porte XOR e flip flop per memorizzare il valore precedente, che viene comparato con quello attuale. Si nota che, in trasmissione, un valore di A pari a 1 porta alla commutazione del bus rispetto al valore assunto precedentemente. In ricezione, invece, quando è identificata una transizione sul bus, confrontando il valore attuale con quello precedente, l'uscita C assume un valore logico alto.



• Gray code

La codifica ha come principale scopo il mantenimento della distanza di Hamming pari a 1 tra due informazioni consecutive. Tale codifica risulta appropriata per la trasmissione degli indirizzi. Si nota inoltre che questa codifica non prevede l'invio di ulteriori segnali di controllo, è pertanto non ridondante.

In particolare, il seguente schema mostra i circuiti di codifica e decodifica.



È possibile notare come un ingresso sia codificato correttamente solo andando in sequenza.

• T0 encoding

Tale codifica ha il principale scopo di eliminare le commutazioni sul bus, nel caso in cui l'informazione sia sequenziale: per tale motivo è particolarmente adatta alla trasmissione indirizzi. Quando è identificata una sequenza dal trasmettitore, quest'ultimo mantiene l'indirizzo di partenza fisso sul bus e abilita un apposito segnale aggiuntivo atto a segnalare al ricevitore la sequenzialità dell'informazione.

Per tale motivo è necessario implementare un incrementatore al ricevitore per generare l'indirizzo corretto.

In caso di salto, quest'ultimo viene segnalato cambiando l'indirizzo inviato sul bus e negando il segnale seq. Si nota quindi che tale tecnica è ridondante.

Basandosi sul principio di funzionamento sopra descritto, è stata realizzata la descrizione VHDL, riportata nell'appendice.

4.2 Simulatione

Attraverso la piattaforma ModelSim è possibile, tramite un testbench, ottenere una stima dell'attività relativa alle diverse tecniche di codifica implementate.

Dal momento che alcune codifiche sono più appropriate al trattamento di dati o indirizzi, vi è la possibilità di generare sequenze di informazioni con opportune distribuzioni statistiche.

All'interno del file **tb_encdec.v** è possibile, attraverso due direttive, scegliere la statistica dei segnali da simulare, opportunamente generata tramite due process. In particolare, si nota come il process relativo ai dati prelevi questi ultimi dal file **rdin.txt** dove è presente una sequenza pseudo-random di valori rappresentati su 8 bit.

Al contrario, il process atto alla generazione degli indirizzi, procede in sequenza fino al raggiungimento dell'indirizzo 63, successivamente al quale simula un salto prelevando l'indirizzo successivo dal file di cui sopra.

Tutte le tecniche di codifica sono state simulate sia con dati che con indirizzi, riportando le attività dell'ingresso A e delle linee di bus B. Come primo risultato, è interessante notare la diversa attività delle due statistiche dell'informazione in ingresso.

	Ado	dress	Da	ata
Nodo	Тс	$E_{\rm sw}$	Тс	E_{sw}
A(7)	97	0.0097	4974	0.4974
A(6)	118	0.0118	5022	0.5022
A(5)	312	0.0312	4987	0.4987
A(4)	625	0.0625	4972	0.4972
A(3)	1250	0.1250	4960	0.4960
A(2)	2500	0.2500	4965	0.4965
A(1)	5000	0.5000	5024	0.5024
A(0)	10000	1	5060	0.5060
Totale	19902	1.9902	39964	3.9964

Come atteso, la statistica relativa ai dati presenta attività maggiori e confrontabili tra loro. Per quanto riguarda gli indirizzi, invece, si nota un'attività che mostra la sequenzialità.

4.2.1 Bus normal

	Address		Data	
Nodo	Тс	$\rm E_{sw}$	Тс	E_{sw}
BUSNORM(7)	97	0.0097	4974	0.4974
BUSNORM(6)	118	0.0118	5021	0.5021
BUSNORM(5)	312	0.0312	4987	0.4987
BUSNORM(4)	624	0.0624	4972	0.4972
BUSNORM(3)	1249	0.1249	4959	0.4959
BUSNORM(2)	2499	0.2499	4965	0.4965
BUSNORM(1)	4999	0.4999	5023	0.5023
BUSNORM(0)	9999	0.9999	5060	0.5060
Totale	19897	1.9897	39961	3.9961

Come atteso, in assenza di codifica, l'attività del bus rispecchia quella dell'ingresso.

4.2.2 Bus invert

	Ado	dress	Da	ata
Nodo	Тс	$E_{\rm sw}$	Тс	E_{sw}
inv	624	0.0624	3650	0.3650
BUSINV(7)	527	0.0527	3576	0.3576
BUSINV(6)	506	0.0506	3611	0.3611
BUSINV(5)	312	0.0312	3617	0.3617
BUSINV(4)	0	0	3640	0.3640
BUSINV(3)	625	0.0625	3613	0.3613
BUSINV(2)	1875	0.1875	3601	0.3601
BUSINV(1)	4375	0.4375	3639	0.3639
BUSINV(0)	9375	0.9375	3722	0.3722
Totale	18219	1.8219	32669	3.2669

Come atteso, osservando i valori totali, è possibile notare come sia presente una significativa riduzione delle commutazioni per quanto riguarda i dati rispetto al bus normal. Al contrario, le attività degli indirizzi risultano confrontabili.

La riduzione delle commutazioni è tanto più marcata quante più transizioni con una distanza di Hamming maggiore di 4 sono presenti nei dati; attraverso uno script Matlab è stata stimata la percentuale di tali transizioni sul totale, che risulta pari a circa il 36%.

4.2.3 Transition based

	Ado	dress	Da	ata
Nodo	Тс	E_{sw}	Тс	E_{sw}
TRAN(7)	4816	0.4816	5003	0.5003
TRAN(6)	3776	0.3776	4946	0.4946
TRAN(5)	4992	0.4992	4938	0.4938
TRAN(4)	4992	0.4992	4997	0.4997
TRAN(3)	5000	0.5000	5125	0.5125
TRAN(2)	5000	0.5000	4989	0.4989
TRAN(1)	5000	0.5000	5000	0.5000
TRAN(0)	5000	0.5000	4994	0.4994
Totale	38576	3.8576	39992	3.9992

Si nota come tale codifica non sia indicata per gli indirizzi in quanto la sequenza stessa ha come prerogativa il mantenimento di valori logici alti sulle linee di bus.

Per quanto riguarda i dati, è atteso un miglioramento nel caso in cui la probabilità di avere valori logici alti sia sufficientemente ridotta. Tuttavia, analizzando il file **rndin.txt** è possibile osservare la presenza di numerosi 1 all'interno dei dati.

4.2.4 Gray coding

	Ado	dress	Da	ata
Nodo	Тс	E_{sw}	Тс	E_{sw}
GRAY(7)	97	0.0097	4974	0.4974
GRAY(6)	55	0.0055	5087	0.5087
GRAY(5)	194	0.0194	4952	0.4952
GRAY(4)	312	0.0312	4981	0.4981
GRAY(3)	625	0.0625	4937	0.4937
GRAY(2)	1250	0.1250	5056	0.5056
GRAY(1)	2500	0.2500	4962	0.4962
GRAY(0)	5000	0.5000	5075	0.5075
Totale	10033	1.0033	40024	4.0024

Come atteso, tale codifica non ha benefici nel trattare la trasmissione di dati, ma presenta notevoli miglioramenti per quanto riguarda gli indirizzi. L'attività totale degli indirizzi risulta infatti dimezzata rispetto al caso bus normal.

4.2.5 T0

	Ac	ldress	D	ata
Nodo	Tc	E_{sw}	Тс	E_{sw}
seq	119	0.0119	72	0.0072
T0(7)	29	0.0029	4974	0.4974
T0(6)	24	0.0024	5021	0.5021
T0(5)	0	0	4987	0.4987
T0(4)	0	0	4972	0.4972
T0(3)	0	0	4957	0.4957
T0(2)	0	0	4963	0.4963
T0(1)	0	0	5001	0.5001
T0(0)	0	0	5028	0.5028
Totale	172	0.0172	39975	3.9975

Si nota un netto miglioramento per la trasmissione degli indirizzi, in particolare l'attività molto bassa mette in luce che gli indirizzi generati mostrano un'elevata sequenzialità.

I dati presentano invece un'elevata attività, rimanendo in linea con i risultati attesi.

4.3 Sintesi

Lo scopo di questa sezione è l'analisi del consumo di potenza relativo alle varie tecniche implementate. Tale stima è stata effettuata attraverso il procedimento di back-annotation descritto nel laboratorio precedente, in modo da ottenere stime verosimili sia per dati che per indirizzi.

L'intero processo è basato su un insieme di script forniti che descrivono la sequenza delle operazioni da svolgere, coinvolgendo i tool ModelSim e Synopsys. L'analisi è inoltre effettuata considerando diversi carichi capacitivi per le linee di interconnessione.

Inizialmente sono stati valutati, per ogni codifica, i contributi di potenza relativi alle sole linee di bus B, riportati nella seguente tabella.

Power [uW]		Address				Γ)ata	
	1fF	10fF	50fF	100fF	1fF	10fF	50fF	100fF
BUSNORM	0.22	1.42	6.24	12.26	0.44	2.86	12.53	24.62
BUSINV	0.03	1.14	5.55	11.06	0.06	2.08	9.99	19.87
TRAN-BASED	1.05	3.38	12.72	24.49	1.09	3.51	13.20	25.30
GRAY	0.11	0.72	3.15	6.18	0.44	2.86	12.55	24.66
Т0	0.0009	0.0033	0.0161	0.0322	0.73	2.49	12.15	24.22

Osservando tali risultati si nota come vi sia un miglioramento teorico dei consumi utilizzando tutte le codifiche fatta eccezione della TRAN-BASED. La causa di tale eccezione è da ricercare nella distribuzione dei dati generati: questi presentano infatti un numero di 1 elevato.

Si nota come l'applicazione della codifica BUSINV riduca la potenza dissipata sia per dati che per indirizzi: in quest'ultimo caso i benefici sono particolarmente marcati nel caso di salti frequenti con distanza di Hamming maggiore di N/2.

La codifica GRAY introduce notevoli miglioramenti nella trasmissione degli indirizzi, si nota infatti che il consumo di potenza è dimezzato rispetto al caso BUSNORM. Per quanto riguarda i dati non si notano riduzioni nel consumo di potenza.

È possibile osservare come la riduzione di potenza dovuta alla codifica T0 sia particolarmente significativa per gli indirizzi. Questo risultato mette in luce la sequenzialità degli indirizzi di test nella simulazione.

Nella seguente tabella sono invece riportati i risultati relativi al consumo di potenza totale, comprendenti il contributo degli ingressi e della logica atta alle operazioni di codifica e decodifica.

Power [uW]		Address				Da	ata	
	1fF	10fF	50fF	100fF	1fF	10fF	50fF	100fF
BUSNORM	14.76	15.99	20.82	28.16	19.34	21.81	31.51	45.97
BUSINV	33.58	35.19	39.61	46.33	44.32	46.18	54.10	65.90
TRAN-BASED	35.57	38.04	47.54	61.52	34.80	37.33	47.14	61.62
GRAY	14.85	15.47	17.91	21.75	27.48	29.95	39.67	54.15
Т0	33.53	30.80	30.87	30.55	40.73	44.33	53.87	68.30

È possibile, per ogni implementazione, notare un incremento della potenza dissipata in seguito ad un aumento della capacità di carico del bus.

I report ottenuti mostrano come le diverse codifiche dissipino una potenza di leakage differente. In particolare, quest'ultima è legata alla complessità della logica necessaria all'implementazione della tecnica di encoding. Di conseguenza, è stato notato che la codifica T0 presenta il consumo di potenza statica maggiore a causa della presenza di un elevato numero di gate rispetto alle altre codifiche.

Osservando i dati relativi alla tecnica BUSINV, si nota come non vi è alcun miglioramento netto né per dati né per indirizzi. Utilizzando tale codifica è atteso un miglioramento per i consumi relativi alla trasmissione dei dati, ciò non avviene poiché la distribuzione di questi non presenta un numero elevato di transizioni con distanza di Hamming maggiore di $\frac{N}{2}$. Di conseguenza, l'aggiunta della logica di codifica e decodifica non ha un contributo trascurabile.

Anche per la codifica TRANSITION-BASED non è rilevato alcun miglioramento. Il motivo principale è sempre da ricercare nella distribuzione dei dati. Questi infatti presentano un numero di 1 significativo, generando una quantità elevata di transizioni.

Per quanto la codifica GRAY, è possibile notare un miglioramento riguardante la trasmissione di indirizzi. Tale miglioramento risulta sempre più marcato al crescere della capacità di carico del bus: più questa è elevata, più il consumo relativo alla logica di codifica e decodifica diventa trascurabile.

Relativamente alla codifica T0 è possibile notare come, simulando gli indirizzi, il consumo rimanga circa costante. Tale comportamento è dovuto al basso numero di commutazioni che la codifica permette di effettuare sui bus, portando quindi in secondo piano il peso delle capacità di carico. Nonostante ciò, l'overhead dovuto alla logica aggiunta, ha un contributo non trascurabile nei contesti analizzati. È implicito che tale codifica non sia particolarmente adatta alla trasmissione dei dati.

In generale, nella scelta di una codifica ottimale è importante tenere in considerazione la capacità di carico del bus e confrontarla con la logica necessaria all'implementazione del bus encoding. Infatti, una tecnica in grado di portare un'elevata riduzione delle commutazioni sul bus potrebbe richiedere un consumo di implementazione significativo tale da compensare il risparmio apportato.

4.4 Approfondimenti

Al fine di approfondire il funzionamento per le codifiche BUSINV e TRAN-BASED, è stato modificato il file contenente la sequenza di dati utilizzati nella simulazione, in particolare è stata variata la statistica di questi.

4.4.1 Bus invert

Attraverso il seguente script Matlab, è stata generata una sequenza di dati in modo tale che tra un dato ed il successivo fosse presente una distanza di Hamming pari ad almeno 7 bit. Tale approfondimento è stato svolto solo per la statistica relativa ai dati essendo il BUSINV adatto alla trasmissione di questi.

```
% Matrice per il nuovo set di valori
new_set = zeros(10001, 8);
% Prima word/indirizzo
new_set(1,:) = [0 \ 1 \ 0 \ 0 \ 1 \ 0 \ 0 \ 1];
for i = 2:10001
    flag = 0;
    % Genera una word a caso fino a che non trova una distanza
    % di hamming maggiore di 0.8 rispetto a quella precedente
    while (flag == 0)
        rand = randi([0 \ 1], 1, 8);
         if (pdist2(new_set(i-1, :), rand, 'hamming') > 0.8)
             new_set(i, :) = rand;
             flag = 1;
        end
    end
end
```

Power [uW]	Data [C = 100 fF]
BUSNORM	73.64
BUSINV	66.54

In questo caso è possibile osservare un miglioramento del consumo in potenza quando è associato un carico di almeno 100 fF sul bus.

4.4.2 Transition based

Il seguente script Matlab genera una sequenza di dati in modo tale che la quantità di 1 presenti in ogni dato sia al massimo di un'unità.

Power [uW]	Data [C = 100 fF]
BUSNORM	28.10
TRANBASED	26.79


Anche in questo caso è possibile osservare un miglioramento, anche se poco marcato, del consumo in potenza quando è associato un carico di almeno 100 fF sul bus.

Leakage

5.1 Caratterizzazione di una NAND high speed

L'obiettivo di questa prima sezione consiste nella caratterizzazione delle metriche di ritardo temporale di una porta NAND in logica CMOS, la cui descrizione è contenuta all'interno del file CMOS013.spi. I transistor che definiscono la netlist del gate sono prelevati da una libreria contenente modelli di MOS high speed e low leakage. Tali modelli sono particolarmente complessi, dal momento che prendono in considerazione la dipendenza da numerosi parametri in grado di influenzare il comportamento del dispositivo.

In particolare, la netlist descrive il seguente circuito.



Le direttive di simulazione sono presenti all'interno del file **nandHS.sp**, nel quale è inoltre istanziato il circuito interessato. Sono definiti alimentazione, massa, carico e ingressi del circuito; di questi ultimi uno è costante, l'altro è definito da una serie di transizioni. Sono presenti una serie di direttive atte alla misura di vari parametri temporali:

- rise time dell'uscita (10% 90%)
- fall time dell'uscita (90% 10%)
- delay HL
- delay LH


In particolare, il calcolo del parametro delay LH è stato aggiunto attraverso la seguente direttiva:

```
.measure tran nanddelay
LH TRIG V(inB) VAL='alim*0.5' FALL=1 + TARG V(out) VAL='alim*0.5' RISE=1
```

Successivamente è stata lanciata la simulazione relativa all'analisi del transitorio, grazie alla quale è stata ottenuta una stima della potenza totale dissipata.

Total power dissipation: 6.79 nW

In seguito è stata effettuata un'analisi più approfondita osservando le forme d'onda attraverso ezwave.



In particolare, è possibile notare come l'ingresso A assuma un valore costante mentre B presenti variazioni, che comportano conseguenti commutazioni dell'uscita della porta. Tale comportamento è concorde con quanto atteso.

Attraverso l'uso di opportuni marker, è stato possibile stimare i parametri di cui sopra. Tali risultati sono confrontati con quelli misurati dal simulatore. I risultati ottenuti sono riportati nella seguente tabella.

Parametro	Valore stimato [ps]	Valore simulato [ps]
rise time	89	89.3
fall time	75	74.3
delay HL	49	48.99
delay LH	57	56.5

Si nota che i valori in tabella risultano comparabili.

In seguito sono state stimate le tensioni di soglia dei transistor NMOS e PMOS facenti parte dello schematico, attraverso una simulazione dc.

I risultati ottenuti sono riportanti nella seguente tabella.

Parametro	Tensione di soglia [V]
$V_{\rm tn0}$	0.314
$V_{\mathrm{tn}1}$	0.272
V_{tp0}	-0.247
V_{tp1}	-0.247


Come possibile notare dallo schematico rappresentato precedentemente, i due NMOS sono disposti in serie. Ciò ha come conseguenza il fatto che le loro tensioni di soglia assumano valori differenti, al contrario i due PMOS, disposti in parallelo, presentano la medesima soglia.

All'interno delle equazioni che modellizzano un transistor è infatti tenuto conto della variazione della tensione di soglia rispetto alla differenza di potenziale tra source e bulk (effetto body) e tra source e drain (DIBL). In particolare, tali tensioni sono differenti per transistor disposti in serie a causa della ripartizione di tensione tra questi.

5.1.1 Caratterizzazione della porta NAND con carico variabile


L'obiettivo di questa sezione consiste nella caratterizzazione delle forme d'onda di tensioni e correnti di uscita della porta NAND high speed, nel caso di carico variabile. Si nota che alla descrizione del circuito sono aggiunti dei generatori denominati dummy, che fungono da terminali per la misurazione della corrente attraverso $V_{\rm dd}$, GND e uscita.

Inizialmente sono state visualizzate le forme d'onda di tensioni e correnti, rappresentate nelle seguenti immagini.



È possibile notare come, a fronte della medesima variazione in ingresso, l'uscita presenti ritardi di propagazione differenti in funzione del carico.

Di seguito è riportato il grafico relativo all'andamento delle correnti e una tabella contenente le stime ottenute per i parametri sotto analisi.



Parametro	$0.005~\mathrm{fF}$	$0.05~\mathrm{fF}$	0.5 fF	5 fF	50fF
rise time [ps]	67	68	71	103	364
fall time [ps]	69	69	72	99	297
delay HL [ps]	20.5	21	24	49	180
delay LH [ps]	37.9	38	42	67	209
max current GND f [uA]	77	77	82	117	241
max current GND r [uA]	46	46	44	35	13
max current V _{dd} f [uA]	-48	-48	-46	-34	-11
max current V _{dd} r [uA]	-70	-70	-74	-103	-209
max current OUT f [uA]	-13	-1.3	-12	-75	-230
max current OUT r [uA]	12	1.1	11	67	200

Si nota come all'aumentare della capacità di carico si abbia un incremento non lineare dei ritardi temporali. Come conseguenza si ha infatti un progressivo incremento delle costanti di tempo per le varie transizioni.

Successivamente ad un fronte di salita sull'uscita, è possibile che non solo sia presente un contributo di corrente che scorre dall'alimentazione verso il carico, ma anche un contributo verso massa. Tale comportamento è inatteso per un transistore ideale. In realtà, in seguito ad una commutazione, vi è un breve intervallo di tempo durante il quale entrambi i dispositivi sono in conduzione, generando un contributo di corrente di corto circuito tra alimentazione e massa. Si fa presente che tali contributi apportano un incremento della potenza dinamica dissipata. Una situazione duale si presenta in corrispondenza di un fronte di discesa presente sull'uscita.

È possibile osservare come i picchi di corrente di corto circuito si riducano con la presenza di capacità di carico maggiori in uscita. Infatti, durante l'intervallo temporale in cui entrambi i MOS sono in conduzione, una capacità di uscita maggiore convoglia un contributo di corrente altrettanto maggiore verso il carico stesso.

Analizzando il consumo totale di potenza al variare del carico, è stato possibile notare come quest'ultimo assumesse sempre un valore costante pari a 6.79 nW. Si ipotizzi che tale risultato sia dovuto ad una compensazione tra i vari contributi di potenza.

Attraverso una analisi DC sono stati stimati i valori di tensione di soglia e, indipendentemente dalla capacità di carico, sono stati ottenuti i seguenti valori.


Parametro	Tensione di soglia [V]
$V_{\rm tn0}$	0.314
$ m V_{tn1}$	0.272
V_{tp0}	-0.247
V_{tp1}	-0.247

Si nota come il carico capacitivo della porta non abbia alcun effetto sulla tensione di soglia dei transistori.


5.2 Caratterizzazione di porte NAND aventi dimensioni differenti

L'obiettivo di questa sezione consiste nel comparare i parametri associati a porte NAND di dimensioni differenti, in particolare sono state considerate le porte descritte nei file **NANDHSchar-MaxLoad.sp NANDHSX8MaxLoad.sp**.


Dal file **CMOS13.spi** è stato possibile osservare come le larghezze di canale dei transistor costituenti le due porte fossero differenti, in particolare le dimensioni degli NMOS crescono di un fattore 2 mentre per i PMOS tale fattore è circa pari a 2.65. Inoltre, è possibile notare come, nella definizione della porta X8, sia presente un maggior numero di transistor utilizzati. Il circuito è riportato nlla seguente figura.



Successivamente alla simulazione sono state analizzate le forme d'onda delle tensioni in uscita alle due porte rispetto alla transizione in ingresso.



Si nota come il comportamento delle due porte sia comparabile a fronte di un carico non elevato. Al contrario, la differenza dei ritardi di propagazione risulta significativa con carichi maggiori. L'andamento delle correnti è di seguito riportato.



È possibile notare come la porta di dimensioni maggiori sia in grado di pilotare carichi con correnti maggiori, riducendo quindi il ritardo in caso di carichi significativi. Tuttavia, è anche visibile come l'effetto della corrente di corto circuito sia più marcato rispetto alla NAND base.

Nella seguente tabella sono riportati i ritardi di propagazione ottenuti tramite simulazione.

	NAND base		NAND 8X	
Parametro	$0.006~\mathrm{fF}$	60 fF	0.006 fF	60 fF
rise time [ps]	67.8	425	62.3	113.4
fall time [ps]	69	342	63.8	107
delay HL [ps]	20.9	204	17.5	57.4
delay LH [ps]	38.4	237	31.4	72.3

I ritardi riportati in tabella rispecchiano in modo numerico le stime effettuate sul grafico in precedenza.

Nella seguente tabella sono riportati i contributi di correnti massime attraverso i nodi di GND, $V_{\rm dd}$ ed il carico.

	NAND base		NAND 8X	
Parametro	0.006 fF	60 fF	0.006 fF	60 fF
max current GND f [uA]	77.2	245	637	1069
max current GND r [uA]	45.7	10.9	379	265
max current V _{dd} f [uA]	-47.6	-9.47	-553	-259
max current V _{dd} r [uA]	-70.5	-215	-410	-929
max current OUT f [uA]	-1.5	-237	-1.71	-812
max current OUT r [uA]	1.36	206	1.55	727

Come atteso, un carico maggiore comporta correnti più elevate all'interno dei nodi. Si nota come sia sconveniente l'impiego di una NAND 8X con carico ridotto, dal momento che non vi sono significativi miglioramenti nei ritardi a fronte di correnti maggiori all'interno del circuito.

Per avere una visione completa sulle differenze dell'implementazione delle due porte, sono di seguito riportati i consumi di potenza.

	NAND base	NAND 8X
Potenza dissipata [nW]	6.79	49.47

È possibile notare come la porta di dimensioni maggiori sia associata a consumi di potenza più elevati.

Di seguito sono riportati i risultati relativi all'analisi delle tensioni di soglia.

NAND base			
Parametro	Tensione di soglia [V]		
$V_{\rm tn0}$	0.314		
$V_{\rm tn1}$	0.272		
V_{tp0}	-0.247		
V_{tp1}	-0.247		


NAND 8X			
Tensione di soglia [V]			
0.319			
0.278			
-0.242			

È possibile notare come, nel caso della NAND 8X, gli NMOS presentino tensioni di soglia differenti dovute alla disposizione in serie dei transistor.

5.3 Caratterizzazione di porte NAND high speed e low leakage

Nelle sezioni precedenti è stato utilizzato un modello di NAND ottimizzato per ridurre i ritardi di propagazione. È interessante comparare tale tipo di gate con una porta analoga ottimizzata per ridurre il consumo dovuto al leakage.

È stata effettuata un'analisi dei risultati di simulazione analoga a quella svolta nella sezione precedente, considerando anche in questo caso porte aventi dimensioni differenti.



Osservando le forme d'onda, si nota come l'andamento sia analogo al caso high speed. Le differenze rispetto al caso precedente sono da ricercare nell'ampiezza dei picchi relativi alla corrente di corto circuito e nei differenti ritardi introdotti.

Nella seguente tabella è riportata l'analisi delle principali metriche temporali.

	NAND base		NAND 8X	
Parametro	$0.006~\mathrm{fF}$	60 fF	0.006 fF	60 fF
rise time [ps]	72	592	63	138
fall time [ps]	63	406	57	112
delay HL [ps]	32	258	27	78
delay LH [ps]	53	331	45	103

In generale, vi è un incremento dei ritardi nel caso low leakage rispetto a quello high speed. Rimane circa invariato il rapporto di aumento di ritardo dovuto all'incremento di capacità di carico.

Si passa ora all'analisi relativa alle correnti.

	NAND base		NAND 8X	
Parametro	$0.006~\mathrm{fF}$	60 fF	0.006 fF	60 fF
max current GND f [uA]	52	194	404	867
max current GND r [uA]	17	3.63	133	68.3
max current V _{dd} f [uA]	-20	-2.48	-166	-70
max current V _{dd} r [uA]	-42	-152	-303	-684
max current OUT f [uA]	-1.3	-187	-1.52	-688
max current OUT r [uA]	1.1	145	1.2	543

Come atteso, i picchi di corrente nel caso della porta low leakage assumono valori inferiori rispetto al caso high speed.

Di seguito sono riportati i valori di potenza totale dissipata stimata dal simulatore.

	NAND base	NAND 8X
Potenza dissipata [nW]	0.45	2.97

Confrontando l'implementazione high speed con quella low power, è possibile notare come il fattore di riduzione della potenza sia circa 15, a fronte di un incremento dei ritardi di un fattore di 1.5. L'impiego di gate low leakage risulta conveniente qualora non fossero presenti vincoli stringenti sul timing del sistema.

NAND base		
Parametro	Tensione di soglia [V]	
$V_{\rm tn0}$	0.413	
$V_{\rm tn1}$	0.381	
V_{tp0}	-0.367	
V_{tp1}	-0.367	

NAND 8X		
Parametro	Tensione di soglia [V]	
$V_{\rm tn0,\;tn2,\;tn5,\;tn7}$	0.419	
$V_{\rm tn1,\;tn3,\;tn4,\;tn6}$	0.386	
$V_{tp6,\ tp7,\ tp6-2,\ tp7-2,\ tp6-3,\ tp7-3}$	-0.368	

Si nota come una tecnologia low leakage preveda la caratterizzazione di transistori con tensioni di soglia maggiori rispetto alla controparte high speed. La corrente di leakage, infatti, presenta una riduzione esponenziale rispetto alla tensione di soglia.


5.4 Dipendenza dalla temperatura

In questa sezione è proposta un'ultima analisi della dipendenza di una porta NAND nei confronti della temperatura. In particolare, è stato considerato il seguente vettore di temperature:

-40°C 0°C 40°C 80°C 120°C 150°C 180°C


Per semplicità, tali simulazioni sono state svolte considerando un'unica capacità di carico di valore $0.06~\mathrm{fF}$.

Attingendo dai risultati della simulazione, i valori di potenza totale al variare della temperatura sono stati prelevati e rappresentati graficamente.



Il grafico mette in luce una dipendenza esponenziale della potenza dalla temperatura. In particolare, all'interno del range analizzato, è possibile osservare una variazione di potenza pari a circa un ordine di grandezza. Si nota come, data la dipendenza esponenziale, l'effetto risulti limitato al di sotto di una temperatura pari a 50°C.

Allo stesso modo è stata analizzata la variazione delle tensioni di soglia al variare della temperatura.



Si nota una riduzione lineare in modulo delle tensioni di soglia sia degli NMOS sia dei PMOS. All'interno del range di variazione si nota su entrambe una riduzione di circa 150 mV. Tale variazione si spiega a causa dell'effetto della temperatura sulla densità di portatori intrinseci, n_i , la quale tende ad aumentare.

5.5 Caratterizzazione di una memoria low leakage

Lo scopo di questa sezione consiste nella scelta di un'architettura ottimale di una memoria al fine di ridurre i consumi di potenza.

A tale scopo, sono stati analizzati i datasheet di un gruppo di memorie caratterizzate da dimensioni, parallelismo e multiplexer di interfacciamento differenti. In particolare, le principali metriche di interesse sono:

- Area: è possibile ottenere una stima di tale parametro considerando i dati relativi a larghezza e altezza della memoria
- Capacità dei pin: è necessario considerare tali capacità per tenere conto dei consumi relativi all'interfacciamento della memoria con circuiti esterni. Importanti contributi sono le capacità di indirizzi, dati e clock
- Corrente di lettura e scrittura: sono le principali metriche per la stima della potenza dinamica, è importante notare la dipendenza di tali parametri dalla frequenza di funzionamento
- Corrente stand by: è il principale parametro per la stima della potenza statica in un contesto in cui non viene effettuato alcun accesso alla memoria, pertanto è un parametro indipendente dalla frequenza di funzionamento

Si nota come siano presenti due contributi di potenza: statica e dinamica. Al fine dell'ottimizzazione è importante considerare il contesto in cui la memoria lavora, considerando anche il pattern e la frequenza di accesso ai dati richiesti dal sistema. Per tale motivo, l'ottimizzazione è stata effettuata per due diverse ipotesi, ognuna delle quali con il fine di ridurre un contributo di potenza.

Si ipotizza di partire da un'implementazione definita dalle seguenti caratteristiche:

Righe	8192
Parallelismo	16
Multiplexer	16
Area	A
Potenza statica	$P_{\rm s}$
Frequenza	F
Potenza dinamica	P _{dyn}

5.5.1 Ottimizzazione P_{dyn}

La prima ipotesi consiste nel considerare la memoria che deve garantire bassi consumi con accessi frequenti, tali che il contributo di potenza statica sia inizialmente trascurabile. In questo caso è importante minimizzare il contributo di potenza dinamica, in quanto la memoria si troverà raramente in stand by.

Le metriche da osservare per la riduzione del contributo di potenza dinamica sono le correnti di read/write e la frequenza di accesso che agisce come fattore di scalamento lineare per tale consumo.

Come primo accorgimento è possibile applicare, rispetto alla memoria di base, un raddoppio del parallelismo e un dimezzamento del numero di righe, ottenendo una memoria 4096x32. In tal modo le dimensioni della memoria rimangono inalterate, ma sarà disponibile accedere ad un dato di parallelismo doppio rispetto al caso precedente; dunque è possibile mantenere il throughput originale dimezzando la frequenza di accesso.

Osservando il valore delle correnti di read/write dai datasheet forniti, è possibile notare come questi presentino una variazione poco significativa alla riduzione delle righe ma, al contrario, aumentano circa di un fattore 1.6 al raddoppiare del parallelismo. La potenza dinamica viene quindi ridotta di un fattore:

- $F_{new} = 0.5 \cdot F$
- $P_{dyn new} = 0.5 \cdot 1.6 \cdot P_{dyn} = 0.8 \cdot P_{dyn}$
- $P_s = P_s$
- $A_{new} = 1.06 \cdot A$

Nonostante la potenza statica sia stata assunta trascurabile, è importante, ad ogni passo di ottimizzazione, osservare gli effetti che modifiche apportate hanno su questa. In questo caso è possibile notare come la potenza statica rimanga circa invariata.

Inoltre, è possibile notare come tale ottimizzazione comporti un leggero aumento di area.

Un secondo accorgimento per ridurre la potenza dinamica è la tecnica della parallelizzazione: l'obiettivo è portare il design dell'architettura su più blocchi di memoria in grado di lavorare in parallelo. Partendo dal blocco precedentemente ricavato, di dimensioni 4096x32, è possibile implementare due blocchi di dimensioni 2048x32.

Si osserva come la dimensione totale rimanga sempre invariata ma, in questo caso, per mantenere lo stesso throughput di partenza è possibile compiere accessi alternativamente alle due memorie, dimezzando quindi la frequenza di accesso a ciascuna di esse. Tale ottimizzazione è possibile sotto l'assunzione di dati opportunamente organizzati per accessi interleaved.

Anche in questo caso è necessario osservare come un dimezzamento del numero di righe porti ad una riduzione poco significativa, di circa 5%, delle correnti di read/write.

- $F_{\text{new 2}} = 0.5 \cdot 0.5 \cdot F = 0.25 \cdot F$
- $P_{dvn new 2} = 0.5 \cdot 0.8 \cdot P_{dvn} = 0.4 \cdot P_{dvn}$

- $P_s = 1.5 \cdot P_s$
- $A_{new} = 1.3 \cdot 1.06 \cdot A = 1.378 \cdot A$

Utilizzando questa tecnica si ha però un incremento della potenza statica, in particolare di circa un fattore 1.5 rispetto al caso precedente. In tal caso, è necessario verificare se, dopo tale trasformazione, la potenza sia ancora trascurabile rispetto a quella dinamica; in caso affermativo si può procedere con un ulteriore step di parallelizzazione implementando quattro blocchi di memoria. Tale ottimizzazione si può ripetere fino al raggiungimento di un rapporto ottimale tra potenza statica e dinamica.

Si nota inoltre come ogni step di parallelizzazione porti ad un aumento dell'area occupata.

Un'ultima considerazione risiede nella scelta della profondità del multiplexer dei singoli blocchi che compongono la memoria. Si nota infatti che utilizzare una profondità pari a 4, rispetto al valore iniziale di 16, può portare ad una riduzione ulteriore delle correnti di read/write di un fattore 1.3. Tale scelta comporta però un contributo di potenza statica maggiore: anche in questo caso è necessario confrontare i due contributi prima di confermare le ottimizzazioni apportate all'architettura.

In particolare, è stato notato come la profondità del multiplexer sia l'unico parametro che determina una variazione associata alle capacità dei pin di dato.

$$C_{data new} = 0.07 \cdot C_{data}$$

Un riduzione di tali capacità comporta un consumo di potenza dinamica inferiore nel pilotare i dati in ingresso alla memoria. Ciò va considerato in quanto linee di dato che presentano numerose commutazioni possono portare ad un consumo aggiuntivo nel caso di profondità del mux pari a 16.

È possibile inoltre notare come, applicando la parallelizzazione, sia possibile ridurre entrambi i contributi di potenza statica e dinamica riducendo la tensione di alimentazione, con particolare attenzione all'effetto che questo ha sui margini di rumore della memoria stessa.

5.5.2 Ottimizzazione P_s

È possibile ipotizzare di trovarsi in un contesto differente in cui la frequenza di accesso alla memoria non è elevata, comportando quindi un contributo di potenza dinamica trascurabile rispetto al contributo statico.

Si nota come, partendo dalla memoria originale e osservando i datasheet forniti, un qualunque incremento di dimensioni o implementazione di blocchi multipli porterebbe ad un incremento del consumo di potenza statica.

Un'ottimizzazione possibile è relativa alla profondità del multiplexer. In questo contesto, un valore pari a 16 risulta essere più indicato in quanto, a costo di un incremento di potenza dinamica, vi è una riduzione del contributo statico.

Poiché la frequenza di accesso non è elevata, sarebbe possibile ridurre il consumo statico imponendo una modalità di data retention tra un accesso e l'altro applicabile con una riduzione della tensione di alimentazione.

5.5.3 Esempio

Si ipotizza che la memoria da implementare abbia una frequenza di accesso in lettura e scrittura elevata, pari a 1 GHz.

Inizialmente si considera l'implementazione 8192x16 con profondità del mux pari a 16.

Righe	8192
Parallelismo	16
Multiplexer	16
Area	0.3906 mm^2
Potenza statica	$0.534~\mathrm{mW}$
Frequenza	1 GHz
Potenza dinamica	13.3 mW

È possibile notare come il contributo di potenza dinamica sia preponderante.

Si procede quindi raddoppiando il parallelismo delle word e dimezzando il numero di righe.

Righe	4096
Parallelismo	32
Multiplexer	16
Area	$0.4137~\mathrm{mm}^2$
Potenza statica	$0.526~\mathrm{mW}$
Frequenza	500 MHz
Potenza dinamica	10.7 mW

Si applica successivamente la tecnica della parallelizzazione, aumentando quindi il numero di banchi impiegato.

Righe	2048
Parallelismo	32
Multiplexer	16
Area	$0.5276~\mathrm{mm}^2$
Potenza statica	$0.77~\mathrm{mW}$
Frequenza	250 MHz
Potenza dinamica	$5.075~\mathrm{mW}$

Si sceglie successivamente di passare ad una configurazione caratterizzata da un multiplexer di profondità pari a 4 anziché 16.

Righe	2048
Parallelismo	32
Multiplexer	4
Area	0.4683 mm^2
Potenza statica	0.808 mW
Frequenza	250 MHz
Potenza dinamica	$3.825~\mathrm{mW}$

Dal momento che il rapporto tra potenza statica e potenza dinamica non è ancora ottimale, si applica un ulteriore livello di parallelizzazione.

Righe	1024
Parallelismo	32
Multiplexer	4
Area	0.5472 mm^2
Potenza statica	$0.97~\mathrm{mW}$
Frequenza	125 MHz
Potenza dinamica	1.675 mW

Considerando il rapporto iniziale tra potenza statica e potenza dinamica, pari a 0.04, si è giunti ad un'architettura nella quale i due contributi sono confrontabili. In particolare, il rapporto precedentemente citato assume un valore pari a circa 0.58.

Applicando ulteriori livelli di parallelizzazione si otterrebbe un contributo di potenza statica sempre maggiore.

Infine, le modifiche apportate hanno avuto come conseguenza un incremento dell'area totale della memoria con un fattore pari a 1.4.

Verifica tramite System Verilog

6.1 Simulazione e debug di un Full Adder

Attraverso il System Verilog è possibile definire descrizioni, a livello RTL o gate, di circuiti digitali e fornire opportune simulazioni e conseguente verifica del funzionamento.

Il System Verilog consente di lavorare su due importanti fronti della progettazione di un circuito digitale: il design a livello RTL e la verifica. In particolare, in tale sezione è trattata la simulazione di un full adder, descritto in modi differenti in tre file, rtl_adder.sv, gate_adder.sv e gate2_adder.sv. Ci troviamo quindi all'interno di un contesto di verifica di un circuito già definito.

All'interno di file con estensione .f sono inserite le direttive per compilare i file di descrizione necessari e le macro per scegliere tra diverse implementazioni dello stesso circuito.


Il testbench fornito, **adder_test.sv**, consente di generare opportuni ingressi e controllare le uscite del DUT.

Inizilamente è stata simulata la descrizione RTL dell'adder. La simulazione ha prodotto tali risultati.


```
At 0.00 ns: a=0 b=0 ci=0 sum=0 co=0
At 10.00 ns: a=1 b=0 ci=0 sum=1 co=0
At 20.00 ns: a=1 b=1 ci=0 sum=0 co=1
At 30.00 ns: a=1 b=1 ci=1 sum=1 co=1
```


Osservando le combinazioni di ingressi e uscite è possibile verificare il corretto funzionamento dell'istanza.

Tale verifica può anche essere ottenuta attraverso la rappresentazione delle forme d'onda dei segnali coinvolti, utilizzando il file **run_rtl.do**.



Successivamente sono state testate anche le istanze a livello gate. Di seguito sono riportati i risultati relativi al file **gate_adder.sv**.






Si nota che, sebbene anche in questo caso il comportamento dell'adder risulti corretto, è presente un ritardo di propagazione delle uscite ben visibile dalla rappresentazione nelle forme d'onda. È possibile inoltre notare il ritardo di tali variazioni anche dalla tabella sopra riportata in quanto, a fronte della variazione degli ingressi, si ha una variazione dell'uscita dopo un intervallo di 2ns. Tale ipotesi è stata confermata analizzando la descrizione verilog del circuito, che comprende l'inserimento di due direttive di ritardo.

È stato infine simulato in modo analogo il file **gate2_adder.sv**, ottenendo i seguenti risultati.

```
0.00 \text{ ns}:
                                    ci = 0
                                            sum=x
        2.00 \text{ ns}:
At
                                    ci = 0
                                            sum=x
At
       10.00 \text{ ns}:
                                    ci = 0
                                            sum=x
At
       20.00 ns:
                             b=1
                                    ci = 0
                                            sum=x
                                                      co=0
       22.00 ns:
At
                       a=1
                             b=1
                                    ci = 0
                                            sum=x
                                                      co=x
      30.00 ns:
At
                      a=1
                             b=1
                                    ci=1
                                            sum=x
                                                      co=x
```



In questo caso non è verificato il corretto funzionamento del circuito. La causa risiede nella descrizione Verilog del circuito, in cui sono presenti due errori tipografici.

DESCRIZIONE ORIGINALE

```
module gate2-adder
(input wire a, b, ci,
  output wire sum, co);
  timeunit 1ns; timeprecision 1ns;

wire n1, n2, n3;

xor g1 (n1, a, b);
  xor #2 g2 (sum, n1, ci);
  and g3 (n2, a, b, c);
  and g4 (n3, n1, ci);
  or #2 g5 (co, n2, n3);
```

endmodule

DESCRIZIONE CORRETTA

```
module gate2-adder
(input wire a, b, ci,
  output wire sum, co);
  timeunit 1ns; timeprecision 1ns;

wire n1, n2, n3;

xor g1 (n1, a, b);
  xor #2 g2 (sum, n1, ci);
  and g3 (n2, a, b);
  and g4 (n3, n1, ci);
  or #2 g5 (co, n2, n3);
```

end module

In seguito alle modifiche apportate, il comportamento risulta corretto.

È inoltre possibile realizzare testbench in System Verilog per simulare descrizioni di circuiti in VHDL. Per fare ciò è necessario aggiungere all'interno del file **adder_test.sv** un'opportuna direttiva avente il fine di includere la possibilità di testare l'istanza descritta in VHDL. Dalla simulazione è possibile osservare un comportamento inatteso da parte dell'adder.

```
0.00 \text{ ns}:
                         b=0 ci=0
At
                   a=0
                                     sum=0
At
      10.00 ns:
                   a=1
                         b=0
                               ci = 0
                                              co=1
                                     sum=1
At
      20.00 ns:
                   a=1
                         b=1
                               ci = 0
                                     sum=0
                                              co=1
At
     30.00 ns:
                   a=1
                         b=1
                               ci=1
                                     sum=1
```

È stata dunque apportata la seguente modifica al file VHDL, a seguito della quale il funzionamento è risultato corretto.

```
DESCRIZIONE ORIGINALE
```

```
co \ll (a AND b) OR (ci OR a) OR (ci AND b);
```

DESCRIZIONE CORRETTA

```
co \leftarrow (a \ AND \ b) \ OR \ (ci \ AND \ a) \ OR \ (ci \ AND \ b);
```

6.2 Verifica automatica di un N-bit adder

A partire dalla descrizione del singolo full adder, è possibile realizzare un ripple carry adder con parallelismo parametrico.

Il codice sviluppato è riportato in appendice A.

L'obiettivo di questa sezione consiste nel testare questa nuova istanza utilizzando 100 differenti ingressi.

All'interno del file **adder_n_test.sv** è presente un'opportuna funzione in grado di generare ingressi con una statistica random. Inoltre, è presente una task che implementa una verifica automatica dei risultati in uscita al sommatore.

Nonostante il DUT sia puramente combinatorio, è necessaria la generazione di un clock al fine di temporizzare la simulazione. Impostando un parallelismo pari a 16 bit, sono stati ottenuti i seguenti risultati che mostrano un corretto funzionamento del blocco logico.

```
b=
                                0 \text{ ci}=0 : \text{sum}=
                                                      0 (00000000000000000), co=0 (0) - OK
At 30 ns:
            a=
                    0
                        b=61557 ci=1 : sum= 7752 (0001111001001000), co=1 (1) - OK
            a = 11730
At 40 ns:
                        b=20934 \text{ ci}=0 : \text{sum}=42999 (10100111111110111), co}=0 (0) - OK
At 50 ns:
            a = 22065
            a = 23512
                        b=34053 \text{ ci}=1 : \text{sum}=57566 (11100000110111110), co}=0 (0) - OK
At 60 ns:
At 70 ns:
            a = 25883
                        b=17672 \text{ ci}=0 : \text{sum}=43555 (1010101000100011), co}=0 (0) - OK
At 80 ns:
            a = 64983
                        b= 7301 ci=1 : sum= 6749 (0001101001011101), co=1 (1) - OK
At 90 ns:
            a = 8377
                        b=62600 \text{ ci}=0 : \text{sum} = 5441 (0001010101000001), \text{co}=1 (1) - \text{OK}
                        b=18485 \text{ ci}=1 : sum=62063 (1111001001101111), co=0 (0) - OK
At 100 \, \text{ns}: a=43577
At 110 ns: a=19405
                         b=58918 \text{ ci}=0 : \text{sum}=12787 (0011000111110011), co=1 (1) - OK
At 120ns: a= 704
                         b=26834 \text{ ci}=0 : \text{sum}=27538 (0110101110010010), co}=0 (0) - OK
At 130 ns: a= 2197
                         b=61865 \text{ ci}=1 : \text{sum}=64063 (11111010001111111), co}=0 (0) - OK
                         b=32596 \text{ ci}=0 : \text{sum}=23305 (0101101100001001), co}=1 (1) - OK
At 140 \,\text{ns}: a=56245
                         b{=}19387 \ ci{=}1 \ : \ sum{=}15260 \ (0011101110011100) \, , \ co{=}1 \ (1) \ - \ OK
At 150 \,\text{ns}: a=61408
At 160 ns: a=56563
                         b= 881 ci=1 : sum=57445 (1110000001100101), co=0 (0) - OK
At 170 ns: a=62207
                         b=52194 \text{ ci}=0 : \text{sum}=48865 (10111111011100001), co=1 (1) - OK
At 180 ns: a= 7622
                         b=18283 \text{ ci}=1 : sum=25906 (0110010100110010), co=0 (0) - OK
                         b{=}14826 \ ci{=}0 \ : \ sum{=} \ 7992 \ (00011111100111000), \ co{=}1 \ (1) \ - \ OK
At 190 ns:
             a = 58702
                         b{=}56190 \ ci{=}0 \ : \ sum{=}59008 \ (1110011010000000) \, , \ co{=}0 \ (0) \ - \ OK
At 200 ns:
             a = 2818
At 210 ns:
             a = 56838
                         b=18606 \text{ ci}=0 : \text{sum}= 9908 (0010011010110100), co=1 (1) - OK
At 220 ns:
             a = 58658
                         b=58784 \text{ ci}=0 : \text{sum}=51906 (1100101011000010), co=1 (1) - OK
At 230 ns:
             a = 65253
                         b=50463 \text{ ci}=1 : \text{sum}=50181 (110001000000101), co}=1 (1) - OK
                         b=52760 \text{ ci}=0 : \text{sum}= 6049 (0001011110100001), co=1 (1) - OK
At 240 ns:
             a = 18825
                         b=21569 \text{ ci}=1 : \text{sum}=35549 (1000101011011101), co}=0 (0) - OK
At 250 ns:
             a = 13979
             a = 18635
                         b=40759 \text{ ci}=1 : \text{sum}=59395 \text{ (1110100000000011)}, \text{ co}=0 \text{ (0)} - \text{OK}
At 260 ns:
                         b=32428 \text{ ci}=0 : \text{sum}=48540 \text{ (1011110110011100)}, \text{ co}=0 \text{ (0)} - \text{OK}
             a = 16112
At 270 ns:
             a = 6658
                         b=33196 \text{ ci}=0 : \text{sum}=39854 (1001101110101110), co}=0 (0) - OK
At 280 ns:
             a = 938
                         b=60968 \text{ ci}=0 : \text{sum}=61906 (1111000111010010), co}=0 (0) - OK
At 290 ns:
At 300ns:
             a = 33419
                         b= 8563 ci=1 : sum=41983 (10100011111111111), co=0 (0) - OK
             a = 9794
                         b=13058 ci=0 : sum=22852 (0101100101000100), co=0 (0) - OK
At 310 ns:
             a = 28612
                         b=37654 \text{ ci}=0 : \text{sum} = 730 (0000001011011010), \text{co}=1 (1) - \text{OK}
At 320 ns:
At 330 ns:
             a = 50088
                         b=19017 \text{ ci}=1 : \text{sum}= 3570 (00001101111110010), co}=1 (1) - OK
At 340 ns:
             a = 53988
                         b=51453 \text{ ci}=1 : \text{sum}=39906 (10011011111100010), co}=1 (1) - OK
At 350 ns:
             a = 42067
                         b=60923 \text{ ci}=1 : \text{sum}=37455 (1001001001001111), co}=1 (1) - OK
At 360 ns:
             a = 13247
                         b=39410 \text{ ci}=0 : \text{sum}=52657 (1100110110110001), co}=0 (0) - OK
At 370 ns:
             a = 27153
                         b=39250 \text{ ci}=0 : \text{sum}= 867 (0000001101100011), co=1 (1) - OK
                         b{=}14809 \ ci{=}1 \ : \ sum{=}49312 \ (1100000010100000) \, , \ co{=}0 \ (0) \ - \ O\!K
At 380 ns:
             a = 34502
At 390ns:
             a = 35903
                         b\!=\!58304 \ ci\!=\!0 \ : \ sum\!=\!28671 \ (01101111111111111) \, , \ co\!=\!1 \ (1) \ - \ O\!K
At 400 ns:
             a = 48773
                         b=34466 \text{ ci}=0 : sum=17703 (0100010100100111), co=1 (1) - OK
                         b\!=\!64395 \quad c\,i\!=\!1 \ : \ sum\!=\!36161 \quad (1000110101000001) \,, \ c\,o\!=\!1 \quad (1) \ - \ O\!K
At 410 ns:
             a = 37301
                         b= 9069 ci=1 : sum=46667 (1011011001001011), co=0 (0) - OK
At 420 ns:
             a = 37597
At 430ns:
             a = 25298
                         b= 9322 ci=0 : sum=34620 (1000011100111100), co=0 (0) - OK
At 440 ns:
             a = 54817
                         b=53408 \text{ ci}=0 : \text{sum}=42689 (1010011011000001), co=1 (1) - OK
                         b=43508 \text{ ci}=0 : \text{sum}=34138 (1000010101011010), co=1 (1) - OK
At 450 ns:
             a = 56166
                         b=36449 \text{ ci}=1 : \text{sum}=26944 (0110100101000000), co}=1 (1) - OK
At 460 ns:
             a = 56030
                         b=17432 \text{ ci}=0 : \text{sum}=10209 (00100111111100001), co=1 (1) - OK
At 470 ns:
             a = 58313
At 480 ns:
             a = 59778
                         b=32279 \text{ ci}=1 : \text{sum}=26522 (0110011110011010), co}=1 (1) - OK
                         b=23996 ci=0 : sum= 2247 (0000100011000111), co=1 (1) - OK
At 490ns:
             a = 43787
             a = 4487
At 500 ns:
                         b=14234 \text{ ci}=0 : \text{sum}=18721 (0100100100100101), co}=0 (0) - OK
At 510 ns:
             a = 59542
                         b = 5030 \text{ ci} = 0 : \text{sum} = 64572 (11111100001111100), \text{co} = 0 (0) - \text{OK}
                         b=37397 \text{ ci}=1 : sum=38258 (10010101011110010), co=0 (0) - OK
At 520 ns:
             a = 860
             a = 702
                         b=45763 \text{ ci}=1 : \text{sum}=46466 (1011010110000010), co}=0 (0) - OK
At 530 ns:
At 540 ns:
             a = 1375
                         b=57836 \text{ ci}=0 : \text{sum}=59211 (1110011101001011), co}=0 (0) - OK
At 550 ns:
             a = 32790
                         b=44943 \text{ ci}=1 : \text{sum}=12198 (00101111110100110), co}=1 (1) - OK
                         b= 9255 ci=1 : sum=57828 (11100001111100100), co=0 (0) - OK
At 560 ns:
             a = 48572
At 570 ns: a=64421
                         b=19892 \text{ ci}=0 : \text{sum}=18777 (010010010111001), co}=1 (1) - OK
At 580 ns: a=20563
                         b=12588 ci=0 : sum=33151 (10000001011111111), co=0 (0) - OK
                         b\!=\!59218 \hspace{0.1cm} ci\!=\!0 \hspace{0.1cm} : \hspace{0.1cm} sum\!=\hspace{0.1cm} 8358 \hspace{0.1cm} \left(0010000010100110\right), \hspace{0.1cm} co\!=\!1 \hspace{0.1cm} \left(1\right) \hspace{0.1cm} - \hspace{0.1cm} O\!K
At 590 ns: a=14676
At 600ns: a=40047
                         b=10957 \text{ ci}=1 : sum=51005 (11000111100111101), co=0 (0) - OK
```

```
At 610 ns:
           a=60930 b=24513 ci=1 : sum=19908 (0100110111000100), co=1 (1) – OK
                    b=46494 ci=0 : sum=16938 (0100001000101010), co=1 (1) - OK
At 620 ns:
           a = 35980
                    b=14603 \text{ ci}=1 : \text{sum}=22818 \ (0101100100100010), \ \text{co}=0 \ (0) - \text{OK}
At 630 ns:
           a = 8214
At 640 ns:
           a = 24331
                    b=27624 ci=0 : sum=51955 (11001010111110011), co=0 (0) - OK
At 650ns:
           a = 29417
                    b=37370 \text{ ci}=0 : \text{sum}= 1251 (0000010011100011), co=1 (1) - OK
At 660ns:
           a=26653 b=18973 ci=1: sum=45627 (1011001000111011), co=0 (0) - OK
                    b=17097 \text{ ci}=1 : sum=37095 (1001000011100111), co=0 (0) - OK
At 670 ns:
           a = 19997
           a=55864 b=42573 ci=1: sum=32902 (1000000010000110), co=1 (1) - OK
At 680 ns:
At 690ns:
          a=16634 b=22657 ci=1 : sum=39292 (1001100101111100), co=0 (0) - OK
At 700 ns:
          a=23774 b= 937 ci=1 : sum=24712 (0110000010001000), co=0 (0) - OK
          a=10063 b=39103 ci=1: sum=49167 (1100000000001111), co=0 (0) - OK
At 710 ns:
At 720 ns:
          a=29233 b=52008 ci=0 : sum=15705 (0011111010111001), co=1 (1) - OK
          a = 35035
                   b=53977 ci=1 : sum=23477 (0101101110110101), co=1 (1) - OK
At 730 ns:
          a = 8628 b = 37131 ci = 1 : sum = 45760 (1011001011000000), co = 0 (0) – OK
At 740 ns:
          a = 16568
                   b=24338 ci=0 : sum=40906 (10011111111001010), co=0 (0) - OK
At 750 ns:
At 760 ns:
          a = 37042
                    b=32546 ci=0 : sum= 4052 (00001111111010100), co=1 (1) - OK
                    b=20716 ci=0 : sum=28676 (0111000000000100), co=0 (0) - OK
At 770 ns:
           a = 7960
At 780 ns:
           a = 4399
                    b=40685 ci=1 : sum=45085 (1011000000011101), co=0 (0) - OK
At 790ns:
           a = 21400
                    b=39472 \text{ ci}=0 : \text{sum}=60872 (1110110111001000), co}=0 (0) - OK
At 800ns:
           a = 27233
                    b=58297 \text{ ci}=1 : \text{sum}=19995 (0100111000011011), co}=1 (1) - OK
                    b=57218 \text{ ci}=0 : \text{sum}=52163 (11001011111000011), co=1 (1) - OK
At 810 ns:
           a = 60481
                    b=53768 \text{ ci}=0 : \text{sum}= 8816 (0010001001110000), co=1 (1) - OK
At 820 ns:
           a = 20584
                    b=39384 \text{ ci}=0 : sum=26029 (0110010110101101), co=1 (1) - OK
           a = 52181
At 830 ns:
                    b=11852 ci=0 : sum=42800 (1010011100110000), co=0 (0) - OK
At 840 ns:
          a = 30948
          a=45974 b= 5957 ci=1 : sum=51932 (1100101011011100), co=0 (0) - OK
At 850ns:
          a = 38279
                   b=19985 \text{ ci}=1 : \text{sum}=58265 (1110001110011001), co}=0 (0) - OK
At 860 ns:
          a=43743 b= 7935 ci=1 : sum=51679 (1100100111011111), co=0 (0) - OK
At 870 ns:
At 880ns:
          a = 20816
                    b=47610 \text{ ci}=0 : \text{sum}= 2890 (0000101101001010), \text{co}=1 (1) - \text{OK}
                   b=13759 \text{ ci}=1 : \text{sum}=33122 (1000000101100010), co}=0 (0) - OK
At 890ns:
          a = 19362
At 900ns:
          a = 41139
                    b=34985 \text{ ci}=1 : \text{sum}=10589 (001010010111101), co}=1 (1) - OK
At 910 ns:
          a=77
                    b=56743 \text{ ci}=1 : \text{sum}=56821 (1101110111110101), co}=0 (0) - OK
At 920 \,\text{ns}: a=15432
                    b=27524 ci=0 : sum=42956 (1010011111001100), co=0 (0) - OK
At 930 ns:
          a = 44837
                    b=62355 ci=1 : sum=41657 (10100010101111001), co=1 (1) - OK
At 940 \text{ns}: a=27702 b=20510 ci=0: sum=48212 (10111110001010100), co=0 (0) - OK
At 950ns: a= 961
                    b=57079 \text{ ci}=1 : \text{sum}=58041 (11100010101111001), co}=0 (0) - OK
                    b=64359 ci=1 : sum= 6003 (0001011101110011), co=1 (1) - OK
At 960ns: a= 7179
                    At 970ns:
           a = 23845
At 980ns:
           a = 16178
           a=60182 b=43956 ci=0 : sum=38602 (1001011011001010), co=1 (1) - OK
At 990ns:
At 1000ns: a=30850 b=37511 ci=1 : sum= 2826 (0000101100001010), co=1 (1) - OK
            a = 54773
                     b=49281 ci=1 : sum=38519 (1001011001110111), co=1 (1) - OK
At 1010ns:
```

ADDER TESTS COMPLETED WITH 0 ERRORS!

Appendice A

7.1 Laboratorio 2 - FSM

• FSM

```
library IEEE;
use IEEE.std_logic_1164.all; — libreria IEEE con definizione tipi standard logic
entity fsm1 is
port(clock: in std_logic;
        reset: in std_logic;
        S00, S01, S10, S11: out std_logic
);
end
        fsm1;
architecture behavior of fsm1 is
        type TYPE-STATE is (AB, SC, SD, SE, SF);
        ATTRIBUTE enum_encoding: string;
        ATTRIBUTE enum_encoding of TYPE_STATE: TYPE is "111 101 000 010 011";
        signal p_s : TYPE_STATE;
        signal n_s : TYPE_STATE;
begin
        Next\_state\_transition : process(CLOCK, RESET)
        begin
                if reset = '1' then
                p_s \ll AB;
                elsif (CLOCK'EVENT and CLOCK = '1') then
                        p_s \le n_s;
                end if;
        end process Next_state_transition;
```

```
Next_state_evaluation : process(p_s)
              begin
                            case p_s is
                                          when AB \implies n_s \ll SC;
                                          when SC \Rightarrow n_s \ll SD;
                                          when SD \implies n_s \le SE;
                                          when SE \implies n_s \ll SF;
                                          when SF \implies n_s \ll AB;
                           end case;
             end process Next_state_evaluation;
              Output_evaluation: process(p_s)
              begin
                            case p_s is
                                         when AB \Rightarrow S11 <= '0'; S10 <= '1'; S01 <= '0'; S00 <= '1'; when SC \Rightarrow S11 <= '0'; S10 <= '0'; S01 <= '0'; S00 <= '0'; when SD \Rightarrow S11 <= '0'; S10 <= '0'; S01 <= '1'; S00 <= '0'; when SE \Rightarrow S11 <= '1'; S10 <= '0'; S01 <= '1'; S00 <= '1'; when SF \Rightarrow S11 <= '1'; S10 <= '1'; S01 <= '1'; S00 <= '1';
                           end case;
             end process Output_evaluation;
end behavior;
configuration CFG_FSM_OPC of fsm1 is
              for behavior
             end for;
end CFG_FSM_OPC;
```

• Testbench

```
library IEEE;
use IEEE.std_logic_1164.all;
entity tb_adder is
end tb_adder;
architecture behavior of tb_adder is
          signal Tb_A, Tb_B, Tb_C, Tb_D, Tb_E, Tb_F, Tb_sum: std_logic_vector(15 downto 0);
          signal Tb_CLOCK: std_logic;
          signal Tb_RESET: std_logic;
          component FSM_Adder is
          port(CLK: in std_logic;
                 in std_logic;
          A, B, C, D, E, F: in std_logic_vector(15 downto 0);
          Somma: out std_logic_vector(15 downto 0));
          end component;
begin
          dut: FSM_Adder PORT MAP(CLK => Tb_CLOCK,
                                        RST \implies Tb_RESET,
                                        A \implies Tb_-A,
                                        B \implies Tb_B,
                                        C \implies Tb_C,
                                        D \implies Tb_D,
                                        E \implies Tb_E,
                                        F \implies Tb F,
                                        Somma \implies Tb\_Sum);
          Tb_A \ll (Others \Rightarrow '0');
          Tb_B \ll (Others \Rightarrow '0');
          Tb_{-}C \ll (Others \Rightarrow '0');
          Tb_D \ll (Others \Rightarrow '0');
          Tb_E \ll (Others \Rightarrow '0');
          Tb_F \ll (Others \Rightarrow '0');
          process
          begin
                    Tb\_CLOCK \le '1';
                                                                       -- clock cycle 6 ns
                    wait for 3 ns;
                    \label{eq:theory:equation:theory:equation:theory:equation:theory:equation:theory:equation:theory:equation: Tb_CLOCK <= 0.70 \, \text{?};
                    wait for 3 ns;
          end process;
                    Tb_RESET <= '1' after 2 ns, '0' after 10 ns;
end behavior;
configuration CFG_TB of tb_adder is
          for behavior
          end for;
end CFG_TB;
```

7.2 Laboratorio 4 - Bus encoding

```
library IEEE;
use IEEE.std\_logic\_1164.all;
use IEEE.std_logic_unsigned.all;
use work.all;
entity T0beh is
port ( ck : in std_logic;
         rst : in std_logic;
         A : in std_logic_vector(7 downto 0);
         B : out std_logic_vector(8 downto 0);
         C : out std_logic_vector(7 downto 0));
end T0beh;
architecture behavioral of T0beh is
signal AOLD, C_tmp, buss : std_logic_vector(7 downto 0);
signal seq : std_logic;
begin
         penc: process(ck, rst)
         begin
            if rst = '1' then
              \begin{array}{lll} AOLD <= & (others => & '0'); \\ seq & <= & '0'; \end{array}
                   buss <= (others => '0');
            elsif ck'event and ck='1' then
              if (A = AOLD + 1) then
                AOLD \le A;
                     \mathrm{seq} <= \ '1';
              else
                     AOLD \le A;
                 buss \langle = A;
                     seq <= '0';
              end if;
            end if;
         end process;
         B(8) \le seq;
         B(7 \text{ DOWNIO } 0) \le buss;
         pdec: process(ck, rst)
         begin
            if \quad r\,s\,t=\mbox{'1'} \quad t\,h\,e\,n
              C_{tmp} \ll (others \Rightarrow '0');
            elsif ck'event and ck = '1' then
              if seq = '1' then
                 C_{tmp} \le C_{tmp} + 1;
              else
                C_{tmp} \le buss;
              end if;
            end if;
         end process;
         C \leftarrow C_tmp;
end behavioral;
```

7.3 Laboratorio 6 - Verifica con System Verilog

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY rca_vh_adder IS
        GENERIC (N : INTEGER := 16);
    PORT(
                       STD_LOGIC_VECTOR(N-1 DOWNTO 0);
               : IN
               : IN
                       STD_LOGIC_VECTOR(N-1 DOWNIO 0);
        В
        Ci : IN STD_LOGIC;
        Sum : OUT STD_LOGIC_VECTOR(N-1 DOWNIO 0);
        Co : OUT
                  STDLOGIC);
END rca_vh_adder;
ARCHITECTURE behv OF rca_vh_adder IS
        COMPONENT gate_vh_adder IS
            PORT(
              : IN
                       STD_LOGIC;
        b
              : IN
                       STD_LOGIC;
                     STD_LOGIC;
        ci : IN
        sum : OUT STD_LOGIC;
        co : OUT
                  STD_LOGIC);
        END COMPONENT;
        SIGNAL internal_carry : STD_LOGIC_VECTOR(N-1 DOWNIO 0);
BEGIN
        first_adder : gate_vh_adder PORT MAP(a \Rightarrow A(0),
                                                                                       b \implies B(0),
                                            ci \implies Ci,
                                            sum \implies Sum(0),
                                            co \Rightarrow internal_carry(0);
        generation: FOR i IN 1 TO N-1 GENERATE
                 adder : gate_vh_adder PORT MAP (a => A(i),
                                                                                       b \Rightarrow B(i),
                                            ci \Rightarrow internal\_carry(i-1),
                                            sum \implies Sum(i),
                                            co => internal_carry(i));
        END GENERATE;
        Co \le internal_carry(N-1);
END behv;
```