# PONTIFICIA UNIVERSIDAD CATÓLICA DE CHILE ESCUELA DE INGENIERÍA DEPARTAMENTO DE CIENCIA DE LA COMPUTACIÓN



### IIC2343 Arquitectura de Computadores

# Multiprogramación

© Alejandro Echeverría, Hans Lobel

### 1 Motivación

Una de las ventajas de tener una máquina multipropósito como un computador es la posibilidad de correr múltiples programas que realicen distintas operaciones. Para lograr que un computador ejecute y almacene múltiples programas son necesarias diversas mejoras y modificaciones al hardware.

# 2 Multiprogramación

El concepto de multiprogramación se refiere a la idea general de poder cargar múltiples programas dentro de un mismo computador para que sean ejecutados en un determinado momento. Para lograr manejar múltiples programas, es necesario primero definir qué compone a un programa. En general, podemos decir que un programa está compuesto por dos partes: su **representación en memoria** que incluye el código, datos y stack del programa, y su **estado de ejecución** que incluye los valores almacenados en los registros de la CPU (PC, registros acumuladores, SP, Status register, etc.) que indican el estado actual del programa en la máquina. Para lograr trabajar con múltiples programas, entonces, es necesario permitir el manejo de múltiples representaciones en memoria y de múltiples estados de ejecución.

### 2.1 Manejo de múltiples representaciones en memoria

Supongamos que queremos representar en memoria dos programas que originalmente funcionaban como programa único de un determinado computador. Los códigos de ambos programas (P1 y P2) se muestran a continuación:

### P1:

MOV A, (100)
MOV B, (101)
ADD A,B
MOV (102), A

### P2:

```
MOV A, (100)
MOV B, (101)
SUB A,B
MOV (102), A
```

Ambos programas tienen sus instrucciones y datos almacenados en memoria. Además, en este caso particular, ambos programas ocupan las mismas direcciones de memoria para almacenar sus tres variables. Es claro que no es posible utilizar el mismo espacio físico de memoria para ambos programas, por lo que es necesario desarrollar alguna modificación para poder almacenar los dos programas.

Una primera solución que se puede pensar es modificar los programas de manera de que las instrucciones y datos estén en ubicaciones distintas de memoria. Con este esquema, se podría almacenar en una parte de la memoria un programa completo, y en otra parte otro programa, como se observa en el diagrama de la figura 1:

### Memoria física




Figura 1: Esquema simple de almacenamiento de dos programas en memoria.

Para lograr que este esquema funcione, es necesario colocar el código del segundo programa luego del espacio del primer programa y además es necesario modificar las posiciones de las direcciones de memoria de las variables usadas por el programa, por ejemplo a las direcciones 200, 201 y 202, como se observa en el siguiente código del programa 2 modificado:

### P2:

```
MOV A, (200)
MOV B, (201)
SUB A,B
MOV (202), A
```

Con este esquema entonces, es necesario modificar las direcciones de memoria originales de al menos uno de los programas, como se observa en el siguiente diagrama:

Este esquema presente tres problemas importantes:

- Es necesario modificar uno de los programas para poder hacerlo calzar en su nueva ubicación de memoria.
- No existe protección de la memoria: el programa 1 puede escribir en los datos del programa 2 y

### Memoria física




Figura 2: En el esquema simple de manejo de múltiples programas en memoria, es necesario modificar la ubicación en memoria del código y los datos de al menos uno de los programas.

vice-versa, lo que claramente no es deseado.

• Cada programa está limitado solo a ocupar una parte de la memoria y no a todo el espacio direccionable.

Para solucionar estas tres dificultades presentadas por este esquema simple, los sistemas de multiprogramación utilizan el concepto de **memoria virtual**. En un sistema de memoria virtual, se distinguen las direcciones que ocupa internamente un programa (direcciones virtuales) de las direcciones físicas donde se almacena la información. Cada programa tendrá un espacio virtual de direcciones, que corresponde generalmente al tamaño de el espacio direccionable completo de la máquina. De esta forma, cada programa tiene la percepción de ser el único programa en la máquina.

Sin embargo, en la práctica cada programa sigue estando mapeado a un lugar físico distinto en la memoria física, pero a nivel del programa esto es transparente y por tanto el programa no se preocupa de saber en que ubicación física está, ya que solo le interesa su espacio virtual (figura 3).




Figura 3: Cada programa tiene un espacio virtual de memoria que se mapea a una ubicación física.

De esta forma, en el ejemplo de los programas anteriores no es necesario modificar las direcciones del programa 2, ya que para éste, sus variables siguen estando ubicadas en las direcciones 100, 101 y 102, de su espacio virtual. En la práctica, estas direcciones son mapeadas internamete a otras ubicaciones físicas (200,201 y 202 por ejemplo), pero a nivel del código esto no afecta (figura 3).




Figura 4: Cada programa puede acceder a las direcciones de memoria del espacio virtual completo, sin preocuparse de topar con direcciones de otro programa.

El sistema de memoria virtual es capaz de solucionar los tres problemas antes descritos:

- No es necesario modificar los programas ya que cada programa tiene la impresión de estar sólo en el computador.
- Al poder acceder solo a su espacio virtual, un programa no puede escribir en los datos de otro, agregando protección de memoria.
- Cada programa puede direccionar el espacio completo de memoria, y por tanto no hay problemas de limitación.

Para implementar un sistema de memoria virtual, es necesario agregar a la CPU un componente de hardware que realice la traducción de una dirección virtual a una dirección física. Este componente se conoce como **Memory Management Unit (MMU)** y es parte de la CPU. La MMU se encargará de traducir las solicitudes de memoria que vengan desde la CPU, mapeando para el programa actual la dirección física correspondiente.

En el caso de los programas anteriores, una solicitud a la dirección virtual 100 de parte del programa 2, será traducida como solicitud a la dirección física 200:

Una solicitud a la dirección virtual 100 de parte del programa 1, en cambio, será traducida como solicitud a la dirección física 100.

Para realizar la traducción la MMU debe almacenar una tabla que tenga la asociación virtual - física. La opción más simple para esto es almacenar todos los pares de direcciones virtual-física, lo que en el caso de los programas 1 y 2 serían los siguientes:

El problema de almacenar todos los mapeos posible está en que se necesita para cada programa una tabla con tantas entradas como direcciones virtuales disponibles hay, y por tanto se requeriría para cada programa

# CPU 100 dirección virtual P2, 100 = 200 dirección Virtual P2

física

Memoria física

200

Figura 5: Traducción de dirección virtual a física.

# CPU MMU 100 dirección virtual P1 100 P1, 100 = 100 dirección física P2 200

Figura 6: Traducción de dirección virtual a física.

Dirección virtual	Dirección física
100	100
101	101
102	102

Tabla 1: Tabla de mapeo virtual-físico del programa 1.

Dirección virtual	Dirección física
100	200
101	201
102	202

Tabla 2: Tabla de mapeo virtual-físico del programa 2.

un espacio de almacenamiento igual al tamaño dela memoria física, lo que claramente no es implementable en la práctica.

Para solucionar el problema del tamaño de la tabla de mapeo virtual-físico, se agrega el concepto de **paginación**. La paginación corresponde a dividir la memoria en grupos de palabras contiguos conocidos como **páginas** en el espacio virtual o **marcos** en el espacio físico. De esta manera, cada programa tendrá asociada una cierta cantidad de páginas de memoria virtual, las cuales estarán mapeadas a marcos físicos (figura 7). Con este esquema, las tablas de mapeo, denominadas **tablas de páginas**, pueden tener un tamaño razonable lo que permite implementar el sistema en la práctica.




Figura 7: En un sistema de paginación, cada programa utiliza páginas de memoria virtual, las cuales están mapeadas a marcos de memoria física.

Suponiendo por ejemplo una memoria física de 256 bytes y páginas de 32 bytes, se tendría 8 marcos físicos posibles. Si los programas 1 y 2 del ejemplo anterior se quieren almacenar en esta memoria, y suponiendo que ocupan tres páginas virtuales, las posibles tablas de página serían las siguientes:

Página virtual	Marco físico
0	2
1	3
2	4

Tabla 3: Tabla de página del programa 1.

Página virtual	Marco físico
0	5
1	6
2	7

Tabla 4: Tabla de página del programa 2.

En un sistema de memoria virtual con paginación, la dirección de memoria sera interpretada como dos partes: una que indica el número de página, y otra que indica el offset dentro de la página. En el caso anterior, al ser el espacio de direccionamiento de 8 bits ( $2^8 = 256$  palabras en memoria), la dirección de 8 bits se dividirá en los 3 bits más significativos para indicar el número de página ( $2^3 = 8$  páginas), y los 5 bits restantes para indicar el offset ( $2^5 = 32$  palabras por página).

Para determinar la ubicación física de la dirección virtual 70 del programa 2, por ejemplo, se debe realizar los siguientes pasos:

- Primero es necesario obtener la dirección en binario: 70 = 01000110.
- Los tres primeros bits de la dirección (010 = 2) indican el número de página, los siguientes cinco bits (00110 = 6) indican el offset dentro de la página.
- La página virtual debe ser traducida a un marco físico ocupando la tabla de página correspondiente. En este caso la página 2 esta mapeada al marco 7 = 111.
- Ocupando el número del marco físico (111) más el offset original (00110) se obtiene la dirección física real: 11100110 = 230.

Como se señaló previamente, la paginación se utiliza para reducir el tamaño de las tablas de mapeo. En los computadores personales el tamaño de página es habitualmente de 1KB ( $2^{10}$  bytes). Pensando por ejemplo en un computador con 1GB ( $2^{30}$  bytes) de memoria , se tendrían  $2^{30-10} = 2^{20} = 1M$  páginas, es decir el tamaño de la tabla de página de cada programa sería alrededor de 1MB, lo que es una proporción razonable considerando el tamaño de la memoria.

Las tablas de página de cada programa contienen la información completa del mapeo del espacio virtual del programa al espacio físico. Esto quiere decir que se deben tener almacenadas entradas para todas las posibles páginas, aunque estas no estén utilizadas. Para diferenciar las páginas que está correctamente mapeadas a un marco físico de las que no, se agrega a la tabla de páginas un **bit de validez** el cual cuando tiene el valor 1 indica que esa entrada es válida, y cuando tiene el valor 0 indica que no lo es.

Para el ejemplo de los programas 1 y 2 antes vistos, las tablas de páginas completas serían las siguientes:

Página virtual	Marco físico	Validez
0	2	1
1	3	1
2	4	1
3	x	0
4	x	0
5	x	0
6	x	0
7	x	0

Tabla 5: Tabla de página con bit de validez del programa 1.

Las tablas de páginas de todos los programas son almacenadas en la memoria principal, en el espacio correspondiente al **sistema operativo** que será el programa de controlar que programa está activo, como se verá más adelante. El problema de tener las tablas de página en memoria, es que para cada acceso a memoria de un programa dado, se requieren dos accesos en la práctica: uno para ir a buscar el mapeo virtual-físico en la tabla de página y otro para realizar el acceso real.

Para mejorar el rendimiento en los accesos a memoria, y evitar que siempre ocurra este doble acceso, se agrega una caché especialmente dedicada a almacenar entradas de tabla de página, la cual se conoce como

Página virtual	Marco físico	Validez
0	5	1
1	6	1
2	7	1
3	x	0
4	x	0
5	x	0
6	x	0
7	X	0

Tabla 6: Tabla de página con bit de validez del programa 2.

Translation Lookaside Buffer (TLB). La TLB almacenará algunas de las entradas de la tabla de página del programa que actualmente está en ejecución. En el ejemplo anterior, un posible estado de una TLB de dos entradas para la tabla de páginas del programa 2 sería el siguiente:

Página virtual	Marco físico	Validez
0	5	1
2	6	1

Tabla 7: TLB para el programa 2.

La TLB tendrá el mismo funcionamiento que las cachés tradicionales, basándose en los principios de localidad espacial y temporal para mejorar el rendimiento de los accesos. En caso de ocurrir un hit en la caché, el acceso a memoria tomará el tiempo que se necesite en acceder a la TLB y el tiempo de acceso a memoria. En caso de ocurrir un miss en la caché, el acceso a memoria tomará el tiempo de acceso a la TLB, más el tiempo de ir a memoria a buscar la entrada a la tabla de página y traerla a caché, más el tiempo de acceso al valor real en memoria, es decir, al igual que con cualquier caché, el miss penalty será mayor que un accesos sin caché, por lo que es fundamental que el hit rate sea alto para que sea efectiva.

Una última situación a considerar en el manejo de memoria virtual corresponde a que ocurre cuando un programa solicita acceso a una página de manera dinámica, mientras se está ejecutando. Al ocurrir esto, el programa le cede el control de la CPU al sistema operativo, el cual se encargará de mapear un marco físico disponible a una nueva página del programa, actualizando la tabla de página correspondiente.

Con este esquema un programa puede solicitar más memoria mientras está siendo ejecutado. Por ejemplo, en el caso anterior de los programas 1 y 2, podría ocurrir que el programa 1 solicite acceso a su página 3, y esta se mapee al marco 0, y que el programa 2 solicite acceso a su página 3, y está se mapee al marco 1, como se observa en el siguiente diagrama y las siguientes tablas de página:




Figura 8: Mapeo de memoria virtual al agregar páginas 3 a ambos programas.

Página virtual	Marco físico	Validez
0	2	1
1	3	1
2	4	1
3	0	1
4	x	0
5	x	0
6	x	0
7	x	0

Tabla 8: Tabla de página del programa 1 luego de acceder a la página 3.

Página virtual	Marco físico	
0	5	1
1	6	1
2	7	1
3	1	1
4	x	0
5	x	0
6	x	0
7	x	0

Tabla 9: Tabla de página del programa 2 luego de acceder a la página 3.

El problema ocurre si ahora uno de los programas quiere acceder a otra página, por ejemplo el programa 1 a la página 4. En este momento, la memoria física está ocupada completamente, al momento de ir a asociar un marco a la página 4 del programa 1, el sistema operativo se encuentra con que no hay marcos físicos disponibles. Esta situación se conoce como una **falta de página** o **page fault**:




Figura 9: Programa 1 necesita espacio para su página 4, pero la memoria física está completa.

Para solucionar esta situación, se utiliza el disco duro como almacenamiento de respaldo para los marcos de memoria. Para lograr esto se reserva un espacio especial en el disco, denominado **swap file**, el cual será utilizado para respaldar marcos. De esta forma cuando un programa requiere un marco, pero la memoria está completamente ocupada, se copiará un marco de memoria al disco para dejar espacio para la nueva solicitud. Este proceso de respaldo de memoria a disco se conoce como **swap out**. Para determinar que marco reemplazar, se utiliza un algoritmo de reemplazo, como por ejemplo FIFO, LFU o LRU. Se debe agregar un nuevo bit de información a la tabla de páginas, indicando si la página está en disco o no.

A continuación se muestra la secuencia de pasos desde que ocurre el swap out, hasta que se actualiza la tabla de páginas, asumiendo algoritmo de reemplazo FIFO:




Figura 10: El swap out se realiza por el algoritmo de reemplazo FIFO, llevando a disco al marco 2, que está mapeado a la página 0 del programa 1.




Figura 11: La nueva página es mapeada al marco 2, ahora disponible.

Página virtual	Marco físico	Validez	Disco
0	2	1	1
1	3	1	0
2	4	1	0
3	0	1	0
4	2	1	0
5	x	0	0
6	x	0	0
7	x	0	0

Tabla 10: La tabla de páginas se actualiza con el nuevo mapeo. El mapeo de la página 0 al marco 2 se marca indicando que está en disco.

Una vez actualizada la tabla y completado el respaldo, si ahora el programa 1 requiere acceso a la página 0, respaldada en disco, ocurrirá una falta de página debido a la invalidez de la entrada:




Figura 12: Falta de página en acceso a la página 0 del programa 1, que está en disco

Al igual que en el caso anterior, se debe abrir espacio en memoria para el nuevo marco, para lo cual se realiza swap out del siguiente marco que corresponde respaldar, en este caso el marco 3:




Figura 13: Swap out del marco 3 para dejar espacio

El sistema operativo revisa si la página solicitada está en disco, en cuyo caso realiza un **swap in** de disco a memoria, restaurando el mapeo de la página original:




Figura 14: Swap in del marco asociado a la página 0 del programa 1

El nuevo estado de la memoria y tablas de página se observa a continuación:




Figura 15: Estado de la memoria luego del swap in

Página virtual	Marco físico	Validez	Disco
0	3	1	0
1	3	1	1
2	4	1	0
3	0	1	0
4	2	1	0
5	x	0	0
6	x	0	0
7	x	0	0

Tabla 11: Tabla de página del programa 1 luego del swap in.

### 2.2 Manejo de múltiples estados de ejecución

Además de poder representar múltiples programas en memoria, es necesario poder ejecutar múltiples programas en la CPU. Asumiendo que se trata de un sistema uniprocesador, solamente un programa podrá estar corriendo en un determinado instante de tiempo en el computador. Para poder ejecutar más programas, es necesario de alguna forma ir intercalando la ejecución de estos.

Para revisar que posibilidades hay para implementar la ejecución de múltiples programas en un procesador, es necesario primero definir el concepto de **proceso**. Un proceso corresponde a la representación de memoria de un programa más su estado actual en la CPU. De esta forma, el objetivo de la multiprogramación es lograr que distintos procesos puedan ejecutarse en el computador.

Existen distintas formas de lograr la ejecución de múltiples procesos en un computador. La forma más simple se conoce como **batch processing**. En un esquema batch, la idea es que cada proceso se ejecutará completamente y una vez que termine le entregará la CPU al siguiente programa. Para intermediar el acceso a la CPU, el proceso no entrega directamente el control al siguiente, sino que le entrega primero el control

del computador al sistema operativo mediante un **supervisor call**, instrucción especial que permite ceder el control de la CPU y entregárselo al SO, notificando el fin de proceso o **end of process** (figura 16).



Figura 16: Secuencia de procesos de un sistema batch

El sistema operativo, a pesar de ser un proceso más, tiene privilegios especiales. Para diferenciar al sistema operativo de los procesos normales, se agrega a la CPU un bit en el registro de status que indica el modo en que está funcionando la CPU: **modos supervisor** o **modo usuario**. Cuando el sistema operativo este corriendo, la CPU estará en modo supervisor; en cualquier otro caso, estará en modo usuario.

Dentro de los permisos especiales que tiene el sistema operativo al ejecutar en modo supervisor está la capacidad de definir la ubicación de la tabla de páginas que se utilizará por el siguiente programa a ejecutar. Para esto, se agrega también a la CPU un registro especial denominado **Page Table Base Register** (**PTBR**) el cual solo puede ser escrito en modo supervisor, e indicará la posición inicial de la tabla de página actualmente usada.

El sistema operativo debe realizar una serie de pasos desde que recibe el control de parte del proceso 1, hasta que se lo entrega al proceso 2:

- 1. P1 envía la señal de fin de proceso. La CPU pasa a modo supervisor y se carga el SO como proceso actual a ejecutarse en la CPU.
- 2. SO va a buscar el P2 a disco.
- 3. SO le asigna marcos de memoria a las páginas del P2, completando su tabla de páginas.
- 4. SO modificar el PTBR para que apunte a la tabla de páginas del P2.
- 5. SO limpia la TLB, que tenía entradas correspondientes a la tabla de páginas del P1.
- 6. SO setea el program counter, apuntando a la primera instrucción del P2.
- 7. SO entrega el control al P2, retornando la CPU a modo usuario
- 8. P2 comienza a ejecutarse.

El problema de un sistema batch está en que es necesario esperar que un proceso termine para poder ejecutar otro. En algunas circunstancias esto puede ser suficiente, pero si se quiere poder estar realizando distintas operaciones en paralelo, este sistema no funciona. Para que se pueda lograr la ilusión de paralelismo, es necesario que los procesos vayan intercalándose en su uso de la CPU, y que el SO pueda "'agendar"' el uso de la CPU entre los procesos, lo que se conoce como **schedulling**.

Un primer mecanismo de scheduling se conoce como **cooperative schedulling**. En este mecanismo, cada proceso puede entregar voluntariamente el control de la CPU al SO, antes de terminar, en lo que se conoce como un **yield**. Cuando ocurre esto, el SO se encarga de realizar un **cambio de contexto**, entregándole la CPU a otro proceso (figura 17).

A diferencia del batch, en este caso un proceso que entrega el control, va a necesitar volver a usar la CPU en el futuro. Debido a esto, el SO debe almacenar el estado actual del proceso, para poder reiniciarlo. Para esto, el SO tiene en su memoria para cada proceso un **Process Control Block (PCB)** donde se almacenarán el valor de los registros antes de que el proceso devolviera el control al SO.

Con este esquema, los pasos que ocurren entre la ejecución de un procesos y otro son lo siguientes:




Figura 17: Secuencia de procesos de un sistema con cooperative scheduling.

- 1. P1 envía la señal de yield. La CPU pasa a modo supervisor y se carga el SO como proceso actual a ejecutarse en la CPU.
- 2. SO guarda el estado del P1 en su PCB.
- 3. SO va a buscar el P2 a disco.
- 4. SO le asigna marcos de memoria a las páginas del P2, completando su tabla de páginas.
- 5. SO modificar el PTBR para que apunte a la tabla de páginas del P2.
- 6. SO limpia la TLB, que tenía entradas correspondientes a la tabla de páginas del P1.
- 7. SO setea el program counter, apuntando a la primera instrucción del P2.
- 8. SO entrega el control al P2, retornando la CPU a modo usuario
- 9. P2 comienza a ejecutarse.

Aunque con cooperative schedulling es posible lograr algun grado de paralelismo, al permitir intercalar procesos, se tiene el problema de que se dependen de que cada programa entregue voluntariamente la CPU para lograrlo, lo que no es óptimo y se corre el riesgo de que un programa no suelte la CPU. Para solucionar esto, los sistemas modernos utilizan **preemptive schedulling**. En este esquema, en vez de esperar que el proceso entregue el control al SO, se agrega al computador un timer que estará generando interrupciones periódicamente a la CPU. Será mediante estas interrupciones que el SO ganará control de la CPU, permitiendo en ese momento entregar el control a otro proceso (figura 18).




Figura 18: Secuencia de procesos en un sistema con preemptive schedulling.

En este esquema, los pasos son prácticamente los mismos que en cooperative, salvo en el mecanismo que genera el cambio de contexto:

- 1. Timer interrumpe a P1 gatillando ISR que manejará el SO. La CPU pasa a modo supervisor y se carga el SO como proceso actual a ejecutarse en la CPU.
- 2. SO guarda el estado del P1 en su PCB.
- 3. SO va a buscar el P2 a disco.
- 4. SO le asigna marcos de memoria a las páginas del P2, completando su tabla de páginas.
- 5. SO modificar el PTBR para que apunte a la tabla de páginas del P2.

- 6. SO limpia la TLB, que tenía entradas correspondientes a la tabla de páginas del P1.
- 7. SO setea el program counter, apuntando a la primera instrucción del P2.
- 8. SO entrega el control al P2, retornando la CPU a modo usuario
- 9. P2 comienza a ejecutarse.

## 3 Memoria Virtual y Caché

El análisis previo de memoria virtual no consideró que pasaba si el sistema de memoria tenía caché. A continuación se presentan el detalle de los distintos pasos que ocurren en un sistema que tiene tanto memoria caché como memoria virtual:

- 1. El programa quiere acceder a una dirección virtual, el primero paso siempre será ir a buscar la entrada de la tabla de páginas correspondiente a la **TLB**. Acá hay dos opciones, que la TLB tenga la entrada o no:
  - (a) En caso que la TLB tenga la entrada de la tabla de página, esta es capaz de generar la **dirección física** asociada. Con esta dirección física se puede ir a caché a buscar la palabra. Nuevamente, hay dos opciones: que la caché tenga la palabra o no:
    - i. En caso que la caché tenga la palabra, osea que haya un hit, se le envía esta a la CPU, y se termina el acceso. Este es el "'happy path"' de acceso a memoria.
    - ii. En caso de que la caché no tenga la palabra, osea haya un miss, el controlador de caché debe ir a buscarla a memoria principal, generando un **memory stall**, en el cual la CPU debe esperar que le llegue la palabra y perder ciclos. Una vez que la palabra es recuperada se vuelve al paso previo, y se intenta acceder nuevamente a caché, esta vez con seguridad de que se encontrará la palabra
  - (b) En caso de que la TLB no tenga la entrada, ocurre una excepción denominada **TLB miss** exception la cual entrega el control al sistema operativo para que este vaya a buscar a la tabla de páginas del proceso actual la entrada, y la copie a la TLB. Cuando el sistema operativo fue a buscar la entrada, hay dos posibilidades: si la entrada está marcada como que está en memoria, o si está marcada como que está en disco:
    - i. Si está marcada que está en memoria, el SO copia la entrada a la TLB, y se repite el acceso a esta, está vez ocurriendo un hit.
    - ii. Si está marcada que está en disco, ocurre un **page fault** y el SO debe hacer un **swap in** del marco correspondiente desde el **swap file**, reemplazar algún marco de memoria física, actualizar la tabla de páginas, y copiar la entrada a la TLB. Una vez completado esto se repite el acceso a la TLB y ahora habrá un hit. Este es el "'worst path"' de acceso a memoria

### 4 Referencias e información adicional

• Hennessy, J.; Patterson, D.: Computer Organization and Design: The Hardware/Software Interface, 4 Ed., Morgan-Kaufmann, 2008. Chapter 5: Large and fast: exploiting the memory hierarchy.