

## ***GUÍA MÓDULO 8: Mecanismos de mitigación de fallas***

El fundamento básico del uso de lógica digital, frente al procesamiento analógico, es su absoluto determinismo e inmunidad a fenómenos físicos como temperatura, envejecimiento, dispersión, etc... En el módulo 1 se vio que la metaestabilidad traiciona ese absoluto determinismo, y las formas de compensar sus efectos.

Si embargo, en condiciones extremas de temperatura, radiación, y ruido electromagnético, los dispositivos cada vez de mayor densidad empiezan a ser sensibles a fallas transitorias (SET), alteraciones de estado de biestables (SEU), e incluso fallas aún más dramáticas (SEL). Y si se desea compensar estos problemas es necesario poder diseñar sistemas tolerantes a fallas.

Este módulo aborda el problema de detección y corrección de errores en máquinas de estado (FSM robustas) para errores simples y múltiples, y diversas técnicas de redundancia: “mantenimiento periódico” (scrubbing), Triple Modular Redundancy (TMR).



### **Actividad 8.1 (Entrega Obligatoria)**

1. Describa el significado y la mecánica (dentro del chip) de ocurrencia de SET, SEU, SEL SEFI. Porqué estos fenómenos (propios de aplicaciones espaciales) ocurren actualmente a nivel de superficie?
2. Explique cómo puede aprovecharse el fitting de memorias en una FPGA para reducir la probabilidad de MBUs (Multiple Bit Upsets).



Utilice el recurso [Actividad 8.1](#) para enviar



### **Actividad 8.2 (Entrega Obligatoria)**

1. Implemente en VHDL y simule el componente que realiza la conmutación de relojes. Analice posibles fallas del diagrama propuesto, considerando que necesariamente los osciladores de entrada son de frecuencias ligeramente distintas



Utilice el recurso [Actividad 8.2](#) para enviar

## **Consideraciones finales**

En general, prevenir posibles errores y prever mecanismos de reparación/corrección genera costos adicionales (más silicio, menos velocidad), y debe ser evaluado en función del costo potencial que genere una falla. Ciertos sistemas toleran un reset manual, otros sistemas pueden ser reseteados mediante un simple watch-dog (en aplicaciones espaciales se denominan Non-MissionCritical), pero en ciertos casos—como ciertas aplicaciones médicas, equipos en ambientes nucleares, equipos ubicados en lugares de difícil acceso como una perforación

petrolera, o sistemas de despegue y control de vuelo- el costo de una falla puede ser enorme. De allí la importancia de conocer las técnicas de agregado de robustez, y sus limitaciones.

Bibliografía sugerida:

- [http://klabs.org/DEI/References/design\\_guidelines/nasa\\_guidelines/fsm/finite\\_state\\_machines.htm](http://klabs.org/DEI/References/design_guidelines/nasa_guidelines/fsm/finite_state_machines.htm)
- <http://www.synopsys.com/Company/Publications/Documents/mil-aero-technical-bulletin-issue1-2013.pdf>
- <http://www.altera.com/literature/an/an313.pdf>
- <http://electronicdesign.com/digital-ics/smooth-clock-switching-redundant-clock-source>