Actividad 8.2


1) Con el siguiente código se realizó lo propuesto en la filmina 34 de la presentación de Módulo 8.

```
begin
  syn2 <= '0' when RST = '1' else equal2 1 when rising edge(OSC2);
  syn2 ant <= syn2 when rising edge(OSC2);
  ed1 <= syn1 and not syn1 ant;
  ed2 <= syn2 and not syn2 ant;
  count1 \le 0 when RST = '1' or ed1 = '1' else 7 when count1 = 7 else count1 + 1 when rising\ edge(OSC1);
  count2 <= \theta when RST = '1' or ed2 = '1' else 7 when count2 = 7 else count2 + 1 when rising edge(05C2);
  s02Fault <= '1' when count1 = 7 else '0';
  s01Fault <= '1' when count2 = 7 else '0';
  Select OSC <= '0' when sO2Fault = '1' else '1' when sO1Fault = '1' else '0';
  OlFault <= sOlFault;
  02Fault <= s02Fault;
       INIT_OUT => 0, -- Initial value of BUFGCTRL output ($VALUES;)

PRESELECT_IO => FALSE, -- BUFGCTRL output uses IO input ($VALUES;)

PRESELECT_II => FALSE -- BUFGCTRL output uses II input ($VALUES;)
      O => OSC_OUT, -- 1-bit output: Clock output
CEO => not Select_OSC, -- 1-bit input: Clock enable
CE1 => Select_OSC, -- 1-bit input: Clock enable
I0 => OSC1, -- 1-bit input: Primary clock
I1 => OSC2, -- 1-bit input: Secondary clock
       IGNORE0 => '0', -- 1-bit input: Clock ignore input for IO
       IGNORE1 => '0', -- 1-bit input: Clock ignore input for II
       S1 => '1'
 end Arg Head;
```

A continuación se expone una captura de la simulación propuesta



Donde los mayores problemas del sistema se visualizan en la transición de relojes, donde lo dependiente del reloj queda sin transiciones hasta que el detector habilite el cambio.