


Práctica 01

Objetivo global práctica 01



Realizar una ALU de 4 bits capaz de realizar sumas y restas en C2 y generar los bits de flags asociados, así como varias operaciones lógicas

Objetivo 1




$S \Rightarrow$ selección (entrada selección)

Objetivo 2.1 Celda lógica




Objetivo 2.2 Full adder



Concatenación \Rightarrow podemos usar un operando de concatenación, útil para los Full adder

Objetivo 2.3. Celda aritmética lógica



bit de selección

operaciones

$p = \begin{cases} 0 \Rightarrow \text{funcionará como un FA (aritméticos)} \\ 1 \Rightarrow \text{funcionará como un CL (lógicos)} \end{cases}$

Si es operación lógica podría determinar si es AND, OR, XOR, NOT

Lo solo tiene sentido cuando sea una operación aritmética

Mux2-1

```


module mux2-1(output wire out, input wire a, input wire b, input wire s);
  assign out = s ? b : a;
  // operación condicional de C, sintaxis [condición ? valor_si_cierta : valor_si_falsa]
endmodule
  
```

Objetivo 3. Complemento

En función de una señal de control cpl, de forma que podamos dejar pasar un dato sin modificar o hacer su C1. Elaborar el módulo con el prototipo siguiente:

Compl1 (output wire [3:0] Sal, input wire [3:0] Ent, input wire cpl);

PISTA: mirar la implementación del mux2-1. El operador condicional es puede ayudar



Objetivo 4. Camino de datos y operación de la ALU.


	L	ALUop	R	zero	Carry	sign
aritmética	0	00	A+B	1 si (R=0)	1 si (A+B) tiene acarreo	Bit más significativo de R
	0	01	A-B	1 si (R=0)	1 si (A-B) tiene acarreo	Bit más significativo de R
	0	10	C2(A)	1 si (R=0)	1 si C2(A) tiene acarreo	Bit más significativo de R
	0	11	C2(B)	1 si (R=0)	1 si C2(B) tiene acarreo	Bit más significativo de R
	0	11	C2(B)	1 si (R=0)	1 si C2(B) tiene acarreo	Bit más significativo de R
lógica	1	00	A and B	1 si (R=0)	no importa	no importa
	1	01	A or B	1 si (R=0)	no importa	no importa
	1	10	A xor B	1 si (R=0)	no importa	no importa
	1	11	C1(A)	1 si (R=0)	no importa	no importa

códigos de operación

A-B \Rightarrow la implementaremos, sumándole el C2 del sustrando al primer operando

$$L0 = A + (-B) = A + C2(B) = A + C1(B) + 1; Op1 = A, Op2 = C1(B), Cin_0 = 1$$




Mux2-4



- significativo
OP1[0]
OP1[1]
OP1[2]
OP1[3]
+ significativo

||

OP2



ALUOP L = 0

Objetivo 5. Diseñar funciones lógicas

Hay que diseñar las señales de control $op1_A$, $op2_B$, cpl y $Cin0$, que dependerán de las entradas L , $AluOp[1]$ y $AluOp[0]$ que definirán la operación a ejecutar por la ALU.

No olvidar las señales zero, carry y sign.

Oper	L	AluOp[1]	AluOp[0]	op1_A	op2_B	cpl	Cin0
A+B	0	0	0	1	1	0	0
A-B	0	0	1	1	1	1	1
C2(A)	0	1	0	0	0	1	1
C2(B)	0	1	1	0	1	1	1
A and B	1	0	0	1	1	0	0
A or B	1	0	1	1	1	0	0
A xor B	1	1	0	1	1	0	0
C1(A)	1	1	1	1	0	0	0

$L \backslash \begin{matrix} AluOp[1] \\ AluOp[0] \end{matrix}$	00	01	11	10
0	1	1		
1	1	1	1	1

$$\Rightarrow op1_A = AluOp[1] + L$$

$$\text{assign } op1_A = (\sim AluOp[1]) / L$$

$L \backslash \begin{matrix} AluOp[1] \\ AluOp[0] \end{matrix}$	00	01	11	10
0	1	1	1	
1	1	1		1

$$\Rightarrow op2_B = \overline{AluOp[1]} + \overline{L} \cdot AluOp[0] + L \cdot \overline{AluOp[0]}$$

$$\text{assign } op2_B = ((\sim AluOp[1])) | ((\sim L) \& AluOp[0]) | (L \& (\sim AluOp[0]))$$

$L \backslash \begin{matrix} AluOp[1] \\ AluOp[0] \end{matrix}$	00	01	11	10
0		1	1	1
1				

$$\Rightarrow cpl = Cin0 = \overline{L} \cdot AluOp[0] + \overline{L} \cdot AluOp[1]$$

$$\text{assign } cpl = ((\sim L) \& AluOp[0]) | ((\sim L) \& AluOp[1])$$

Cin0