
ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ (2⁰ ΕΞΑΜΗΝΟ 2003)





27 Ιουνίου 2003

Ονοματεπώνυμο :	Πασχάλης Α	ντώνης	Βαθμός :			
Έτος Εγγραφής :	2003	A.A.	333	+	—— 018 2003	3 00333

Θέμα 1 : Θεωρία (1,5 μονάδες)

Να αποδείξετε το Θεώρημα 1 της Άλγεβρας Boole : "Για κάθε X που ανήκει στο $B = \{0,1\}$ ισχύει X + X = X" βασιζόμενοι στα αξιώματα της Άλγεβρας Boole, τα οποία και θα αναφέρετε ονομαστικά.

$$X + X = (X + X) \cdot 1$$
 ουδέτερο στοιχείο

 $= (X + X) \cdot (X + X')$ νόμος συμπληρώματος

 $= X + (X \cdot X')$ επιμεριστικός νόμος


 $= X + 0$ νόμος συμπληρώματος

 $= X + 0$ ουδέτερο στοιχείο

1.2 Ποια είναι η συμπληρωματική συνάρτηση F' της συνάρτησης F = ABC + A'(D+E) + CD'E, που προκύπτει ύστερα από διαδοχική εφαρμογή του θεωρήματος De Morgan;

$$F' = (A' + B' + C') \cdot (A + D'E') \cdot (C' + D + E')$$

1.3 Να συμπληρώσετε το χρονικό διάγραμμα που αφορά τη λειτουργία του **D** Latch, εάν η καθυστέρηση διάδοσης από την είσοδο D ή την είσοδο Ε μέχρι την έξοδο Q είναι 10 nsec.




Θέμα 2 : Συνδυαστική λογική (1,5 μονάδες)


Δίδεται ο Πίνακας Αλήθειας της λογικής συνάρτησης F.

D	С	В	A	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	X
1	0	1	0	0
1	0	1	1	X
1	1	0	0	X
1	1	0	1	0
1	1	1	0	X
1	1	1	1	1

2.2 Να δοθεί η υλοποίηση της συνάρτησης F που βασίζεται αποκλειστικά σε πύλες NAND δύο εισόδων.




2.1 Να δοθεί ο χάρτης Karnaugh και η πρότυπη μορφή της λογικής συνάρτησης F που προκύπτει μετά την απλοποίηση.



$$F = ABC + A'B' + B'C'$$

2.3 Να δοθεί η υλοποίηση της συνάρτησης F που βασίζεται σε πολυπλέκτη 4 σε 1.




Θέμα 3 : Ακολουθιακή Λογική (4 μονάδες)

Στα πλαίσια της σχεδίασης ενός σύγχρονου δυαδικού μετρητή που μετράει από το **3** μέχρι το **12** με δυνατότητα *ασύγχρονής αρχικοποίησης* στο 3 με το σήμα RESET και δυνατότητα *παύσης λειτουργίας*, όταν φτάσει στο 12 :

3.1 Να συμπληρώσετε τον Πίνακα Καταστάσεων και τον Πίνακα Διέγερσης, υποθέτοντας ότι η υλοποίηση θα γίνει με T Flip-Flops with Enable.


			-	Πίνακας Κ	αταστάσεω	v			Πίνα	κας	Διέγε	ρσης
	Παρού	σα Ι	ζατά	σταση	Επόμ	ιενη Ι	ζατάς	σταση	Είο	σοδο	ı Enal	ole
	Q3	Q2	Q1	Q0	Q3*	* Q2*	Q1*	Q0*	E3	8 E2	E1 1	E0
0	0	0	0	0	Х	Х	X	Х	Х	X	Х	X
1	0	0	0	1	Х	Х	X	Х	Х	X	Х	X
2	0	0	1	0	X	X	X	X	Х	X	X	X
3	0	0	1	1	0	1	0	0	0	1	1	1
4	0	1	0	0	0	1	0	1	0	0	0	1
5	0	1	0	1	0	1	1	0	0	0	1	1
6	0	1	1	0	0	1	1	1	0	0	0	1
7	0	1	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	1	0	0	1	0	0	0	1
9	1	0	0	1	1	0	1	0	0	0	1	1
10	1	0	1	0	1	0	1	1	0	0	0	1
11	1	0	1	1	1	1	0	0	0	1	1	1
12	1	1	0	0	1	1	0	0	0	0	0	0
13	1	1	0	1	X	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X	X

3.2 Να δώσετε τους χάρτες Karnaugh και τις εξισώσεις διέγερσης που προκύπτουν μετά την απλοποίηση.



E0 = Q3' + Q2'

3.3 Να σχεδιάσετε τον μετρητή χρησιμοποιώντας πύλες δύο εισόδων και αντιστροφείς.



3.4 Να δώσετε τις λίστες ελαχιστόρων για όλες τις εξισώσεις διέγερσης υποθέτοντας ότι οι αδιάφοροι όροι είναι 0.


E3 =
$$\Sigma$$
 (7)

E1 = Σ (3, 5, 7, 9, 11)

E2 = Σ (3, 7, 11)

E0 = Σ (3, 4, 5, 6, 7, 8, 9, 10, 11)

3.5 Να δοθεί η ελάχιστη σε κόστος υλοποίηση των εξισώσεων διέγερσης Ε3, Ε2, Ε1, Ε0 που βασίζεται σε αποκωδικοποιητή 4 σε 16 και σε πύλες ΟR δύο εισόδων αποκλειστικά.



Τμήμα Πληροφορικής και Τηλεπικοινωνιών, Τομέας Υπολογιστικών Συστημάτων και Εφαρμογών Δοκιμαστική Εξέταση στη «**Λογική Σχεδίαση**» 2015-2016, Συνδυαστική Λογική.


Ονοματεπώνυμο	ΑΜ (έτος/α.α.)	έτος/α.α.) Πλήθος Μαθημάτων που έχε	
		τε παρακολουθήσει: /16	

Θέμα 1 : Συνδυαστικά Κυκλώματα (3,5)

Στο πλαίσιο της σχεδίασης του συνδυαστικού κυκλώματος με τον ακόλουθο Πίνακα Αλήθειας:

ABCD	Y Z	ABCD	Y Z
0 0 0 0	0 0	1 0 0 0	1 0
0 0 0 1	1 0	1 0 0 1	0 0
0 0 1 0	1 0	1 0 1 0	X 1
0 0 1 1	0 1	1 0 1 1	X 1
0 1 0 0	1 0	1 1 0 0	X 1
0 1 0 1	0 1	1 1 0 1	X 1
0 1 1 0	0 1	1 1 1 0	X 1
0 1 1 1	1 1	1 1 1 1	X 1

1.1 Να δώσετε τις απλοποιημένες λογικές συναρτήσεις **Υ** και **Z** σε μορφή αθροίσματος γινομένων.



Y =			

$$\mathbf{Z} =$$

1.2 Να δώσετε, πρώτα, την απλοποιημένη λογική συνάρτηση **Ζ'** σε μορφή αθροίσματος γινομένων, ύστερα, τη συμπληρωματική της συνάρτηση **Z** σε μορφή γινόμενου αθροισμάτων και, τέλος, την υλοποίηση της συνάρτησης **Z** με πύλες **NOR 2 εισόδων**.

Z ' =			
Z =			

1.3 Nα	δώσετε	την	υλοποίηση	της	συνάρτησης	Υ	που
βασίζετ	αι σε πύλ	\ες X	OR/XNOR 2	εισό	δων.		

1.4 Να δώσετε την υλοποίηση της συνάρτησης **Z** με πολυπλέκτη 4 σε 1 με εισόδους επιλογής A, B και όσες πύλες 2 εισόδων απαιτούνται.

πύλες 2 εισόδων απαιτούνται.						

Θέμα 2: Αριθμητικά Κυκλώματα (1)

Στα πλαίσια της υλοποίησης του συνδυαστικού κυκλώματος που εκτελεί την πράξη $Y = X^2$, όπου η είσοδος X = (x3,x2,x1,x0) λαμβάνει τους προσημασμένους ακέραιους αριθμούς σε απεικόνιση συμπληρώματος ως προς 2, με τιμές από -5 μέχρι +5, και η έξοδος Y = (y4,y3, y2,y1,y0) παράγει τους αντίστοιχους μη προσημασμένους αριθμούς με τιμές όπως προκύπτουν από την πράξη, να δώσετε τον πίνακα αλήθειας.

x3 x2 x1 x0	y4 y3 y2 y1 y0
0 0 0 0	
0 0 0 1	
0 0 1 0	
0 0 1 1	
0 1 0 0	
0 1 0 1	
0 1 1 0	
0 1 1 1	
1 0 0 0	
1 0 0 1	
1 0 1 0	
1 0 1 1	
1 1 0 0	
1 1 0 1	
1 1 1 0	
1 1 1 1	

Τμήμα Πληροφορικής και Τηλεπικοινωνιών, Τομέας Υπολογιστικών Συστημάτων και Εφαρμογών Δοκιμαστική Εξέταση στη «**Λογική Σχεδίαση**» 2015-2016, Ακολουθιακή Λογική.

Ονοματεπώνυμο	ΑΜ (έτος/α.α.)	Πλήθος Μαθημάτων που έχε-	Βαθμός/10
		τε παρακολουθήσει: /20	

Q(t+1) =

Θέμα 3 : Σχεδίαση άλλου Flip-Flop (1,5)

Δίδεται ο χαρακτηριστικός πίνακα λειτουργίας του AB-F/F.

Διοεια	Διοεταί ο χαρακτηριοτικός πίνακα κεττοοργίας του AB-F/F.				
clock	synchronous	synchronous	output	Τρόπος	
	control	data		Λειτουρ-	
CLK	A B	D	Q(t+1)	γίας	
↑	0 0	Χ	Q(t)	Hold	
↑	0 1	Χ	Q(t)'	Toggle	
↑	10	0/1	0/1	Load	
\uparrow	11	Х	1	Set	

Να σχεδιάσετε το AB-F/F που απαρτίζεται από έν	α D Flip
Flop , έναν πολυπλέκτη , μία πύλη ΧΟR/XNOR, κ.α. (Να δοθε
η χαρακτηριστική εξίσωση).	

Θέμα 4 : Διάγραμμα Καταστάσεων (1)

Να σχεδιάσετε το διάγραμμα καταστάσεων του ανιχνευτή ακολουθίας ψηφίων που εντοπίζει την ακολουθία των τεσσάρων ψηφίων 1110, που μεταδίδονται στη σειριακή είσοδό του Χ, και παράγει στη σειριακή έξοδο του Υ την τιμή 1 κάθε φορά που λαμβάνονται διαδοχικά τα τέσσερα αυτά ψηφία.

Θέμα 5 : Μετρητής (1,5)

Στα πλαίσια της σχεδίασης ενός σύγχρονου μετρητή με T Flip-Flops with Enable, ο οποίος στη θετική ακμή του ρολογιού λαμβάνει διαδοχικά τις καταστάσεις **0011**, **1100**, **0110**, **1001**, **0101**, **1010**, **0011**, ...:

5.1 Να συμπληρώσετε τον **Πίνακα Καταστάσεων** και τον **Πίνακα Διέγερσης**.

Πίνακας Κ	Πίνακας	
		Διέγερσης
Παρούσα Κατ.	Επόμενη Κατ.	Είσοδοι Enable
Q3 Q2 Q1 Q0	Q3* Q2* Q1* Q0*	E3 E2 E1 E0
0 0 0 0		
0 0 0 1		
0 0 1 0		
0 0 1 1		
0 1 0 0		
0 1 0 1		
0 1 1 0		
0 1 1 1		
1000		
1001		
1010		
1011		
1 1 0 0		
1 1 0 1		
1 1 1 0		
1 1 1 1	_	

5.2	Να	δώσετε	τις	εξισώσεις	διέγερσης	που	προκύπτου	Įν
цет	ά τη	ν απλοπ	oind	τη. (Οι χάρτ	τες Karnaus	h στο	ο ποόχειοο)	

E3 =	
E2 = _	
E1 =_	
E0 =	

Θέμα 6: Θεωρία (1,5)

Να απλοποιήσετε αλγεβρικά τη λογική συνάρτηση:

F = A'B'C'+A'BC+AB'C'+A'B'C+AB'C

Ποια	είναι	η	φυσική	j o	σημα	σία	του	γινομένο	υ	της
καθυστ	έρησης	διά	ίδοσης	επί	την 1	καταν	/άλωσ1	ι ισχύος	σε	μία
πύλη;										

Τμήμα Πληροφορικής και Τηλεπικοινωνιών, Τομέας Υπολογιστικών Συστημάτων και Εφαρμογών Δοκιμαστική Εξέταση στη «**Λογική Σχεδίαση**» 2016-2017 (*Bonus: +10% στο βαθμό των γραπτών εξετάσεων*).

Ονοματεπώνυμο	ΑΜ (έτος/α.α.)	Πλήθος μαθημάτων που έχετε παρακολουθήσει:
		~20 🗆 ~15 🗆 ~10 🗆 ~5 🗆 ~0 🗖


Θέμα 1 : Συνδυαστική λογική (4 μονάδες)

Στο πλαίσιο της σχεδίασης του συνδυαστικού αριθμητικού κυκλώματος, που εκτελεί την πράξη **X = A+B-C-1**, όπου A,B,C είναι μονοψήφιοι δυαδικοί αριθμοί και X=(X1,X0) είναι διψήφιος προσημασμένος ακέραιος δυαδικός αριθμός σε απεικόνιση συμπληρώματος ως προς 2, που λαμβάνει τιμές από -2, -1, 0 και +1:

1.1 Να συμπληρώσετε τον πίνακα αλήθειας, αφού πρώτα υπολογίσετε το X.

ABC	х	X1	X0
000	-1		
001			
010			
011			
100			
101			
110			
111	0		

1.2 Να βρείτε την απλοποιημένη λογική συνάρτηση **Χ1** σε πρότυπη μορφή αθροίσματος γινομένων δύο επιπέδων με τη χρήση του K-map και στη συνέχεια στην πιο απλοποιημένη μορφή πολλών επιπέδων.



X1 =			
------	--	--	--

1.3 Πώς ονομάζεται η συνάρτηση **ΧΟ** και σε ποια περίπτωση λαμβάνει την τιμή 1:

περίπτωση λαμβάνει την τιμή 1;	

1.4 Πώς υλοποιείται η συνάρτηση **ΧΟ** χρησιμοποιώντας αποκλειστικά 2 πύλες 2 εισόδων;

	,	- ·· ,	

1.5	Να υλοποιήσετε τη συνάρτηση Χ1 χρησιμοποιώντας
	πολλούς πολυπλέκτες 2 σε 1 (χωρίς πύλες).

 ποπισσή ποποπιτικές 2 σο 1 (χωρίς ποπος).					

1.6 Να υλοποιήσετε τη συνάρτηση **Χ1** στην πιο απλοποιημένη μορφή πολλών επιπέδων χρησιμοποιώντας μόνο πύλες **NAND** 2 εισόδων. Είναι διαθέσιμες οι συμπληρωματικές είσοδοι.

Είναι διαδεδίμες δι δομπιτήρωματικές είδοδοι.					

Θέμα 2 : Κωδικοποίηση GRAY (1 μονάδα)

Να σχεδιάσετε με πύλες **ΧΟR** τον μετατροπέα από τον κώδικα GRAY στον δυαδικό κώδικα (για 3 ψηφία).

Θέμα 3 : Σχεδίαση άλλου Flip-Flop (1,5)

Δίδεται ο χαρακτηριστικός πίνακα λειτουργίας του AB-F/F.

clock	synchronous	synchronous	output	Τρόπος
	control	data		Λειτουρ-
CLK	A B	D	Q(t+1)	γίας
\uparrow	0 0	Х	Q(t)	Hold
\uparrow	0 1	Χ	Q(t)'	Toggle
\uparrow	10	Х	0	Reset
\uparrow	11	0/1	0/1	Load

Να σχεδιάσετε το AB-F/F που απαρτίζεται από ένα **D Flip-Flop**, έναν **πολυπλέκτη**, μία πύλη **XOR/XNOR**, κ.α. (Να δοθεί η χαρακτηριστική εξίσωση).

Θέμα 4 : Μετρητής (1,5)

Στα πλαίσια της σχεδίασης ενός σύγχρονου μετρητή με T Flip-Flops with Enable, ο οποίος στη θετική ακμή του ρολογιού λαμβάνει διαδοχικά τις καταστάσεις 0, 3, 6, 9, 12, 15, 2, 5, 8, 11, 14, 1, 4, 7, 10, 13, 0, ... (s(i+1)=(s(i)+3) mod16):

3.1 Να συμπληρώσετε τον **Πίνακα Καταστάσεων** και τον **Πίνακα Διέγερσης**.

Πίνακας Κ	αταστάσεων	Πίν. Διέγερσης
Παρούσα Κατ.	Επόμενη Κατ.	Είσοδοι Enable
Q3 Q2 Q1 Q0	Q3* Q2* Q1* Q0*	E3 E2 E1 E0
0000		
0001		
0 0 1 0		
0 0 1 1		
0 1 0 0		
0 1 0 1		
0 1 1 0		
0 1 1 1		
1000		
1001		
1010		
1011		
1 1 0 0		
1 1 0 1		
1 1 1 0		
1 1 1 1		

3.2 Να δώσετε τις **εξισώσεις διέγερσης** που προκύπτουν μετά την απλοποίηση. (Οι χάρτες Karnaugh στο πρόχειρο).

E3 =	
E2 =	
E1 =	
E0 =	

Θέμα 5 : Σύγχρονη Ακολουθιακή Μηχανή (FSM) (2)

Στα πλαίσια της σχεδίασης του ελεγκτή, ως FSM τύπου Moore, ενός αυτόματου πωλητή προϊόντος αξίας **3€** λαμβάνοντας υπόψη ότι: α) ο κερματοδέκτης δέχεται νομίσματα του **1€** και **2€** μέχρι **3€** ή **4€** και παράγει

Καθηγητής Πασχάλης Αντώνης

Q(t+1) =				
τύγχρονα για ένα	ι κύκλο ρολογ	γιού το διψήσ	φιο σήμα X, π	:ου

σύγχρονα για ένα κύκλο ρολογιού το διψήφιο σήμα X, που είναι είσοδος στον ελεγκτή, με τιμές $\mathbf{X=01}$ ή $\mathbf{X=10}$, όταν ο πελάτης έχει πληρώσει $\mathbf{1}$ \mathbf{E} ή $\mathbf{2}$, αντίστοιχα, αλλιώς $\mathbf{X=00}$, β) ο ελεγκτής παράγει σύγχρονα για ένα κύκλο ρολογιού τα δύο σήματα Y και Z με τιμές: $\mathbf{Y=1}$, που δηλώνει ότι ο πελάτης έχει πληρώσει $\mathbf{3}$ \mathbf{E} ή $\mathbf{4}$ και πρέπει να πάρει το προϊόν, αλλιώς $\mathbf{Y=0}$, και $\mathbf{Z=1}$, που δηλώνει ότι ο πελάτης έχει πληρώσει $\mathbf{4}$ εκαι πρέπει να πάρει ρέστα $\mathbf{1}$, αλλιώς $\mathbf{Z=0}$, γ) οι καταστάσεις του ελεγκτή σχετίζονται με τα χρήματα που έχει πληρώσει ο πελάτης σε κάθε στιγμή της συναλλαγής, δ) ο ελεγκτής πηγαίνει ασύγχρονα στην αρχική του κατάσταση $\mathbf{S0}$, και \mathbf{E}) ο ελεγκτής επιστρέφει στην κατάσταση $\mathbf{S0}$, αφού έχει δοθεί η εντολή να πάρει ο πελάτης το προϊόν ($\mathbf{Y=1}$):

4.1 Να ορίσετε τις καταστάσεις του ελεγκτή.

SO	ο πελάτης έχει πληρώσει 0€

4.2 Να δώσετε το διάγραμμα καταστάσεων του ελεγκτή.

Τμήμα Πληροφορικής και Τηλεπικοινωνιών, Τομέας Υπολογιστικών Συστημάτων και Εφαρμογών Διαγώνισμα χειμερινού εξαμήνου στη «**Λογική Σχεδίαση**»

Επώνυμο:	ΑΜ (έτος/α.α.)	Πεδίο:	Αίθουσα:	Βαθμός	
Όνομα:		Σειρά:	Στήλη:		

Θέμα 1: Αριθμητικά Συστήματα (1,5)

1.1 Μετατρέψτε τους δεκαδικούς αριθμούς Α και Β σε προσημασμένους δυαδικούς αριθμούς συμπληρώματος ως προς δύο των 6 bit και αφαιρέστε τους. Αναφέρετε αν η διαφορά θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 6 bit (με διαγραφή του μη ισχύοντος).

$$A = -25_{10} = 100111_{2} B = 8_{10} = 001000_{2}$$

$$A - B = \frac{1011111}{2} 27περχείλιση NAI/ΦΧΙ$$


1.2 Μετατρέψτε τους δεκαεξαδικούς αριθμούς C και D σε μη προσημασμένους δυαδικούς αριθμούς και προσθέστε τους. Αναφέρετε αν το άθροισμα θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 8 bit (με διαγραφή του μη ισχύοντος).


$$C = 7C_{16} = \frac{O1111 \oplus O_2}{O1111 \oplus O_2} D = 9E_{16} = \frac{1001111 \oplus O_2}{O1111 \oplus O1111}$$

$$C + D = \frac{100011010}{O11110} = \frac{O1111}{O11110} = \frac{O1111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O11110} = \frac{O11111}{O1110} = \frac{O111111}{O1110} = \frac{O111111}{O110} = \frac{O111111}{O1110} = \frac{O1111110}{O1110} = \frac{O1111111}{O1110} = \frac{O1111111}{O1110} = \frac{O11111111}{O1110} = \frac{O1111111}{O1110} = \frac{O1111111}{O110} = \frac{O1111111}{O1110} = \frac{O1111110}{O1110} = \frac{O11111110}{O1110} = \frac{O111111110}{O1110} = \frac{O11111110}{O1110} = \frac{O11111110}{O1110} = \frac{O11111110}{O1110}$$

Θέμα 2: Υλοποίηση σε τεχνολογία CMOS (0,5)


Σχεδιάστε ένα σχηματικό διάγραμμα στο επίπεδο CMOS για τη σύνθετη πύλη της παρακάτω εικόνας.





Θέμα 3: Συνδυαστική και ακολουθιακή λογική (0,5)


Ποια από τα παρακάτω κυκλώματα είναι: συνδυαστικό (ΣΥΝΔ), ασύγχρονο ακολουθιακό (ΑΣΑΚ), σύγχρονο ακολουθιακό (ΣΑΚΟ) ή άλλο (ΑΛΛΟ);



Καθηγητής Πασχάλης Αντώνης


Θέμα 4: Μέθοδος ώθησης φυσαλίδων (1,0)

Με χρήση του Θ. De Morgan ξανασχεδιάστε το κύκλωμα της εικόνας έτσι ώστε να φαίνονται οι εξισώσεις Boole με απλή οπτική εξέταση ως άθροισμα γινομένων.




Θέμα 5: Χρονισμός συνδυαστικής λογικής (1,0)

Υπολογίστε τις καθυστερήσεις διάδοσης t_{pd} και μόλυνσης t_{cd} του κυκλώματος της παραπάνω εικόνας. Χρησιμοποιήστε τις καθυστερήσεις πυλών (ps) του πίνακα.




Πύλη	tpd	t _{cd}	Πύλη	t _{pd}	tcd
NOT	15	10	XOR-2	60	40
NAND-2	20	15	AND-2	30	25
NAND-3	30	25	AND-3	40	30
NOR-2	30	25	OR-2	40	30
NOR-3	45	35	OR-3	55	45



Θέμα 6: Ψηφιακά δομικά στοιχεία (0,5)

Πώς αποθηκεύει δεδομένα η μνήμη PROM και τί συμβαίνει κατά τον προγραμματισμό της;



Θέμα 7: Σχεδίαση συνδυαστικής λογικής - VHDL (2,25)

Στο πλαίσιο της σχεδίασης του κυκλώματος με εισόδους Α, Β, C, D και εξόδους Χ, Υ, του οποίου η συμπεριφορά περιγράφεται σε VHDL με δύο δομές process ως εξής::


U1: process (A,B,C,D) begin
 if ((A = '1') and (B /= C))
 then X <= '1';
 elsif ((A = '0') and (B = C))
 then X <= '1';
 else X <= '0'; end if;
end process;</pre>


U2: process (A,B,C,D) begin
 if ((A = B) and (C = D)) then Y <= '1';
 else Y <= '0'; end if;
end process;</pre>

7.1 Να συμπληρώσετε τον πίνακα αλήθειας.

A	В	C	D	X	Y	A	В	C	D	X	Y
0	0	0	0	1	1	1	0	0	0	0	0
0	0	0	1	1	0	1	0	0	1	0	0
0	0	1	0	0	0	1	0	1	0	i	0
0	0	1	1	O	1	1	0	1	1	1	0
0	1	0	0	0	0	1	1	0	0	1	1
0	1	0	1	0	0	1	1	0	1	1	G
0	1	1	0	1	0	1	1	1	0	0	0
0	1	1	1	1	0	1	1	1	1	0	1


7.2 Να βρείτε την ελαχιστοποιημένη εξίσωση Boole της συνάρτησης X με K-map ως άθροισμα γινομένων. Στη συνέχεια, να αποδείξετε αλγεβρικά πως μειώνεται το υλικό με τη χρήση πυλών XOR/XNOR





0,25


7.3 Να υλοποιήσετε τη συνάρτηση Y με τη χρήση ενός πολυπλέκτη 4 σε 1 με εισόδους επιλογής Α, Β και πύλες 2 εισόδων




Θέμα 8: To A-B Flip-Flop - VHDL (2,0)

Δίδεται ο πίνακας λειτουργιών του A-B Flip-Flop.


8.1 Να δοθεί η εξίσωση Boole με τη χρήση του K-map και να απλοποιηθεί αλγεβρικά, ώστε να προκύπτει η χρήση του πολυπλέκτη 2 σε 1 και της πύλης XOR.



8.2 Να δώσετε το σχηματικό διάγραμμα του Α-Β F/F.




8.3 Να συμπληρώσετε στη VHDL την αρχιτεκτονική του.





Θέμα 9: Διάγραμμα Καταστάσεων (0,75)

Να σχεδιάσετε το διάγραμμα μεταβολής κατάστασης του ανιχνευτή ακολουθίας 3 διαδοχικών ψηφίων με σειριακή είσοδο Χ και σειριακή έξοδο Υ (Y=1 κάθε φορά που ανιχνεύει την ακολουθία). Αρχικοποιείται με Reset.





2/2






0





Υπολογίστε τις καθυστερήσεις διάδοσης t_{pd} και μόλυνσης t_{cd} του κυκλώματος της παρακάτω εικόνας και επιλέξος σωστή απάντηση. Χρησιμοποιήστε τις καθυστερήσεις πυλών (ps) του πίνακα.



Πύλη	t_{pd}	t_{cd}	Πύλη	t _{pd}	t_{cd}
NOT	15	10	XOR-2	60	40
NAND-2	30	25	XNOR-2	50	30
NAND-3	30	25	AND-2	30	25
NOR-2	20	15	AND-3	40	30
NOR-3	45	35	OR-2	40	30

$$\bigcirc$$
 t $_{pd}=150~ps$ Kal t $_{cd}=75~ps$

$$\bigcirc$$
 $t_{pd} = 130 \ ps$ Kal $t_{cd} = 45 \ ps$


$$\bigcirc$$
 t $_{pd}=120~ps$ Kal t $_{cd}=40~ps$

$$\bigcirc$$
 $t_{pd} = 110~ps$ kal $t_{cd} = 40~ps$

$$\bigcirc$$
 t $_{pd}=110~ps$ KQL t $_{cd}=45~ps$

$$\bigcirc$$
 $t_{pd} = 150 \ ps$ kal $t_{cd} = 50 \ ps$

Ποια είναι η σωστή εξίσωση Boole της συνάρτησης Υ που υλοποιείται από το κύκλωμα της Εικόνας;




$$\bigcirc Y = \overline{A}B + AC\overline{D}$$

$$\bigcirc Y = \overline{A}B + A(C + D)$$

$$\bigcirc Y = A \overline{B} + A (Cxor D)$$

$$\bigcirc Y = \overline{A}B + AD + A\overline{C}$$



Έστω το ακόλουθο VHDL πρόγραμμα. Επιλέξτε ποια από τις ακόλουθες εντολές θα μπορούσε να είναι έγκυρη εντολή μέσα στο process.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Exercise is port (
    I1, I2: in STD LOGIC;
            out STD LOGIC);
end Exercise;
architecture BEHAVIORAL of Exercise is
signal S: STD LOGIC;
begin
process (I1, I2) is
variable V : STD LOGIC;
begin
....
end process;
end BEHAVIORAL;
```

- \bigcirc O := I1 and I2;
- S := I1 and I2;
- S <= I1 and I2;</p>
- S <= I1 and O;</p>