Projeto e Verificação de um Coprocessador de Efeitos de Áudio com Interface AXI4-Lite

Felipe Marinho
Programa de Residência CI Digital, Instituto Hardware BR
Brasília, Brasil
felipemarinho92020@gmail.com

***Resumo*—Este trabalho apresenta o projeto e a verificação de um coprocessador digital de efeitos de áudio controlado por um processador RISC-V. O núcleo reúne bypass, filtro passa-baixa, hard clipper, bitcrusher, volume e delay com realimentação. A comunicação foi implementada por AXI4-Lite e validada em FPGA com o NEORV32. A regressão em Universal Verification Methodology (UVM) aprovou 1.022 comparações, com cobertura funcional de 91,18%. A implementação em FPGA operou a 50 MHz sem violações de setup, e o fluxo de Design for Testability (DFT) conectou os 282 registradores elegíveis a uma cadeia de scan. Os resultados também mostram o custo da comunicação quando apenas uma amostra é processada por transação.**

***Palavras-chave*—coprocessador, efeitos de áudio, RISC-V, AXI4-Lite, UVM, FPGA, DFT**

I. Introdução

O processamento digital de áudio pode ser dividido entre software e hardware dedicado. Uma implementação exclusivamente em software é flexível, enquanto um coprocessador permite separar o processamento das tarefas de controle. Essa separação, entretanto, exige definir como as amostras e configurações são transferidas, como o resultado é retido até a leitura e como cada fronteira é verificada. Neste projeto, o NEORV32 [1] configura e envia amostras para um coprocessador RTL.

O objetivo foi construir e verificar esse caminho completo, do firmware à implementação física em FPGA. Para isso, os efeitos foram organizados em um núcleo independente, enquanto o controle das amostras e a interface de barramento permaneceram em blocos separados. Essa divisão permitiu verificar o núcleo em UVM, testar a integração em hardware e, depois, avaliar síntese lógica, simulação pós-síntese e inserção de scan.

Para reduzir problemas de integração, o projeto avançou por etapas. A primeira delas tratou apenas do núcleo de efeitos; a segunda acrescentou o periférico que controla a entrada e a saída das amostras. Com esse fluxo funcionando, o periférico foi encapsulado em AXI4-Lite [2], integrado ao NEORV32 e submetido aos fluxos de síntese.

II. Arquitetura Implementada

A arquitetura possui quatro blocos principais: firmware, processador NEORV32, wrapper AXI4-Lite e coprocessador de áudio. A comunicação entre software e hardware ocorre por registradores mapeados em memória, nos quais o firmware escreve as configurações e as amostras. O wrapper interpreta esses acessos e gera os pulsos locais usados pelo periférico, que aciona o núcleo e mantém o resultado estável até a leitura do processador.

Ao entrar no núcleo, a amostra é enviada aos caminhos de bypass, passa-baixa, hard clipper e bitcrusher, e o modo escolhe qual resultado seguirá adiante. O caminho selecionado passa então pelos blocos de delay e volume, nessa ordem. Sinais de *handshake* controlam essas transferências. Como a versão atual admite somente uma amostra pendente, o controle permanece simples e não há perda de dados, embora o throughput fim a fim fique limitado.

III. Metodologia de Verificação

Como cada camada apresenta responsabilidades diferentes, a estratégia de verificação também foi dividida por fronteiras. O `audio_fx_core` foi verificado em UVM [3] nos cenários `basic`, `delay`, `protocol`, `delay_edges` e `long`. O `audio_fx_peripheral` foi verificado por testbench próprio. A integração AXI foi testada fisicamente pelo firmware executado no NEORV32. As simulações utilizaram Xcelium, a implementação FPGA utilizou Vivado e a síntese lógica utilizou Genus com a biblioteca GPDK045.

A. Arquitetura do ambiente UVM

O teste seleciona um cenário e inicia uma sequence, responsável por produzir os sequence items. O sequencer organiza esses itens e o driver os converte em sinais aplicados ao `audio_fx_core` por uma interface virtual. Um monitor observa a mesma interface, reconstrói as transações e as distribui ao scoreboard e ao componente de cobertura. O scoreboard compara a saída do DUT com um modelo de referência, enquanto coverpoints, bins e cruzamentos medem os casos exercitados. Assertions verificam propriedades temporais da interface.

Essa arquitetura UVM foi aplicada somente ao núcleo de efeitos. O periférico foi verificado por teste dirigido e a interface AXI4-Lite gerada pelo Vivado foi exercitada na integração física com o NEORV32.

A regressão UVM atingiu cobertura funcional de 91,18%, correspondente a 31 de 34 bins, com as assertions exercitadas sem falhas. No cenário de 1.000 amostras, a latência observada ficou entre quatro e seis ciclos e o intervalo entre aceitações ficou entre cinco e sete ciclos.




Fig. 1. Integração do NEORV32 com o coprocessador por AXI4-Lite.

Tabela I
RESUMO DA VERIFICAÇÃO

Fronteira	Método	Resultado
Núcleo	UVM	1.022/1.022
Periférico	Teste dirigido	15/15
Integração	Firmware e FPGA	PASS
Netlist sintetizada	Simulação funcional	15/15
DFT	Modo funcional e shift	PASS

Tabela II
MÉTRICAS CONSOLIDADAS DO UVM

Métrica	Resultado
Cenários	5
Comparações	1.022/1.022
Cobertura funcional	31/34 (91,18%)
Latência observada	4–6 ciclos
Intervalo entre aceitações	5–7 ciclos




Fig. 2. Visão consolidada das métricas de cobertura e assertions da regressão UVM.

IV. RESULTADOS EM FPGA

O sistema foi implementado em uma Basys 3, com FPGA Artix-7 `xc7a35tcpg236-1`. O clock de entrada de 100 MHz foi convertido para um domínio interno de 50 MHz, compartilhado pelo NEORV32, pelo barramento e pelo coprocessador. A implementação roteada apresentou WNS de +4,468 ns, TNS igual a zero.

Um benchmark posterior comparou uma implementação C com o caminho de hard clipper seguido de volume, mantendo delay e feedback desativados. Um vetor de 1.000 amostras foi processado em cinco repetições. O contador de ciclos do RISC-V [4] mediu o lote completo, e as 1.000 saídas foram equivalentes. O software consumiu 115.194 ciclos por lote, enquanto o caminho de hardware consumiu 260.054 ciclos por lote.

Tabela III
BENCHMARK DE 1.000 AMOSTRAS A 50 MHZ

Caminho	Ciclos/lote	Ciclos/amostra	Tempo (ms)
Software	115.194	115,194	2,304
HW E2E (AXI + polling)	260.054	260,054	5,201

Neste relatório, portanto, o coprocessador não produziu aceleração fim a fim: o caminho de hardware foi aproximadamente 2,26 vezes mais lento. A medição inclui escritas e leituras AXI, polling e o protocolo de uma amostra por transação. Ela considera o custo da comunicação adotada, e não apenas a latência interna do datapath RTL.

V. SÍNTESE NO CADENCE

O `audio_fx_peripheral`, sem o wrapper AXI gerado pelo Vivado, foi sintetizado no Genus com período de 20 ns. O relatório indicou slack positivo de 10,628 ns e nenhum caminho violado. A memória comportamental de 256×16 bits foi mapeada em 4.096 flip-flops e ocupou 89,46% da área total. Portanto, esse resultado não representa uma macro SRAM.

VI. SIMULAÇÃO PÓS-SÍNTESE

A netlist mapeada gerada pelo Genus foi simulada no Xcelium com o mesmo teste dirigido utilizado na fronteira do periférico. Em modo funcional, as 15 verificações foram novamente aprovadas, demonstrando equivalência funcional para os casos exercitados após a síntese. Essa etapa verifica o comportamento lógico da netlist, enquanto os atrasos foram avaliados pela análise estática de timing do Genus.

VII. FLUXO DFT

No fluxo de DFT, os 4.096 registradores da memória foram definidos como non-scan. Os 282 registradores elegíveis da lógica de controle foram conectados a uma cadeia de scan, sem violações das regras DFT. A netlist preservou as 15 verificações funcionais e o deslocamento dos 282 estágios foi aprovado.

O ensaio comprova a conectividade estrutural da cadeia e o deslocamento de seus 282 estágios, mas não inclui geração de padrões ATPG nem cobertura de falhas.

Tabela IV
RESULTADOS DO FLUXO DE DFT

Métrica	**Resultado**
Registradores da memória non-scan	4.096
Registradores elegíveis em scan	282/282
Cadeias de scan	1
Violações de regras DFT	0
Teste de deslocamento	PASS

VIII. CONCLUSÃO

Foi implementado e verificado um coprocessador de efeitos de áudio controlado por um processador RISC-V através de AXI4-Lite. O projeto foi validado no nível RTL, no periférico, em FPGA e em netlists sintetizadas.

Não foram incluídos áudio contínuo por I2S nem mecanismos para manter várias amostras pendentes, como FIFO e DMA. Também ficaram fora do escopo uma macro OpenRAM, simulação com atrasos SDF e geração ATPG.

REFERÊNCIAS

[1] S. Nolting, "The NEORV32 RISC-V Processor," documentação técnica on-line. [Online]. Disponível: https://stnolting.github.io/neorv32/. Acesso em: 5 nov. 2026.

[2] Arm Ltd., "AMBA AXI and ACE Protocol Specification," ARM IHI 0022H, 2020. [Online]. Disponível: https://developer.arm.com/documentation/ihi0022/h/.

[3] IEEE, "IEEE Standard for Universal Verification Methodology Language Reference Manual," IEEE Std 1800.2-2020, 2020.

[4] RISC-V International, "The RISC-V Instruction Set Manual, Volume II: Privileged Architecture," versão 20240411, 2024.