

PRÁCTICO 2 - Direccionamiento y Lógica de Decodificación de Memorias

Mapa de memoria






Tabla de capacidad de direccionamiento y unidades de almacenamiento de información

N bits (2 ^N)	Capacidad (en words)	N bits (2 ^N)	Capacidad (en words)	Símbolo [Prefijo]
2 ¹	= 2 words	2 ¹⁰	= 1024 words	= 1Kw [Kilo]
2 ²	= 4 words	2 ²⁰	= 1024 Kw	= 1Mw [Mega]
2 ³	= 8 words	2 ³⁰	= 1024 Mw	= 1Gw [Giga]
2 ⁴	= 16 words	2 ⁴⁰	= 1024 Gw	= 1Tw [Tera]
2 ⁵	= 32 words	2 ⁵⁰	= 1024 Tw	= 1Pw [Peta]
2 ⁶	= 64 words			
2 ⁷	= 128 words			
2 ⁸	= 256 words			
2 ⁹	= 512 words			

Ejemplo de conexión en **paralelo** (para aumentar el ancho de palabra)



Ejemplo de conexión en **serie** (para aumentar la capacidad de direccionamiento)



Ejercicio 1:

Dados los siguientes bloques de memoria:

- | | |
|-----------------|-----------------|
| 1) 8Kbyte | 5) 16Knibble |
| 2) 256 x 16bits | 6) 32Mbyte |
| 3) 2Kbits | 7) 16K x 32bits |
| 4) 4K x 4bits | 8) 1024Kbyte |

Se pide:

- Ordenar los bloques de forma descendente según su capacidad total.
- Ordenar los bloques de forma ascendente según su cantidad de palabras.

Ejercicio 2:

Cuántos “chip” de memoria RAM de 2K palabras x 8 bits se necesitan para implementar un banco de memoria de:

- 2K palabras de 16 bits?
- 4K palabras de 8 bits?
- 4K palabras de 16 bits?

Ejercicio 3:


Construir un sistema de memoria RAM de 4K palabras de 16 bits mediante la utilización de “chips” de memoria de:

- A. 4K palabras de 8 bits.
- B. 1K palabras de 16 bits.
- C. 2K palabras de 8 bits.

Ejercicio 4:

Basados en el sistema de memoria mostrado en la figura, se pide:


- A. Completar los cuadros en línea de puntos con los faltantes de cantidad de señales y su denominación (A[..] o D[..]) para los bloques #1, #2, #3 y #4.
- B. Desarrollar el mapa de memoria implementado, indicando la dirección de inicio y final de cada bloque. Especificar si se trata de un rango real o de posiciones imagen.



Ejercicio 5:

Construir un sistema de memoria como el que se muestra en el mapa de memoria de la figura. Se dispone para su implementación con los siguientes “chip” de memoria: EPROM de 2K x 8 bits y RAM de 2K x 4 bits.

- A. Realizar una implementación que NO genere posiciones imagen en el espacio no implementado.
- B. Realizar una implementación en la cual se generen posiciones imagen del contenido de la EPROM y la RAM a lo largo de todo el espacio direccionable. Analizar: ¿cuántas veces se replica el contenido de la RAM? y ¿cuántas veces se replica el contenido de la EPROM?, ¿por qué?



Ejercicio 6:

Basados en el sistema de memoria mostrado en la figura, se pide:

- A. Calcular el máximo espacio direccionable por el procesador expresado en palabras de 16 bits.
- B. Desarrollar el mapa de direcciones implementado indicando el inicio y final de cada bloque de memoria.
- C. Indicar en qué bloque se encuentran las siguientes direcciones:
- i. 0x0654321
 - ii. 0x0ABCDEF
 - iii. 0x0FEDCBA
 - iv. 0x0123456
 - v. 0x2000000
- D. ¿Esta implementación genera posiciones imagen de algún bloque de memoria?, ¿Por qué?

Arquitectura de Computadoras II
Dr. Ing. Agustín Laprovitta - Ing. Delfina Velez Ibarra

