FUNDAÇÃO UNIVERSIDADE FEDERAL DO AMAZONAS FACULDADE DE TECNOLOGIA ENGENHARIA DA COMPUTAÇÃO

INTRODUÇÃO AOS SISTEMAS EMBARCADOS

RELATÓRIO DO TRABALHO 5

FELIPE DE MENEZES SANTOS

RELATÓRIO DO TRABALHO V

Trabalho proposto pelo prof. Dr. Raimundo Barreto na disciplina de Introdução aos Sistemas Embarcados.

PROFESSOR: RAIMUNDO DA SILVA BARRETO

DESCRIÇÃO DO SISTEMA

O sistema para a resolução do problema proposto consiste em três blocos, onde há um divisor de clock da frequência de 50MHz para 1Hz, uma máquina de estados, onde há a relação das entradas com as saídas do sistema além do decodificador decimal do display de 7 segmentos, responsável pela exibição do tempo em segundos de cada estado na tela.

O sistema funciona da seguinte forma: O estado inicial do sistema possui o sinal verde dos veículos e o vermelho dos pedestres ligados e todo o restante apagado, pressionando-se o botão de start aguarda-se 3 segundos até o sinal verde para os veículos começar a piscar durante 3 segundos, então o sinal amarelo é acionado por 3 segundos, apaga e o vermelho é acionado por 3 segundos. Só então o sinal vermelho e o verde do pedestre é apagado e acionado, respectivamente. Após 3 segundos o sistema volta para o estado original. Apertando-se o botão de reset o sistema volta para o estado inicial a qualquer momento.

Node Name	Direction	Location
in_ clk_placa	Input	PIN_L1
out displaya[6]	Output	PIN_J2
out displaya[5]	Output	PIN_J1
out displaya[4]	Output	PIN_H2
out displaya[3]	Output	PIN_H1
out displaya[2]	Output	PIN_F2
out displaya[1]	Output	PIN_F1
out displaya[0]	Output	PIN_E2
out displayb[6]	Output	PIN_E1
out displayb[5]	Output	PIN_H6
out displayb[4]	Output	PIN_H5
out displayb[3]	Output	PIN_H4
out displayb[2]	Output	PIN_G3
out displayb[1]	Output	PIN_D2
out displayb[0]	Output	PIN_D1
rst rst	Input	PIN_R22
out sinalAmareloV_p	Output	PIN_R17
out sinalVerdeP_p	Output	PIN_U18
out sinalVerdeV_p	Output	PIN_U22
out sinalVermelhoP_p	Output	PIN_Y18
out sinalVermelhoV_p	Output	PIN_R18
start start	Input	PIN_R21

Figura 1 - Pinagem escolhida na FPGA para as entradas e saídas do projeto

DIAGRAMA CAIXA-PRETA




DIAGRAMA DE BLOCOS




DIAGRAMA MÁQUINA DE ESTADOS

