

COMPUTER ORGANIZATION AND DESIGN




The Hardware/Software Interface

Capítulo 4

O Processador

Controle

- Implementação simples acrescentando uma função de controle simples
- Cobre as instruções: lw, sw, beq, add, sub, and, or e slt
- Posteriormente, desenvolveremos o projeto para incluir uma instrução jump (j)





- ULA usada para Apêndice D
 - Load/Store: F = adicionar
 - Desvio: F = subtrair
 - Tipo R: F depende do campo de função

ALU control	Function			
0000	AND			
0001	OR			
0010	add			
0110	subtract			
0111	set-on-less-than			
1100	NOR			






 Definir as entradas do controle da ALU com base no controle OpALU de 2 bits e no código de function (função) de 6 bits

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
R-type	10	set on less than	101010	set on less than	0111

FIGURE 4.12 How the ALU control bits are set depends on the ALUOp control bits and the different function codes for the R-type instruction. Copyright © 2009 Elsevier Inc. All rights reserved







- Suponha 2 bits ALUOp derivados do opcode
 - A lógica combinacional deriva o controle da ULA (ALU)

AL	U O p							
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0	Operation
0	0	Х	Х	Х	X	Х	Х	0010
0	1	X	Х	Х	Х	Х	X	0110
1	0	Х	Х	0	0	0	0	0010
1	X	X	Х	0	0	1	0	0110
1	0	X	Х	0	1	0	0	0000
1	0	Х	Х	0	1	0	1	0001
1	X	X	Х	1	0	1	0	0111

FIGURE 4.13 The truth table for the 4 ALU control bits (called Operation). Copyright © 2009 Elsevier Inc. All rights reserved

Não existe função lógica para Operation3. Isso porque essa linha de controle só é usada para a operação NOR, que não é necessária para o subconjunto MIPS da Figura 4.12.



AL	U O p	Function code fields						
ALUOp1	ALUOp0	F5 F4 F3 F2 F1 F0						
0	1	Х	X	X	X	X	Х	
1	X	Х	Х	Х	Х	1	Х	

a. The truth table for Operation2 = 1 (this table corresponds to the second to left bit of the Operation field in Figure D.2.1)

ALI	J O p	Function code fields						
ALUOp1	ALUOp0	F5 F4 F3 F2 F1 F0						
0	X	X	Χ	Х	X	Χ	X	
X	X	Х	Χ	Х	0	Χ	Х	

b. The truth table for Operation 1 = 1

AL	UOp	Function code fields						
ALUOp1	ALUOp0	F5 F4 F3 F2 F1 F0						
1	Х	X	Х	X	X	X	1	
1	Х	Х	Х	1	X	Х	Х	

c. The truth table for Operation0 = 1

FIGURE D.2.2 The truth tables for three ALU control lines. Only the entries for which the output is 1 are shown. Copyright © 2009 Elsevier Inc. All rights reserved







FIGURE D.2.3 The ALU control block generates the four ALU control bits, based on the function code and ALUOp bits. This logic is generated directly from the truth table in Figure D.2.2. Copyright © 2009 Elsevier Inc. All rights reserved








- Para o caminho de dados construído na Figura 4.15 identificar:
 - Os campos de uma instrução
 - As linhas de controle necessárias








- Os campos de uma instrução
 - Opcode contido nos bits 31:26
 - Iremos nos referir a esse campo como Op[5:0].
 - Os dois registradores a serem lidos sempre são especificados pelos campos rs e rt, nas posições 25:21 e 20:16
 - Isso é verdade para as instruções tipo R, branch equal e store



Sinais de controle derivados da instrução







- Os campos de uma instrução
 - Registrador de base para as instruções load e store está sempre nas posições de bit 25:21 (rs)
 - Offset de 16 bits para branch equal, load e store está sempre nas posições 15:0
 - Registrador de destino está em um de dois lugares
 - Para um load, ele está nas posições 20:16 (rt)
 - Para uma instrução tipo R, ele está nas posições 15:11 (rd)



Sinais de controle derivados da instrução










Datapath Com Controle

Nome do sinal	Efeito quando inativo (0)	Efeito quando ativo (1)
RegDst	O número do registrador destino para entrada Registrador para escrita vem do campo rt (bits 20:16).	O número do registrador destino para a entrda Registrador para escrita vem do campo rd (bits 15:11)
RegWrite	Nenhum.	O registrador na entrada Registrador para escrita é escrito com o valor da entrada Dados para escrita.
ALUSrc	O segundo operando da ALU vem da segunda saída do banco de registradores (Read data 2).	O segundo operando da ALU consiste nos 16 bits mais baixos da instrução com sinal estendido.
PCSrc	O PC é substituído pela saída do somador que calcula o valor de PC+4. Obs.: PCSrc = (sinal controle Branch) AND (Zero ULA)	O PC é substituído pela saída do somador que calcula o destino do desvio.
MemRead	Nenhum.	O conteúdo da memória de dados designado pela entrada Address é colocado na saída Read data.
MemWrite	Nenhum.	O conteúdo da memoria de dados designado pela entrada Address é substituído pelo valor na entrada Write data.
MemtoReg	O valor enviado à entrada Write data do banco de registradores vem da ALU.	O valor enviado à entrada Write data do banco de registradores vem da memória de dados.



Datapath Com Controle







Instruction	RegDst	ALUSrc	Memto- Reg	The second secon	Mem- Read		Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
l w	0	1	1	1	1	0	0	0	0
SW	Х	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Control	Signal name	R-format	lw	sw	beq
	Op5	0	1	1	0
•	Op4	0	0	0	0
	0p3	0	0	1	0
Inputs	Op2	0	0	0	1
Î	Op1	0	1	1	0
•	Op0	0	1	1	0
	RegDst	1	0	Х	Х
•	ALUSrc	0	1	1	0
	MemtoReg	0	1	Х	Х
•	RegWrite	1	1	0	0
Outputs	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

FIGURE D.2.4 The control function for the simple one-clock implementation is com pletely specified by this truth table. This table is the same as that shown in Figure 4.22. Copyright © 2009 Elsevier Inc. All rights reserved








FIGURE D.2.5 The structured implementation of the control function as described by the truth table in Figure D.2.4. The structure, called a programmable logic array (PLA), uses an array of AND gates followed by an array of OR gates. Copyright © 2009 Elsevier Inc. All rights reserved



Instruction	RegDst	ALUSrc	Memto- Reg	Reg- Write	Mem- Read	Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	Х	0	X	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Tipo R

- A Figura 4.19 mostra a operação para uma instrução tipo R, como add \$t1,\$t2,\$t3
 - A instrução é buscada e o PC é incrementado
 - \$t2 e \$t3 são lidos do banco de registradores, e a unidade de controle principal calcula a definição das linhas de controle também durante essa etapa
 - A ALU opera nos dados lidos do banco de registradores, usando o código de função (bits 5:0, que é o campo funct, da instrução) para gerar a função da ALU
 - O resultado da ALU é escrito no banco de registradores usando os bits 15:11 da instrução para selecionar o registrador de destino (\$t1)




Instruction	RegDst	ALUSrc	Memto- Reg	Reg- Write	Mem- Read	Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	Х	0	X	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Tipo R







Instruction	RegDst	ALUSrc	Memto- Reg	The second secon	Mem- Read	Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Load

- A Figura 4.20 mostra a operação para uma instrução Load, como lw \$t1,offset(\$t2)
 - A instrução é buscada e o PC é incrementado
 - \$t2 é lido do banco de registradores
 - A ALU calcula a soma do valor lido do banco de registradores com os 16 bits menos significativos com sinal estendido da instrução (offset)
 - A soma da ALU é usada como o endereço para a memória de dados
 - Os dados da unidade de memória são escritos no banco de registradores; o registradorde destino é fornecido pelos bits 20:16 da instrução (\$t1)




Instruction	RegDst	ALUSrc	Memto- Reg	The second secon	Mem- Read	Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Load







Instruction	RegDst	ALUSrc	Memto- Reg		Mem- Read		Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Branch-on-Equal

- A Figura 4.21 mostra a operação para uma instrução Branch, como beq \$t1,\$t2,offset
 - A instrução é buscada e o PC é incrementado
 - \$t1 e \$t2, são lidos do banco de registradores
 - A ALU realiza uma subtração dos valores de dados lidos do banco de registradores. O valor de PC + 4 é somado aos 16 bits menos significativos com sinal estendido (offset) deslocados de dois para a esquerda; o resultado é o endereço de destino do desvio
 - O resultado Zero da ALU é usado para decidir qual resultado do somador deve ser armazenado no PC




Instruction	RegDst	ALUSrc	Memto- Reg		Mem- Read		Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1

FIGURE 4.18 The setting of the control lines is completely determined by the opcode fields of the instruction. The first row of the table corresponds to the R-format instructions (add , sub , AND , OR , and slt). Copyright © 2009 Elsevier Inc. All rights reserved



Instrução Branch-on-Equal






Implementando Jumps



- Jump usa endereço
- Atualiza o PC com a concatenação de:
 - 4 bits superiores do PC (bits 31:28)
 - 26 bits jump address (bits 25:0)
 - 00_{bin} nos bits menos significativos
- Precisa de um sinal de controle extra decodificado do opcode



Datapath Com Jumps







Referências

 Seções 4.4, Apêndice D - "Organização e Projeto de Computadores - A Interface Hardware/Software, David A. Patterson & John L. Hennessy, Campus, 4 edição, 2013.

