

UTFPR – Universidade Tecnológica Federal do Paraná – Campus Campo Mourão DACOM – Departamento de Computação COCIC – Coordenação de Ciência da Computação Curso: Ciência da Computação

BCC34G – Sistemas Operacionais Lista de Exercícios #07 – Gerência da Memória

- 1. Cite diferenças entre endereços lógicos e físicos. [1]
- 2. Por que os tamanhos de página são sempre potências de 2? [1]
- 3. Considere um espaço de endereçamento lógico de 64 páginas de 1.024 palavras (WORD) cada uma, mapeado para uma memória física de 32 quadros. (a) Quantos bits há no endereço lógico? (b) Quantos bits há no endereço físico? [1]
- 4. Como é organizado o espaço de memória de um processo? [4]
- 5. Explique os conceitos de fragmentação interna e externa. [1]
- 6. Dadas cinco partições de memória de 100 KB, 500 KB, 200 KB, 300 KB e 600 KB (em ordem), como os algoritmos do first-fit, best-fit e worst-fit alocariam processos de 212 KB, 417 KB, 112 KB e 426 KB (em ordem)? Que algoritmo faz o uso mais eficiente da memória?
- 7. Compare as técnicas de paginação e segmentação para o gerenciamento de memória.
- 8. A maioria dos sistemas permite que programas aloquem mais memória ao seu espaço de endereçamento durante a execução. Dados alocados nos segmentos de programas do *heap* são um exemplo deste tipo de alocação de memória. O que é necessário para suportar a alocação de memória dinâmica nos esquemas a seguir? (a) Alocação de memória contígua; (b) Segmentação pura e (c) Paginação pura. [1]
- 9. Compare os esquemas de alocação de memória contígua, de segmentação pura e de paginação pura para a organização da memória principal em relação a fragmentação externa, fragmentação interna e possibilidade de compartilhar código entre processos. [1]
- 10. Supondo um tamanho de página de 1KB, quais são os números de página e deslocamentos para as referências de endereço a seguir (fornecidas como números decimais): 2375, 19366, 30000, 256 e 16385. [1]
- 11. Considere um espaço de endereçamento lógico de 32 páginas com 1024 palavras por página, mapeado para uma memória física de 16 quadros. Quantos bits são requeridos no endereço lógico? Quantos bits são requeridos no endereço físico? [1]
- 12. Considere um sistema de computação com um endereço lógico de 32 bits e um tamanho de página de 4 KB. O sistema suporta até 512 MB de memória física. Quantas entradas existem em cada uma das tabelas de páginas a seguir? (a) Uma tabela de páginas convencional com um único nível. (b) Uma tabela de páginas invertida. [1]
- 13. Considere um sistema de paginação com a tabela de páginas armazenada em memória. (a.) Se uma referência à memória levar 200 nanossegundos, quanto tempo levará uma referência à memória paginada? (b.) Se adicionarmos TLBs e 75% de todas as referências à tabela de páginas estiverem nos TLBs, qual será o tempo efetivo de referência à memória? (Suponha que o encontro de uma entrada na tabela de páginas nos TLBs leve um tempo 0.) [1]
- 14. Considere a tabela de segmentos a seguir:

Segment Base L	ength
0 219	600
1 2300	14
2 90	100
3 1327	580
4 1952	96

Quais são os endereços físicos para os endereços lógicos (segmento, tamanho): (a) 0,430 (b) 1,10 e (c) 2,500. [1]

15. Considere um sistema com endereços físicos e lógicos de 32 bits, que usa tabelas de páginas com três níveis. Cada nível de tabela de páginas usa 7 bits do endereço lógico, sendo os restantes usados para o *offset* (deslocamento). Cada entrada das tabelas de páginas ocupa 32 bits. Calcule, indicando seu raciocínio: (a) O tamanho das páginas e quadros, em bytes. (b) O tamanho máximo de memória que um processo pode ter, em bytes e páginas. (c) O espaço ocupado pela tabela de páginas para um processo com apenas uma página de código, uma página de dados e uma página de pilha. As páginas de código e de dados se encontram no



UTFPR – Universidade Tecnológica Federal do Paraná – Campus Campo Mourão DACOM – Departamento de Computação COCIC – Coordenação de Ciência da Computação Curso: Ciência da Computação


BCC34G – Sistemas Operacionais Lista de Exercícios #07 – Gerência da Memória

início do espaço de endereçamento lógico, enquanto a pilha se encontra no final do mesmo. (d) Idem, caso todas as páginas do processo estejam mapeadas na memória. [4]

16. Considere o programa C a seguir:

```
int X[N];
int step = M; /* M e uma constante predefinida */
for (int i = 0; i < N; i += step) X[i] = X[i] + 1;</pre>
```

- (a) Se esse programa for executado em uma máquina com um tamanho de página de 4 KB e uma TLB de 64 entradas, quais valores de M e N causarão uma falha de TLB para cada execução do laço interno? (b) Sua resposta na parte (a) seria diferente se o laço fosse repetido muitas vezes? [2]
- 17. Uma máquina tem um espaço de endereçamento de 32 bits e uma página de 8 KB. A tabela de páginas é inteiramente em hardware, com uma palavra de 32 bits por entrada. Quando um processo inicializa, a tabela de páginas é copiada para o hardware, a uma palavra a cada 100 ns. Se cada processo for executado por 100 ms (incluindo o tempo para carregar a tabela de páginas), qual fração do tempo da CPU será devotado ao carregamento das tabelas de páginas? [2]
- 18. Suponha que uma máquina tenha endereços virtuais de 48 bits e endereços físicos de 32 bits. (a) Se as páginas têm 4 KB, quantas entradas há na tabela de páginas se ela tem apenas um único nível? Explique. (b) Suponha que esse mesmo sistema tenha uma TLB (*Translation Lookaside Buffer*) com 32 entradas. Além disso, suponha que um programa contenha instruções que se encaixam em uma página e leia sequencialmente elementos inteiros, longos, de um conjunto que compreende milhares de páginas. Quão efetivo será o TLB para esse caso? [2]
- 19. Suponha que uma máquina tenha endereços virtuais de 38 bits e endereços físicos de 32 bits. (a) Qual é a principal vantagem de uma tabela de páginas em múltiplos níveis sobre uma página de um único nível? (b) Com uma tabela de página de dois níveis, páginas de 16 KB e entradas de 4 bytes, quantos bits devem ser alocados para o diretório de páginas e para a tabela de páginas dos diretórios? [2]
- 20. Um computador com um endereço de 32 bits usa uma tabela de páginas de dois níveis. Endereços virtuais são divididos em um campo de tabela de páginas de alto nível de 9 bits, um campo de tabela de páginas de segundo nível de 11 bits e um deslocamento. Qual o tamanho das páginas e quantas existem no espaço de endereçamento? [2]
- 21. Um computador tem endereços virtuais de 32 bits e páginas de 4 KB. O programa e os dados juntos encaixam-se na página mais baixa (0–4095). A pilha encaixa-se na página mais alta. Quantas entradas são necessárias na tabela de páginas se a paginação tradicional (de um nível) for usada? Quantas entradas da tabela de páginas são necessárias para a paginação de dois níveis, com 10 bits em cada parte?
- 22. Uma máquina tem endereços virtuais de 48 bits e endereços físicos de 32 bits. As páginas têm 8 KB. Quantas entradas são necessárias para uma tabela de páginas linear de um único nível? [2]
- 23. Um computador com uma página de 8 KB, uma memória principal de 256 KB e um espaço de endereçamento virtual de 64 GB usa uma tabela de página invertida para implementar sua memória virtual. Qual tamanho deve ter a tabela de dispersão para assegurar um comprimento médio da lista encadeada por entrada da tabela menor que 1? Presuma que o tamanho da tabela de dispersão seja uma potência de dois. [2]
- 24. O que é uma falta de página? Quais são suas causa possíveis e como o sistema operacional deve tratá-las? [4]
- 25. Calcule o tempo médio efetivo de acesso à memória se o tempo de acesso à RAM é de 5 ns, o de acesso ao disco é de 5 ms e em média ocorre uma falta de página a cada 1.000.000 (10⁶) de acessos à memória. Considere que a memória RAM sempre tem espaço livre para carregar novas páginas. Apresente e explique seu raciocínio. [4]
- 26. Considerando um sistema de 32 bits com páginas de 4 KBytes e um TLB com 64 entradas, calcule quantos erros de cache TLB são gerados pela execução de cada um dos laços a seguir. Considere somente os acessos à matriz buffer (linhas 5 e 9), ignorando páginas de código, heap e stack. Indique seu raciocínio. [4]





BCC34G – Sistemas Operacionais Lista de Exercícios #07 – Gerência da Memória

```
unsigned char buffer[4096][4096];

for (int i=0; i<4096; i++) // laço 1
    for (int j=0; j<4096; j++)
        buffer[i][j] = 0;

for (int j=0; j<4096; j++) // laço 2
    for (int i=0; i<4096; i++)
        buffer[i][j] = 0;</pre>
```

- 27. Considerando um sistema com tempo de acesso à RAM de 50 ns, tempo de acesso a disco de 5 ms, calcule quanto tempo seria necessário para efetuar os acessos à matriz do exercício anterior nos dois casos (laço 1 e laço 2). Considere que existem 256 quadros de 4.096 bytes (inicialmente vazios) para alocar a matriz e despreze os efeitos do cache TLB. [4]
- 28. Repita o exercício anterior, considerando que a memória RAM está saturada: para carregar uma nova página na memória é necessário antes abrir espaço, retirando outra página. [4]
- 29. Considere um sistema de memória com quatro quadros de RAM e oito páginas a alocar. Os quadros contêm inicialmente as páginas 7, 4 e 1, carregadas em memória nessa sequência. Determine quantas faltas de página ocorrem na sequência de acesso {0, 1, 7, 2, 3, 2, 7, 1, 0, 3}, para os algoritmos de escalonamento de memória FIFO, OPT e LRU. [4]
- 30. Um computador tem 8 quadros de memória física; os parâmetros usados pelo mecanismo de memória virtual são indicados na tabela a seguir. Qual será a próxima página a ser substituída, considerando os algoritmos LRU, FIFO, segunda chance e NRU? Indique seu raciocínio. [4]

página	carga na memória	último acesso	bit R	bit M
p_0	14	58	1	1
p_1	97	97	1	0
p_2	124	142	1	1
p_3	47	90	0	1
p_4	29	36	1	0
p_5	103	110	0	0
p_6	131	136	1	1
p_7	72	89	0	0

- 31. Considere um sistema com 4 quadros de memória. Os seguintes valores são obtidos em dez leituras consecutivas dos bits de referência desses quadros: 0101, 0011, 1110, 1100, 1001, 1011, 1010, 0111, 0110 e 0111. Considerando o algoritmo de envelhecimento, determine o valor final do contador associado a cada página e indique que quadro será substituído. [4]
- 32. Em um sistema que usa o algoritmo WSClock, o conteúdo da fila circular de referências de página em t_c = 220 é indicado pela tabela a seguir. Considerando que o ponteiro está em p_0 e que τ = 50, qual será a próxima página a substituir? E no caso de τ = 100?
- 33. Suponha que o algoritmo de substituição de página WS-Clock use um τ de dois tiques, e o estado do sistema é dado a seguir. Os bits V, R e M significam Válido, Referenciado e Modificado, respectivamente. (a) Se uma interrupção de relógio ocorrer no tique 10, mostre o conteúdo das entradas da nova tabela. Explique. (Você pode omitir as entradas que seguirem inalteradas.) (b) Suponha que em vez de uma interrupção de relógio, ocorra uma falta de página no tique 10 por uma solicitação de leitura para a página 4. Mostre o conteúdo das entradas da nova tabela. Explique. (Você pode omitir as entradas que seguirem inalteradas.) [2]

UTFPR – Universidade Tecnológica Federal do Paraná – Campus Campo Mourão DACOM – Departamento de Computação COCIC – Coordenação de Ciência da Computação Curso: Ciência da Computação

BCC34G – Sistemas Operacionais Lista de Exercícios #07 – Gerência da Memória

Página	Marcador do tempo	V	R	М
0	6	1	0	1
1	9	1	1	0
2	9	1	1	1
3	7	1	0	0
4	4	0	0	0

- 34. Quanto tempo é necessário para carregar um programa de 64 KB de um disco cujo tempo médio de procura é 5 ms, cujo tempo de rotação é 5 ms e cujas trilhas contêm 1 MB (a) para um tamanho de página de 2 KB? (b) para um tamanho de página de 4 KB? As páginas estão espalhadas aleatoriamente em torno do disco e o número de cilindros é tão grande que a chance de duas páginas estarem no mesmo cilindro é desprezível. [2]
- 35. Um computador tem quatro quadros de páginas. O tempo de carregamento, tempo de último acesso e os bits R e M para cada página são como mostrados a seguir (os tempos estão em tiques de relógio). (a) Qual página NRU substituirá? (b) Qual página FIFO substituirá? (c) Qual página LRU substituirá? (d) Qual página segunda chance substituirá?

Página	Carregado	Última referência	R	М
0	126	280	1	0
1	230	265	0	1
2	140	270	0	0
3	110	285	1	1

36. Consideramos um programa que tem os dois segmentos mostrados a seguir consistindo em instruções no segmento 0, e dados leitura/escrita no segmento 1. O segmento 0 tem proteção contra leitura/execução, e o segmento 1 tem proteção apenas contra leitura/escrita. O sistema de memória é um sistema de memória virtual paginado por demanda com endereços virtuais que tem números de páginas de 4 bits e um deslocamento de 10 bits. Para cada um dos casos a seguir, dê o endereço de real memória real (efetivo) que resulta da tradução dinâmica de endereço, ou identifique o tipo de falta que ocorre (falta de página ou proteção). (a) Busque do segmento 1, página 1, deslocamento 3. (b) Armazene no segmento 0, página 0, deslocamento 16. (c) Busque do segmento 1, página 4, deslocamento 28. (d) Salte para localização no segmento 1, página 3, deslocamento 32. [2]

Segmento 0 Segmento 1		ento 1		
Leitura/E	Leitura/Execução Leitura/E		Escrita	
Página Virtual#	Quadro de Página #	Página Virtual#	Quadro de Página #	
0	2	0	No Disco	
1	No Disco	1	14	
2	11	2	9	
3	5	3	6	
4	No Disco	4	No Disco	
5	No Disco	5	13	
6	4	6	8	
7	3	7	12	

- 37. Considere a sequência de referências de página: 7, 2, 3, 1, 2, 5, 3, 4, 6, 7, 7, 1, 0, 5, 4, 6, 2, 3, 0, 1. Supondo o uso da paginação por demanda com três quadros, quantos erros de página ocorreriam para os algoritmos de substituição: (a) Substituição LRU (b) Substituição FIFO (c) Substituição ótima. [1]
- 38. Explique a técnica de segmentação paginada?
- 39. Como a medida da frequência de faltas de página pode ser utilizada pra controlar o thrashing?
- 40. Descreva o esquema de paginação do Intel 80386.



UTFPR – Universidade Tecnológica Federal do Paraná – Campus Campo Mourão DACOM – Departamento de Computação COCIC – Coordenação de Ciência da Computação Curso: Ciência da Computação

BCC34G – Sistemas Operacionais Lista de Exercícios #07 – Gerência da Memória

Referências:

- [1] SILBERSCHATZ, A.; GALVIN, P. B.; GAGNE, G. Fundamentos de Sistemas Operacionais. 9. ed. LTC, 2015.
- [2] TANENBAUM, A. S.; BOS, H.. Sistemas Operacionais Modernos. 4a ed. Pearson, 2016.
- [3] DEITEL, H.; DEITEL, P. J.; CHOFFNES, D. R. Sistemas Operacionais. 3. ed. São Paulo: Pearson, 2005.
- [4] MAZIERO, C. Sistemas Operacionais: Conceitos e Mecanismos. Online. Caderno de Exercícios. 2013.