Hardwaredesign Praktikum UE3

Felix Feierabend K12404412

27. Oktober 2025

1 Pulsweitenmodulation

1.1 Blockschaltbild

Das Verhalten der Schaltung ist in folgendem Blockschaltbild zu sehen:



Abbildung 1: Blockschaltbild des Zählers ohne Automaten

Hierbei wird bei jeder positiven Taktflanke der aktuelle Wert aus dem Zähler-Register ausgelesen und um 1 inkrementiert. Anschließend wird einerseits verglichen, ob der Wert `Period_counter_val_i` erreicht wurde, also die Periodendauer des Rechtecksignals abgelaufen ist und andererseits wird verglichen, ob der Wert gleich dem Zählwert, bis zu welchem das PWM-Signal 1 sein soll, ist. Ist das der Fall, wird der Mux so geschaltet, dass am Ausgang 0 liegt, andernfalls wird 1 ausgegeben. Sollte erstere Bedingung erfüllt sein, so wird der Reset-Eingang, welcher vom Reset-Signal, welches mit dem Vergleichsergebnis ODER-Verknüpft wird, auf 1 gezogen. Wenn das passiert, setzt das Register den aktuellen Wert wieder

auf 0. Ist diese Bedingung nicht erfüllt, wird der in das Register zurückgeführte `Next_value`-Wert als neuer Zählwert angenommen.

1.2 Realisierung

Die PWM-Entity besitzt einen generic vom Typ natural des Namens **COUNTER_LEN**. Zudem hat sie zwei `std_ulogic`-Inputs, einer für den Takt und einer für den Reset. An einem Ausgang vom gleichen Typ wird das PWM-Signal erzeugt. Zwei weitere Eingänge des Typs `unsigned` der Länge `COUNTER_LEN` sind für den Counter-Stand, welcher die Periodendauer beschreibt und für den Counter-Stand, welcher den Duty-Cycle angibt.

In der Architecture existieren zwei Signale, des Typs `std_ulogic_vector`, welche den aktuellen Zählerstand und den nächsten Zählerstand repräsentieren.
Im ersten Prozess, welcher auf den Takt sensitiv ist, wird der neue Zählerstand bei einer steigenden Taktflanke auf den alten Zählerstand zugewiesen.
Der andere Prozess ist sensitiv auf den Zählerstand und den Reset-Input. Hierbei wird der nächste Zählerstand um 1 inkrementiert. Ist eine steigende Flanke auf dem Reset-Eingang, so wird der Zählerstand zurückgesetzt. Wenn der aktuelle Zählwert kleiner ist als `ON_counter_val_i`, wird der PWM-Pin auf 1 gesetzt. Andernfalls wird überprüft, ob der Maximale Zählwert erreicht wurde. Ist das nicht der Fall, so wird der PWM-Pin auf 0 gesetzt. Ansonsten, also wenn der maximale Zählwert erreicht wurde, wird der Zählwert auf 0 zurückgesetzt.

1.3 Simulation

In der Testbench wurde der Maximale-Counter-Value auf 8 festgelegt und der On-Zeitraum-Zähler mit 0, 4 und 8 durchlaufen. Somit ergeben sich hiermit Duty-Cycles von 0%, 50% und 100%. Die Simulation ist in der Abbildung 2 zu sehen.

2 Synthese-Vorbereitung

Zur Synthese-Vorbereitung werden als Synchronisierungskette vor alle Eingänge, außer dem Reset jeweils zwei D-Flip-Flops geschaltet. Für letzteren ist keine Synchronisierungskette notwendig, da



Abbildung 2: Simulation